JPH08506914A - エネルギー節約電力制御システム - Google Patents

Abstract

(57)【要約】 主として誘導性負荷（例えば、蛍光灯やモータ等）に意図され、電力消費量を実質的に減少する一方、進み力率を与え、高調波歪を減少し、波高率を減少し、ノイズを減少するためのＡＣ電力調整装置及び方法が提供される。このシステムは、広範囲な負荷に対して自己調整し、消費電力を照明負荷において２５％減少できる一方、光出力の減少は最小限にする。このシステムは、負荷に直列のトライアック及び並列キャパシタバンクを使用する。トライアックは、それにまたがって測定されたほぼゼロの差の電圧に応答してターンオンされ、そしてトライアックをめぐるように電流を分路することにより各ＡＣ半サイクルのピーク付近でターンオフされる。キャパシタは、トライアックのターンオフの瞬間にバラストにおける崩壊する磁界によって生じる誘導性のターンオフ電圧スパイクを吸収する。このエネルギーは、次いで、ランプに対する長いオン周期を与え、これにより、より多くの光量及び高い作動効率を許す。ターンオフ時間は、ライン電圧、負荷電流及び負荷電力感知信号に応答して低いレベルに電力を調整するよう調整される。

Description

【発明の詳細な説明】 エネルギー節約電力制御システム発明の分野 本発明は、一般に、電子式の電力調整及び制御の分野に係り、より詳細には、 負荷、特に、蛍光灯やモータのような誘導負荷の消費エネルギーを減少すると同 時に、力率を進み反射力率に向かってシフトし、そして低いライン高調波歪、低 いライン波高率及び低いラインノイズを維持するための電力調整装置及び方法に 係る。先行技術の説明 ＡＣ電源と負荷とを相互接続するＡＣ電子スイッチ（例えば、サイリスタ）の 制御によって負荷（例えば、蛍光灯やモータ等）へのＡＣ電力を調整するような 種々のＡＣ電力調整回路が知られている。これらシステムの多くは、ある形式の フィードバック制御システムを使用して負荷電力を感知している。次いで、この 情報を用いて、ＡＣ電カサイクルの各半サイクル中に電子スイッチが導通に向か ってトリガーされるところの最初のゼロ交差に対する時間を進めたり遅らせたり している。従って、この装置は、電力を減少するにはサイクルにおいて遅目にそ して電力を増加するには早目にターンオンされる。いったん作動されると、この 電子スイッチは、通常は、自動的にターンオフし、図１Ａに示すように負過電流 が方向を反転するときに（即ち、ゼロ交差において）負荷への電流を阻止す。例 えば、ある公知システムは、両方向導通及び高電力特性という点からトライアッ クを電子スイッチとして使用している。しかしながら、トライアックは、これに 流れる電流が０に下がったときしかターンオフしない。従って、負荷への電力を 減少又は増加するために、トリガー位相角を進めたり遅らせたりすることにより 、スイッチを経て負荷へ送られるＡＣ入力電力の各半波の部分が減少又は増加さ れる。 この形式の電力調整は、主として、ＡＣ電力の各半サイクルの後の部分の間に 導通を生じさせる。これは、誘導（遅れ）力率を生じる傾向となり、電力ライン へ反射される高調波歪及びノイズスパイクを発生すると共に、高い波高率を生じ させる。このような遅れ力率は、電力ラインの効率を低下し（即ち、所与の負荷 電力消費に対して電力ラインの電流を増加し）そしてしばしば利用者に対し電力 会社の料金率を高める結果となる。更に、電子スイッチがターンオフされている 間にはＡＣ電源から電流が流れないので、実質的な高調波歪及びノイズが電力ラ インへ反射され、これが繊細な電子装置の動作と干渉し得る。 別の形式の公知の電力調整回路においては、図１Ｂに示すように負荷への電流 を制御するために各半サイクル中に電子スイッチが数回ターンオン及びオフされ る。電子スイッチがターンオフされたときに負荷にまたがって短絡回路を入れる ことにより誘導エネルギーが消散される。この形式の回路も、誘導力率を生じる か又はそれをいっそう悪化し、ＡＣ電力ラインに高調波歪、ノイズ及び高い波高 率を発生する。従って、ＥＭＩ又はＲＦＩフィルタが必要とされる。 いずれの形式の公知の調整回路においても、ＡＣ電力ラインから負荷への電流 は、各ＡＣ半サイクルの相当の部分中に遮断され、大きなサージ電流を生じるこ とになる。この大きなサージ電流は、バラストの温度を甚だしく上昇させ、早期 の故障又は刺激性の煙の発生を伴う実際のブレークダウンを生じさせることがあ る。加えて、これらの回路は、電力を節約するために低い電力レベルで蛍光灯の ような照明負荷を付勢するのに用いたときには、照明出力を大巾に減少させる。発明の要旨 そこで、本発明の目的は、電力消費量を減少できる一方、進み力率を与え且つ ＡＣ電力ライン上の反射高調波歪、ノイズスパイク及び波高率を最小にするよう なＡＣ電力調整用の新規な、経済的なそして信頼性のある方法及び装置を提供す ることである。 本発明の別の目的は、広い範囲の負荷に対して自己調整するＡＣ電力調整用の 新規な方法及び装置を提供することである。 本発明の別の目的は、蛍光灯及び他のバラスト付き照明負荷に対し著しく輝度 を損なうことなく２５％の消費電力減少を与える一方、進み力率を与えるような ＡＣ電力調整用の新規な方法及び装置を提供することである。 本発明の別の目的は、トライアックと、実質的に１μｆより上の大きな並列エ ネルギー伝達キャパシタとを使用し、トライアックがオフの時間中にキャパシタ を通して負荷へ電流が連続的に流れて、実質的に全てのＡＣサイクル中に電流が 流れるようにしそして負荷への電力の実質的な部分がキャパシタに流れる電流に よって与えられるようなＡＣ電力調整用の新規な方法及び装置を提供することで ある。本発明の別の目的は、トライアックと、並列なスイッチ式エネルギー伝達 キャパシタバンクとを使用し、トライアックは、ＡＣサイクルの各半波長のゼロ 交差の短時間後にスイッチオンしそして次のゼロ交差の実質的に前に充分な電力 レベルに達したときにスイッチオフして、進み力率を与えるようなＡＣ電力調整 用の新規な方法及び装置を提供することである。 要約すれば、本発明の１つの実施の形態において、負荷への電力を制御するた めのＡＣ電力調整システムであって、各半サイクルの終わりにゼロ電流交差点を 有するＡＣ電力を供給するＡＣ電源へ接続するための入力と、負荷へ接続するた めの出力とを備えたＡＣ電力調整システムが提供される。このシステムは、上記 入力と出力との間に接続されたトリガー可能なスイッチと、該トリガー可能なス イッチに並列に接続されるエネルギー伝達キャパシタンスを供給するキャパシタ バンクと、負荷の電力に応答して電力感知信号を発生する回路と、上記トリガー 可能なスイッチを導通状態へとトリガーするための手段と、上記トリガー可能な スイッチを非導通状態へとスイッチするための手段とを備えている。更に、制御 回路が設けられて、上記トリガー手段及びスイッチ手段に接続され、この制御回 路は、上記電力感知信号に応答して制御信号を発生し、上記トリガー可能な電子 スイッチが、各ゼロ交差後の選択されたターンオン時間に導通状態にトリガーさ れ、そして次のゼロ交差の前の選択されたターンオフ時間に非導通状態へスイッ チされて戻されるように、上記トリガー手段及びスイッチ手段を制御する。上記 選択されたターンオフ時間は、所望の電力レベルを得ると共に、電力感知信号に 応答して反射力率を改善するように選択される。別の実施の形態において、キャ パシタバンクは、スイッチ可能なキャパシタのバンクより成り、そして制御回路 は、電力感知信号に応答して選択されたキャパシタンスを得るように上記スイッ チ可能なキャパシタを切り換える制御信号を発生する回路より成る。 本発明の１つの実施の形態においては、トリガー可能なスイッチにまたがって モニタ回路が接続され、トリガー可能なスイッチにまたがる電圧に応答して差の 電圧信号を発生する。制御回路は、この差の電圧信号に応答してトリガー可能な スイッチを導通状態へとトリガーするように動作する。加えて、トリガー可能な スイッチを非導通状態へとスイッチする手段は、短い時間中にトリガー可能なス イッチのまわりに電流をシャントすることによりトリガー可能なスイッチを切り 換える。図面の簡単な説明 新規であると考えられる本発明の特徴は、特に、請求の範囲に指摘する。本発 明、並びにその更に別の目的及び効果は、添付図面を参照した以下の詳細な説明 より理解されよう。 図１Ａ及び１Ｂは、公知の電力調整装置の負荷制御装置に流れる電流の波形を 示す図である。 図２は、本発明による電力調整回路の１つの実施の形態を示す一般化されたブ ロック図である。 図３は、本発明による電力調整回路の負荷制御スイッチに流れる電流の波形を 示す図である。 図４は、本発明による図２の電力調整回路の１つの実施の形態を示す詳細な図 である。 図５は、本発明による図４のマイクロプロセッサ回路の１つの実施の形態を示 す詳細な回路図である。 図６は、本発明による図４の電子スイッチ、キャパシタバンク及びオプトカプ ラー回路の１つの実施の形態を示す詳細な回路図である。 図７は、本発明による図４のパルススイッチ及び電源回路の１つの実施の形態 を示す詳細な回路図である。 図８は、本発明による図４のパワーオンリセット回路の１つの実施の形態を示 す詳細な回路図である。 図９は、本発明による図４の過電圧回路の１つの実施の形態を示す詳細な回路 図である。 図１０は、本発明による図４のリセット回路の１つの実施の形態を示す詳細な 回路図である。 図１１は、本発明による図４のドライバ回路の１つの実施の形態を示す詳細な 回路図である。 図１２は、本発明による図４の電力感知回路の１つの実施の形態を示す詳細な 回路図である。 図１３は、本発明による図４の電圧レギュレータ回路の１つの実施の形態を示 す詳細な回路図である。 図１４ないし１５は、図４の電圧レギュレータ回路に生じる種々の信号の波形 を例示する図である。 図１６ないし２０は、図５の１つの実施の形態に対するシステム及びプログラ ムされたマイクロプロセッサの機能的動作を説明する詳細なフローチャートであ る。発明を実施する最良の形態 図２は、負荷２２によるＡＣ電力消費を節約するための電力調整システム２０ であって、本発明により複数の個々の装置で構成された電力調整システムの１つ の実施の形態を示す一般化されたブロック図である。このシステム２０は、蛍光 灯、メタルハライド、水銀蒸気、高圧又は低圧ナトリウム灯の器具等の多数の照 明器具に電力を供給するのに特に適している。システム２０は、制御回路２４に よって制御され、この制御回路は、図４に示す実施の形態においては、プログラ ムされたマイクロプロセッサであるが、必要な制御信号を発生することのできる アナログ及び／又はデジタル制御回路の組合せであってもよい。又、制御回路２ ４は、この制御回路と外部から通信できるようにする通信インターフェイス２５ （例えば、シリアルのＲＳ２３２通信インターフェイス）を含んでもよい。外部 通信を伴う場合には、システム２０は、通信ラインに対して適当な電気的分離、 例えば、オプトカプラーや又は他の良く知られた分離技術を含むことができる。 制御回路２４は、ＡＣ電源３０と直列の電力感知回路２６から接続される感知信 号に応答すると共に、図示されたように、差の電圧感知回路２８から接続される 差の電圧信号に応答する。図４ないし１３に示された実施の形態において、電力 感知回路２６は、ライン電圧及び電流を感知し、そして乗算回路において電圧と 電流を乗算することにより電力値を導出する。 差の電圧感知回路２８は、トリガー可能な電子スイッチ３２にまたがって接続 され、この電子スイッチは、ＡＣ電源３０及び負荷３２に直列である。差の電圧 感知回路２８は、電子スイッチ３２にまたがるほぼ０電圧を表す信号を発生し、 これは、電子スイッチ３２のターンオン時間を決定するのに使用される。電子ス イッチ３２は、制御回路２４の制御のもとで負荷２２への電力を制御する。大き なキャパシタンス（例えば、実質的に１μＦより大きい）を与えることのできる エネルギー伝達キャパシタ回路３４と、パルススイッチ回路３６は、図示された ように、電子スイッチ３２に並列に接続される。電子スイッチ３２、キャパシタ 回路３４及びパルススイッチ回路３６は、制御回路２４から接続される制御信号 によって制御される。 本発明による図２のシステム２０において、電子スイッチ３２は、独特の仕方 でスイッチオンされる。電子スイッチ３２は、差の電圧回路２８が電子スイッチ ３２間の０又はほぼ０の電圧を検出するのに応答してＡＣライン電圧のゼロ交差 の直後に制御回路２４からの信号によってターンオンされる。従って、電子スイ ッチ３２は、通常、ＡＣライン電圧のサイン波の各半サイクルの最初の１５ない し４０゜の間にターンオンされる。スイッチ３２は、各ＡＣ半サイクルの終わり の次のゼロ交差ではなくて、通常は、ＡＣライン電圧のサイン波の各半サイクル のピーク付近（即ち、ほぼ９０及び２７０゜）で所望の電力レベルに到達したと きに、ターンオフして、それに流れる電流を阻止する。これによりスイッチ３２ に流れる電流の典型的な例が図３の波形によって示されており、これは、図１Ａ 及び１Ｂに示された公知装置の波形とは大巾に異なる。この切り換えは、パルス スイッチ３６を作動して負過電流を電子スイッチ３２の周りに短時間（例えば、 １８０μ秒）分路し、電子スイッチ３２をターンオフできるようにすることによ り達成される。このように、スイッチ３２によって導通される電流は、負荷への 電力を減少することが所望されるときには、主として、ＡＣライン電圧のサイン 波の第１及び第３四分区間に限定することができる。パルススイッチ３６は、制 御回路２４からの信号によって作動される。 キャパシタ回路３４は、過剰なｄｖ／ｄｔが誤って電子スイッチ３２を点弧す るのを防止し、そして電子スイッチ３２がターンオフされたときに負荷からの誘 導エネルギーを蓄積する。又、電力が減少されるときの節約モード中に、キャパ シタ回路３４は、実質的なＡＣ電流を負荷に流すことができ、電子スイッチ３２ がターンオフされたときに、負荷２２は依然としてキャパシタ回路３４と直列に 電力ラインへ接続され、従って、負荷への電力の実質的な部分（通常は、バラス ト付き照明器具負荷のここに示す実施の形態では全電力の４０ないし５０％）は キャパシタ回路３４を経て送られる。又、キャパシタ回路３４は、節約モードに 入る前に、切り換え式キャパシタのバンクにより制御回路２４の制御のもとで、 負荷に対してキャパシタンスを合致させるようにキャパシタンスを選択すること もできる。 ほぼ０電圧に応答してスイッチ３２をターンオンすると共にＡＣライン電圧の 半サイクルのピーク又はその付近でスイッチ３２をターンオフするようにトリガ ーするこの独特のやり方は、力率をＡＣ電源から見て進み力率にシフトする。エ ネルギー伝達キャパシタ回路３４は、電子スイッチ３２がターンオフされたとき に誘導負荷の崩壊する電界により生じる無効電圧スパイクを吸収し、そして付加 的な力率進み、高調波歪の減少、波高率の減少、及び電力ラインへ反射されるノ イズスパイクの減少を与える。従って、システム２０は、進み力率を反射するか 又は少なくとも遅れ力率をシフトして遅れの程度を減少し、これにより、進み力 率に向かってシフトさせる（即ち、純粋な抵抗性力率に近づける）。更に、キャ パシタ回路２４は、スイッチ３２がターンオフされたときに負荷へ電流を流すこ とができるようにし、これにより、蛍光灯のようなランプの動作の各半サイクル 中にランプのアーク導通時間を延長し、器具の効率を向上すると共に、低電力動 作中の照明ロスを最小にする。任意であるが、キャパシタ回路３４の付加的なス イッチ回路は、制御回路２４の制御のもとで負荷の形式及び電流に対してキャパ シタンスを動的に合致できるように、ある範囲のキャパシタ値を選択できるよう にする。システム２０によって発生された進み力率は、モータ駆動機器及び装置 （例えば、空調装置）のような他の負荷により生じた不所望な遅れ力率状態と組 み合わせて、更に望ましい全力率を与えることができる。 図２のシステム２０は、本発明のスイッチ機構を本発明のキャパシタ回路３４ と一緒に使用して、大きなエネルギー節約（図４に示す実施の形態では節約モー ドにおいて２５％）を果たす一方、制御回路２４の制御のもとで負荷への電力の 選択された減少を与えることにより進み力率を与えるように構成することができ る。このエネルギー節約モードにおいては、主として、電子スイッチ３２がター ンオフされるポイントを制御して、電子スイッチ３２に電流を通流できるＡＣサ イクルの部分（即ち、導通角）を制御することにより電力の減少が達成される。 １つの実施の形態においては、システム２０は、４つの動作モードで動作する ことができる。最初の電力ターンオンモードは、主電源がスイッチオンされたと きに開始され、そして制御回路２４が完全に初期化されたときに終了する。この モード中に、電子スイッチ３２は、オフに保持され、キャパシタ３４に流れる最 小の電流のみが負荷へ供給される。制御回路２４は、完全に動作すると、スイッ チ３２にまたがる０又はほぼ０の電圧が差の電圧センサ２８によって検出される たびにスイッチ２４をターンオンする制御信号を発生する。その結果、負荷に全 電力が供給される。 電力オンモードの後に、選択された時間（例えば、負荷の形式及びウォームア ップ要件に基づいて選択される）のウォームアップモードが続き、この間に、制 御回路２４は、電力測定値、ｒｍｓ電流測定値及びｒｍｓ電圧測定値を電力感知 回路２６から次々のサンプル周期中にサンプリングしてデジタル化する。これら の値は、安定な平均値が得られるまで、２つの手前のサンプルからの同じ測定値 と比較される。最終的な測定値は、電流測定値が所定の時間中（例えば、３２秒 間）充分に安定であるときに記憶される。この最終値は、キャパシタ回路３４に 対する所望量のキャパシタンスを選択するのに使用される。最終的な平均電力が 記憶され、その値の７５％が計算されて、システム２０が節約モード中に維持す る目標減少電力レベルとして記憶される。 ウォームアップ周期中に、節約への移行モードに入る。この移行周期は、キャ パシタ回路３４を切り換えてそのキャパシタンスを選択された値にすることによ り開始され、そしてスイッチ３２の導通時間は、７５％の計算された電力レベル に到達するまで徐々に短くされる。システム２０が平衡状態になると、電力節約 が維持される節約モードに入り、システム２０は、負荷電力、ライン電圧及び負 荷電流の変化を追跡する。ライン電圧の変化又は小さな電流変化により電力が変 化すると、計算された電力を維持するようにスイッチ２４の導通時間が調整され る。大きな電流変化（例えば、２０％以上）が生じた場合には、システムの回路 ２２は、ウォームアップモードへ循環し、新たな目標減少電力及び新たなキャパ シタンスレベルが選択される。大きな電流変化に対するスレッシュホールドは、 通常の電流変化及びスパイクを無視しながら、著しい負荷の変化（即ち、器具の 追加又は除去）を検出するようにセットされる。従って、ここに示す実施の形態 における典型的な値は、全荷重の約２０％である。 図４は、本発明による電力調整システム２０の１つの実施の形態を示す詳細な ブロック図である。このシステム２０は、マイクロコンピュータ５０を含む制御 回路２４を備え、マイクロコンピュータは、スイッチ及びジャンパ回路５６と、 ドライバ回路５２とに接続され、そしてこのドライバ回路には、図示されたよう に、パワーオンリセット回路５４が接続されている。マイクロコンピュータ５０ は、出力制御信号を、パルススイッチ回路３６と、切り換え式キャパシタバンク ５８及びキャパシタ６０より成るキャパシタ回路３４と、電子スイッチ３２とに 接続する。差動電圧センサ２８として働くオプトカプラー６２、及びオプトカプ ラー６４から、ドライバ５２を経てマイクロコンピュータ５０へ信号が接続され る。又、図示されたように、オプトカプラー６４、電力感知回路２６及び過電圧 トリップ回路（ＯＶＴ）６８からマイクロコンピュータ５０へ信号が直接接続さ れる。更に、電源７０及び電圧レギュレータ回路７２は、＋１５０ボルト、＋１ ２ボルト、−５ボルト及び−１２ボルトの電力をシステム２０の種々の回路へ供 給する。又、図４には、ＡＣラインと直列の直列抵抗７６も示されており、これ は、ライン電流を感知するために感知回路２６によって使用される。 図５は、プログラムされたマイクロプロセッサ１００、１ＫビットのＥＥＰＲ ＯＭ１０２、及び２．１ＭＨｚのクロッククリスタル１０４を含むマイクロコン ピュータ５０の１つの実施の形態を示す詳細な回路図である。内部Ａ／Ｄコンバ ータ（図示せず）を含むマイクロプロセッサ１００（例えば、モトローラ社によ り市場に出されているＭＣ６８ＨＣ０５）は、電圧（Ｅ）、電流（Ｉ）及び電力 （Ｗ）データをデジタル化及び累積すると共に、図示されたように他の入力信号 を受け取る。更に、マイクロプロセッサ１００は、計算を実行し、計算結果を記 憶し、そして入力信号及び計算に応答して種々の制御信号を発生する。マイクロ プロセッサ１００のプログラムは、内部メモリに記憶される。ＥＥＰＲＯＭ１０ ２には、４８時間のバーン・インデータ及び２１６０時間の累積データを記憶す ることができる。 図５に示されたマイクロプロセッサ１００への入力は、１３個の入力信号と、 ＥＥＰＲＯＭ１０２に接続された３ビットメモリバス（ＳＤＡ、ＳＣＬ、ＷＰ） とを含んでいる。更に、マイクロプロセッサ１００から１０個の出力制御信号が 生じる。入力信号は、Ａ／Ｄコンバータ入力ポートへの３つの信号、即ちＥ（電 圧）、Ｉ（電流）、Ｗ（電力）を含む。Ｉ信号は、電力感知回路２６により発生 されたＲＭＳ ＡＣ電流を表す可変電流ＤＣ信号である。信号電圧Ｉは、ＡＣラ インと直列の抵抗７６に流れる電流から導出される。Ｅ信号は、電力感知回路２ ６により発生されたＲＭＳライン電圧を表す可変電圧ＤＣ信号である。この電圧 信号Ｅは、ラインとニュートラルとの間でＤＣライン電圧から導出される。入力 Ｗは、ＲＭＳ ＤＣ値に変換する前に乗算回路においてＡＣ電圧及び電流信号を 乗算することにより発生された可変電力ＤＣ信号である。 マイクロプロセッサ１００への残りの入力信号は、１０個のＩ／Ｏポータにお ける入力である。信号ＶＣＳは、負過電流に比例する調整可能な電圧であり、こ 電圧点に交差するたびにオプトカプラー６４によって発生される論理高パルスを は、電子スイッチ３２にまたがる電圧がゼロ付近の所定のスレッシュホールドよ り小さくなるたびにオプトカプラー６２により発生された論理高パルスを反転す ＶＴ回路６８により発生される過電圧トリガー信号であり、これは、通常は論理 低であり、スイッチ３２にまたがる正のピーク電圧が５００ボルトを越えたとき に高レベルになる。この信号が発生されると、次に大きなキャパシタンスが選択 され、３回の試みの後に、マイクロプロセッサ１００は、主電子スイッチ３２を スイッチ及びジャンパ回路５６の内部スイッチによって発生される内部リセット 信号であり、これは、生産テストのためのウォームアップ周期を短縮するのに用 ワーオンリセット信号であり、この回路５４は、電源がオンにされた短い遅延周 チ及びジャンパ回路５６の適当なスイッチを作動することにより発生される４８ 時間タイマー信号である。ＷＳＡ及びＷＳＢ信号は、回路５６のジャンパ部分か らの２つの信号であり、これらは、４つのウォームアップ時間周期の１つを選択 するのに使用される。マイクロプロセッサ１００により４８時間イネーブル信号 が内部で発生されて、指定の４８時間周期が経過した後に４８時間リセット機能 をイネーブルする。２１６０時間のイネーブル信号も、同様に発生される。ＳＤ 信号は、オプトカプラー６４により発生されるサイン方向の信号であり、ここか らプロセッサは正しいターンオフパルス位相を選択する。 システム２０の種々のファンクションを制御する１０個のデジタル制御信号が ００により決定された所望のキャパシタンスを得るように適当なキャパシタの組 あり、スイッチ３２をターンオンするときには低信号で、スイッチ３２をオフに ルスを発生するようにパルスドライバを作動する制御信号であり、電子スイッチ 中にパルスドライバのターンオフを制御する第２のターンオフ信号であり、電子 スイッチ３２をターンオフパルス作動するための瞬時低信号である。信号ＳＩは 節約モード指示信号で、システム２０が節約モードにあるときを指示するように インジケータＬＥＤに接続される。ＦＣＩ信号は、欠陥状態が生じたときに欠陥 指示ＬＥＤをターンオンしてフラッシュする欠陥状態指示信号である。ここに示 す実施の形態において、マイクロプロセッサ１００によって検出可能な欠陥状態 まる。３）ＺＤが低レベルに留まる。ＦＰＩ信号は、全電力指示信号であって、 節約モードにないときにはアンバー色のＬＥＤインジケータを切り換え、或いは ４８時間のウォームアップ周期が進行中であるときには１秒の割合でオン及びオ フし、そして２１６０時間の作動周期にあるときには３秒に１度の割合でオン及 びオフする。３個のＬＥＤインジケータは、全て、過負荷状態が生じたときにフ ラッシュする。 図６は、電子スイッチ３２、キャパシタ回路３４及びオプトカプラー６２の１ つの実施形態を示す詳細な回路図である。ここに示す実施形態では、電子スイッ チ３２は、主トライアック１１０（例えば、テッコル社により製造されたＱ６０ ４０）と、図示されたように、ライン端子１１４と負荷端子１１６との間で感知 抵抗７６に直列に接続された並列バリスタ１１２とを備えている。主トライアッ ク１１０は、マイクロプロセッサ１００からドライバ回路１１８を経て主トライ イバ回路１１８は、プロセッサの出力信号を、ゲートを駆動するに必要な電流レ ベルに増幅する。好ましくは、選択される特定のトライアックは、トライアック の導通中に全回路の消費電力を最小にして効率的な動作を得るために低ゲート駆 動電流要件をもつものである。バリスタ１１２は、主トライアック１１０にまた がる高電圧過渡状態を制限することによりトライアック１１０を保護し、そして インダクタ１１３は、トライアック１１０をｄｉ／ｄｔブレークダウンから保護 するためにピーク電流を制限する。 もちろん、当業者であれば、電力用ＦＥＴ、電力用トランジスタ等の別の形態 の切り換えをトライアックに代わって使用できることが理解されよう。別の実施 形態においては、例えば、電力用ＦＥＴを主トライアック１１０及びパルス変成 器１５８に置き換え、負荷に直接接続することができる。しかしながら、ＦＥＴ にまたがる比較的高い電圧降下は、ここに開示する好ましい回路よりも大きな電 力ロスを招く。 キャパシタ回路３４はトライアック１１０に並列に接続され、そして図示され たように、４つの切り換え可能なキャパシタＣ１−Ｃ４のバンク５８と、キャパ シタＣ５と、４つのインダクタ１２０と、４つのトライアック１２２、１２４、 １２６及び１２８と、直列−並列回路網に構成された４つのドライバ１３０とを 備えている。トライアック１２２、１２４、１２６及び１２８（例えば、テッコ ル社により製造された４つのＱ６０４５トライアック）は、マイクロプロセッサ ００の信号を、これらトライアック１２２、１２４、１２６及び１２８のゲート を駆動するに必要な電流レベルに増幅する。インダクタ１２０は、トライアック １２２、１２４、１２６及び１２８をｄｉ／ｄｔブレークダウンから保護するた めにピークスイッチング電流を制限する。キャパシタＣ５は、主トライアック１ １０と並列に最小のキャパシタンス（例えば、１μＦ又はそれ以上）を直接与え て、主トライアック１１０にまたがる電圧の立上り時間を制限し、過剰なｄｖ／ ｄｔによる偽のターンオンを防止する。ここに示す実施形態のキャパシタＣ１− Ｃ４は、１つのキャパシタから次のキャパシタへ２の係数で増加する実質的なキ ャパシタンス値を有するように選択される。キャパシタＣ１−Ｃ４は、誘導電流 スパイクを吸収して、システム２０のソリッドステートデバイスにまたがる電圧 ピークを、トライアック１１０がスイッチされたときにそれらの設計範囲（ここ に示す実施の形態では、例えば、５００Ｖピーク）に制限できるに充分なキャパ シタンスをもたねばならない。従って、Ｃ１は、１μＦよりも実質的に大きく、 そして典型的に、ここに示す実施の形態では、少なくとも５μＦである。（並列 キャパシタンスによる大きなサージ電流を防止するために、トライアック１１０ は、その電圧がゼロ又はほぼゼロであるときにスイッチオンされる。）例えば、 １つの実施の形態では、Ｃ１が１０μＦであり、Ｃ２が２０μＦであり、Ｃ３が ４０μＦでありそしてＣ４が８０μＦである。これは、マイクロプロセッサ１０ Ｆまで１０μＦの増分でキャパシタバンク５８の全キャパシタンスを選択できる ようにする。所望の使用目的の要件に合致するようにＣ１−Ｃ４の他の値を選択 することもできる。 主トライアック１１０と並列に図６に示されたオプトカプラー６２は、図２の 差の電圧感知回路２８の機能を実行する。ここに示す実施の形態におけるオプト カプラー６２（例えば、ＮＥＣにより市場に出された２５０２−１）は、その電 圧がほぼ３ボルトより下がったときに正のパルスを発生する。この出力パルスＺ Ｄは、ドライバインバータ５２を経てマイクロプロセッサ１００へ接続される。 マイクロプロセッサ１００にパルスが与えられると、マイクロプロセッサ１００ は、主トライアック１１０にまたがる電圧がトライアック１１０をスイッチオン できるに充分なほど低いことを指示する。抵抗１３２は、オプトカプラー６２と 直列であり、オプトカプラー６２の電流を制限すると共に、オプトカプラーのバ イポーラＬＥＤの電流を最大定格値（例えば、０．０４アンペア）未満に制限す る。更に、ＡＣライン端子１１４と主トライアック１１との間には直列抵抗７６ が示されている。該抵抗は、これに流れる電流を表す小さなＡＣ信号（例えば、 ２５アンペアＲＭＳの電流に対して約１００ミリボルトＲＭＳ）を供給すること によりＡＣ負荷電流を測定ずる方法を与える。この抵抗７６の抵抗値は、その電 力消費を最小にするために低く（例えば、０．００４Ω）に保たれる。シャント 抵抗７６の各端には、信号ＣＳＡ及びＣＳＢを電力感知回路２６に接続する２つ の信号ラインが接続される。これらの信号ラインは、従来のケルビン接続により 電流感知直列抵抗７６に接続される。直列抵抗７６のトライアック側には、活電 接地点１３４が示されている。これは、本質的に、直列抵抗７６の後のＡＣライ ン電圧の活電側であり、図５ないし１３に示す全ての回路の基準点である。 図７は、図４のパルススイッチ回路３６及び電源７０の１つの実施の形態を示 す詳細な回路図である。電源７０は、電源変圧器１４０を備え、これは、整流ダ イオード１４２及びフィルタキャパシタ１４４へ適当な電圧を供給し、図示され たように、＋１５０ボルト、＋１８ボルト、−１０ボルト、及び−１８ボルトの フィルタされた電圧を供給する。−１８ボルト、−１０ボルト及び＋１８ボルト のフィルタされた電圧は、レギュレータ回路７２（図１３）に接続される。＋１ ５０ボルトのフィルタされた電圧は、変圧器１５８のセンタータップ端子１４６ においてパルススイッチ回路３６へ送られる。変圧器１４０の一次は、ＡＣ活電 接地点１３４と中性端子とに接続される。又、信号ラインＡＣＶは、図示された ように、中性端子に接続されている。 図７に示すパルス駆動回路１５０の実施の形態は、図示されたように、パルス 駆動回路１５０及びトランジスタスイッチ回路１７０を備えている。パルススイ ッチ回路３６は、マイクロプロセッサ１００からインバータドライバ１５２へ接 １５４、１５６の一方を作動し、それに接続されたパルス変圧器１５８の一次側 を経て高エネルギーパルスを発生する。このパルスエネルギーの若干は、トラン ジスタスイッチ回路１７０の２つの絶縁ゲートバイポーラスイッチングトランジ スタ１７２、１７４の適当な１つを作動する。 バ１５２を経て電力用ＦＥＴ１５４、１５６のゲートに各々接続される。プルア ップ抵抗１５７は、図示されたように、ＦＥＴのゲートに接続され、各ドライバ １５２が高い出力をもつときに電力用ＦＥＴ１５４、１５６をターンオンできる ようにする。２つの背中合わせの２００ボルトツェナーダイオード１５５は、直 列整流ダイオード１５９と共に、ＦＥＴ１５４のゲートとドレインとの間に接続 される一方、図示されたように、２つの背中合わせの２００ボルトツェナーダイ オード１６０も、直列整流ダイオード１６１と共に、ＦＥＴ１５６のゲートとド レインとの間に同様に接続される。これらのダイオードは、交互のＦＥＴ１５４ 望なスパイクを減衰する。又、各ＦＥＴ１５４、１５６のゲートには、１５ボル トのツェナーダイオード１６４が接続され、これは、ＦＥＴ１５４、１５６のゲ ート作用巾を制限することによりこれらＦＥＴを保護する。各ＦＥＴ１５４、１ ５６のドレインは、パルス変圧器１５８に接続され、そして各ＦＥＴ１５４、１ ５６のソースは、図示されたように、共通のソース抵抗１６２に接続される。 オンされたときにパルス変圧器１５８へ高電圧駆動パルスを供給する。パルス変 圧器１５８は、パルス電圧を約５ボルトピークに減少しながら駆動パルス電流を ２５アンペア以上に設定し、そしてトランジスタスイッチング回路１７０のトラ ンジスタ１７２、１７４のゲートスイッチングのための２５ボルトピークパルス を与える。パルス変圧器１５８は、ツェナーダイオード１８２、１８４を保護す る電流制限抵抗１７６を経てスイッチングトランジスタ１７２、１７４へ接続さ れる。ツェナーダイオード１８２、１８４は、トランジスタ１７２、１７４のゲ ートに各々接続される。これらダイオード１８２、１８４は、並列抵抗１８６、 １８８と共に、トランジスタ１７２、１７４のゲートを保護し、各トランジスタ １７２、１７４へのゲート電圧をスイッチする。２つの高電流整流ダイオード１ ７８及び１８０は、スイッチングトランジスタ１７２、１７４に各々またがって 接続され、スイッチング中に電流を導通する一方、非導通のスイッチングトラン ジスタ１７２、１７４から逆方向電流を分路する。 ５６がターンオンし、これにより、パルス変圧器１５８の一次側にまたがって高 電圧パルスを発生する。これは、対応する正又は負のスイッチングパルスを変圧 器の低電流二次巻線１７５へ発生し、この二次巻線はスイッチングトランジスタ １７２、１７４のゲートに接続されている。このパルスは適当なトランジスタを ターンオンし、これは、次いで、変圧器１５８からのスイッチングパルスを導通 する。スイッチングパルスの一次経路は、変圧器の二次側１７７から、端子Ｂを 経て図示されたように接続された主トライアック１１０の片側まで続く。又、Ｏ ＶＳ信号ラインも端子Ｂから接続され、過電圧トリップ回路６８（図９）にＯＶ Ｓ信号を供給する。変圧器の巻線１７７の他端は、ダイオード１８０のカソード とトランジスタ１７４のコレクタとの接合点に接続される。パルスの極性に基づ いて、パルス電流は、トランジスタ１７４及び別の高電流ダイオード１７８を経 て、端子Ａに接続されたトライアック１１０の他側へ送られる。或いは又、逆の 極性のパルスの場合には、電流はダイオード１８０及びトランジスタ１７２を経 て送られる。両方の場合に、大きな電流パルス（例えば、２５アンペア）が得ら れ、これは短い時間中（例えば、ここに示す実施の形態では約１８０μ秒）トラ イアック１１０をめぐるように負過電流を分路し、トライアック１１０をターン オフできるようにする。正の半サイクル中にパルススイッチ回路３６により発生 される正の電圧パルス及びそれに対応する負の電圧パルスの一例が図１４に示さ れている。上の曲線は、正電圧パルスを示し、そして下の曲線は、電流パルスを 示す。パルスが停止しそしてトライアック１１０がターンオフすると、電流は、 電源ラインからキャパシタ回路３４を経、負荷を経て流れつづける。（図４を参 照されたい。） 図８は、図４のパワーオンリセット回路５４を示す詳細な回路図であり、この 回路は、電力が付与された一定時間の後に論理高信号ＰＯＲＳＴを発生しそして 制御回路への電力がプリセット電圧レベル（例えば、４．９ボルト）より下がっ たときに論理低信号を発生する比較及び遅延回路（例えば、モトローラ社により 市販されているＭＣ３３０６４）より成る。電力は、図示されたように、＋１２ 及び−５ボルトの調整された電源出力から供給される。ＰＯＲＳＴ信号は、イン バータドライバ５２の１つを経てマイクロプロセッサ１００へ接続される。図９ は、図４の過電圧トリップ回路６８の詳細な回路図であり、これは、−５ボルト 調整電圧及び図７に示すＯＶＳ出力信号に接続される。ＯＶＳ電圧は、図示され たように、ダイオード１９０及び抵抗１９２を経て接続される。これらの入力は 出力信号ＯＶＴを発生する比較器１９４（例えば、ＭＣ３３０６４）に接続され る。出力信号ＯＶＴは、図４に示すようにプロセッサ１００に直接接続される。 比較器１９４は、トライアック１１０にまたがるピーク電圧が５００ボルトを越 えたときにプロセッサ１００に高ＯＶＴ信号を発生する。プロセッサ１００は、 この信号に応答して、システム２０を非節約モードに自動的に切り換え、そして 過剰な電圧範囲を減衰する。これが所定の時間（例えば、１５分）中に３回生じ た場合には、トライアック１１０がターンオフされ、欠陥ＬＥＤが連続的にフラ ッシュする。 図１０は、リセットスイッチ及びジャンパ回路５６の詳細な図である。この回 路５６は、−５ボルトの調整された電圧をマイクロプロセッサ１００の指示され た入力に選択的に付与する。内部スイッチとしてのみアクセスできるプッシュボ システムが節約モードへ入るに必要な時間を加速することができ、これにより、 生産テスト時間を減少することができる。プッシュボタンスイッチ２０４は、マ ンスを作動するために設けられている。この４８時間バーンインシーケンスは、 ２１６０時間周期（２４時間動作の３ヵ月又は８時間動作の９ヵ月）に一度だけ ることにより、システムが節約モードに入る前に、４つのウォームアップ時間遅 延（例えば、１．５、３、６又は１２分）の１つを選択できるようにするために 設けられている。 図１１は、インバータドライバ回路５２の詳細な回路図であり、この回路は、 主として１組の６個のインバータドライバ２１０ないし２２０を備え、図示され たように、その各々の入力には１組のプルアップ抵抗が接続されている。インバ ータ２１０の入力には、マイクロプロセッサ１００から信号ＦＰＩが直接接続さ れる。インバータ２１０の出力は、抵抗２２６を経てＬＥＤ２２４を駆動する。 信号ＦＰＩがマイクロプロセッサによって発生されると、アンバー色のＬＥＤ２ ２４が作動されて、システムが全電力モードになった指示を与える。信号ＳＩは マイクロプロセッサ１００からインバータドライバ２１２へ直接接続され、抵抗 ２３０を経て緑色のＬＥＤ２２８を駆動する。マイクロプロセッサ１００により 緑色のＬＥＤ２２８が作動されると、システムが節約モードにあることを指示す る。信号ＦＣＩは、マイクロプロセッサ１００からインバータドライバ２１４へ 直結され、抵抗２３４を経て赤色のＬＥＤ２３２を駆動する。赤色のＬＥＤ２３ ２が信号ＦＣＩによって作動されたときには、欠陥状態が指示される。パワーオ ンリセット回路５４により発生されたＰＯＲＳＴ信号は、インバータドライバ２ 図４に示すようにマイクロプロセッサ１００へ直結される。ＺＸ信号は、オプト これは、次いでマイクロプロセッサ１００へ直結される。図６に示されたオプト カプラー６２によって発生されたＺD信号は、インバータドライバ２２０へ直結 サ１００へ直結される。 図１２は、図４に示した電力感知回路２６及びオプトカプラー６４の１つの実 施の形態を示す詳細な回路図である。電力感知回路２６は、電流感知回路２４０ と、電力感知回路２６０と、電圧感知回路２８０とを備えている。電流感知回路 は、演算増幅器２４２（例えば、ナショナル・セミコンダクター・コーポにより 市販されているＬＭ３４７）を備え、その非反転入力には信号ＣＳＢが接続され そしてその反転入力には信号ＣＳＡが接続される。信号ＣＳＡ及びＣＳＢは、直 列抵抗７６（図４及び６）から接続される電流感知信号である。ＣＳＡ及びＣＳ Ｂから送られる差の電圧は増幅され、そして図示されたように、ＲＭＳ−ＤＣ回 路２４４（例えば、アナログ・デバイス・コープにより市販されているＡＤ７３ ６）の入力に接続される。従って、この増幅された電流信号は、ＡＣ信号から、 ＲＭＳ値を表すＤＣ信号に変換され、これは、次いで演算増幅器２４６へ接続さ れ、そこで信号が増幅されそして電流信号Ｉとして出力される。この電流信号Ｉ は、マイクロプロセッサ１００へ接続されて、デジタル化される。又、この信号 は、ポテンショメータ２４８の一端にも接続される。ポテンショメータ２４８の 第２の端は、直列抵抗２４７を経て−５ボルト調整電圧に接続され、一方、ポテ ンショメータ１４８のワイパーは、出力信号ＶＣＳを与える。この信号ＶＣＳは マイクロプロセッサ１００へ直結される。ＶＣＳ信号は電流に比例した調整可能 な電圧信号であり、これは、ライン電流と、マイクロプロセッサ１００により選 択されたキャパシタバンク５８のキャパシタンスとの比を調整できるように使用 される。又、回路２４０は、図示されたように、回路２４２、２４４及び２４６ に必要なバイアス及び利得を与える抵抗回路網も含む。 演算増幅器２４２からの増幅された電流信号は、乗算回路２５０（例えば、ア ナログ・デバイス・コーポにより市販されているＡＤ６３３）にも接続される。 乗算器２５０への第２の入力は、図示されたように、抵抗２５４を経て接続され た電圧信号ＡＣＶである。乗算器２５０は、電圧信号ＡＣＶ及び電流信号をそれ ら２つの値の乗算により真の電力信号に変換し、そしてそれにより得たＤＣ電圧 信号を演算増幅器２５２に与える四象限乗算器であり、演算増幅器２５２は、そ の結果を増幅しそしてそれを電力信号Ｗとしてマイクロプロセッサへ接続する。 抵抗回路網は、回路２４２、２５０及び２５２に必要なバイアス及び利得を与え る。又、ＡＣＶ信号は、電圧分割抵抗器２７２、２７４を経てＲＭＳ−ＤＣコン バータ２７０（例えば、アナログ・デバイス・コーポにより市販されているＡＤ ７３６）にも接続され、これは、ＡＣＶ信号を、ＡＣライン電圧のＲＭ値を表す 正確なＤＣ電圧値に変換する。これにより得られるＤＣ値は、演算増幅器２６４ によって増幅され、そしてそれにより得られる出力電圧信号Ｅは、マイクロプロ セッサ１００に直結される。又、演算増幅器２４６、２５２及び２６４各々は、 電流、電力及び電圧信号出力に対するＤＣオフセットを各々与える。 又、図１２には、オプトカプラー２８４及び第２のオプトカプラー２８６より 成るオプトカプラー６４の１つの実施の形態を示している。オプトカプラー２８ ４は、ＡＣライン電圧がゼロ交差点を通過するたびに正に向かう信号ＺＸを与え るバイポーラオプトカプラーである。ＺＸゼロ交差信号は、次いで、インバータ ０に直結される。オプトカプラー２８６は、ダイオード２８２によって分路され たバイポーラオプトカプラーであって、１サイクルに一度方形波出力信号ＳＤを 発生し、この信号ＳＤは、サイン波電圧が正であるときに高レベルとなりそして サイン波電圧が負であるときに低レベルとなる。このＳＤ信号は、図４に示すよ うに、マイクロプロセッサ１００に直結される。 図１３は、電圧レギュレータ回路７２の詳細な回路図であり、この回路は、＋ １２ボルトレギュレータ２９０と、−５ボルトレギュレータ２９２と、−１２ボ ルトレギュレータ２９４とで構成される。レギュレータ２９０（例えば、モトロ ーラ社により市販されているＭＣ７８１２）は、＋１８ボルトのフィルタされた 電源電圧に接続された入力と、＋１２ボルトの電圧出力とを有し、この出力は、 図５−１２の種々の回路に接続される。レギュレータ２９２（例えば、モトロー ラ社により製造されたＭＣ７９０５）は、−１０ボルトのフィルタされた電源電 圧がその入力に付与され、そこから−５ボルトの出力を発生し、これは、ここに 示す図５−１２の回路の種々の点に接続される。レギュレータ２９４（例えば、 モトローラ社により市販されている７９１２）は、電源からの−１８ボルトのフ ィルタされた電圧がその入力に接続され、そして−１２ボルトの調整された電圧 を発生し、これは図４−１２に示す回路の種々の点に接続される。その各々は、 図示されたように、活電接地点１３４に接続され、それを基準とする。 図１５は、システム２０によって発生される電圧の電圧及び位相関係の一例を 示す３つの重畳された波形を示している。波形Ａは、システム２０が節約モード にあるときの負荷から中性線への負荷の電圧を表している。この波形は、トライ アック１１０がターンオフした後に負荷にまたがって存在し続ける電圧（ひいて は、負荷に流れる電流）があることを示している。波形Ｂは、負荷の波形上に重 ねた基準ＡＣラインサイン波を表し、その真の位相及び電圧関係を示している。 サイン波Ｂを反転して負荷波形Ａに加えたときに得られる結果が波形Ｃである。 波形Ｃは、主トライアック１１０にまたがる電圧を表している。平坦な部分は、 トライアック１１０が導通する時間である。波形の他部分は、キャパシタバンク ３４にまたがる電圧を表している。この時間中に、キャパシタバンク３４及び負 荷２２に電流が流れる。トライアック１１０にまたがる電圧がゼロであるときの ゼロの差のポイントは、波形Ａと波形Ｂが交差するところの図示された点で生じ ることが明らかである。 図４ないし１３に示されたシステム２０を動作するために、通常は、関連回路 ブレーカ（図示せず）を閉じることにより電力が付与される。電力が付与される がマイクロプロセッサ１００により感知されると、マイクロプロセッサ１００は 一連のチェックを直ちに実行する。Ｅ（ＲＭＳ電圧）信号がチェックされ、ライ ン電圧が特定の限界（例えば、公称値より２０％大きい）を越えるかどうか判断 される。Ｉ（ＲＭＳ電流）信号がチェックされ、所定の限界（例えば、２５アン ペア）を越えるかどうか判断すると共に、Ｗ（電力）レベルが指定の所定の限界 （例えば、３０００ｗ）を越えるかどうか判断される。次いで、マイクロプロセ ッサ１００は、E及びＩレベルから見掛けの電力ＶＡ値（電圧に電流を乗算した もの）を計算し、これを所定の限界（例えば、３０００ワット）と比較する。所 定の限界を越える場合には、過負荷状態が存在すると判断され、３つ全部のＬＥ Ｄがマイクロプロセッサ１００によってフラッシュされる。これらのチェックを 行うために、主トライアック１００は全電力モードで動作される。全電力モード で動作されるときは、トライアック１００は、それにまたがる電圧がほぼゼロで あると検出されるや否やオン即ち導通状態へとターンオンし、そして実際にＡＣ サイン波の各半サイクルの終わりまでオンのままである。 初期化され、クロックがスタートされ、そしてＡＣ電圧及びＣＤ電源電圧がそれ らの公称値へと確立することが許される。これらの電圧が上昇する間に、コンピ ュータの出力ラインは、受動的な状態となり、電源を追跡する。従って、全ての 電力制御スイッチ（即ち、トライアック）はオフに保たれ、最小のキャパシタ６ ０を経て接続されたものを除き負荷へエネルギーは供給されない。マスタークロ ック発振器がスタートされそして電源がそれらの安定な公称電圧になると、信号 プロセッサ１００は、一連のテストが行われ且つクロックカレンダー動作がスタ 観察することによりそれ自体を電源ラインに同期させる。次いで、マイクロプロ セッサ１００は、ゼロ交差の直後に、トライアック１１０の電圧がほぼゼロであ ることを示すオプトカプラー６２からの差の電圧信号に応答する。これに応答し ック１１０を導通状態へとトリガーする。この動作は、パワーオン周期全体にわ たり各半サイクル続けられ、この時間中に負荷に全電力が供給される。 パワーオン周期中に過負荷状態が検出された場合には、主トライアック１１０ がターンオフされ、そして３つのＬＥＤインジケータ２２４、２２８、２３２が マイクロプロセッサ１００により発生された信号によって１秒に１回の割合でフ ラッシュされる。過負荷状態の検出が生じると、システム２０をオフに切り換え そして外部の過負荷状態を修正した後に電力を再付与しなければならない。過負 荷状態が検出されない場合には、マイクロプロセッサは、ＳＤ信号を論理低に対 生じたことを指示する。次いで、マイクロプロセッサは、オプトカプラー６２及 マイクロプロセッサ１００は、信号ＳＤが高レベルである時間中のあるときに低 ルススイッチ回路３６を作動することによりトライアック１１０をターンオフす ライアック１１０は、パワーオン周期中のゼロ交差点の直前にターンオフする。 パワーオンモードが完了すると、マイクロプロセッサ１００は、カウントダウ ンカウンタをスタートさせ、所定のウォームアップ周期を計時する。ここに示す 実施の形態では、ウォームアップ周期は、４つの予め選択された時間周期（例え ば、１．５、３、６又は１２分）の１つであり、これは、動作すべき負荷の形式 に基づいてジャンパ２０６、２０８によって選択される。このウォームアップ周 期中に、コンピュータは、トライアック１１０を全電力モードで動作し続ける。 このウォームアップ周期中に、マイクロプロセッサ１００は、ＲＭＳ電流Ｉ、Ｒ ＭＳ電圧Ｅ及び電力信号Ｗをサンプリングし、そしてこれらの値をデジタル化し て記憶する。この手順は各サンプル周期（例えば、３２秒）ごとに繰り返され、 安定した平均値（例えば、１％以内の値）が得られるまで最も最近のデータが２ つの手前のサンプルと比較される。時間切れインターバルの終わりに、次の２つ の読みが記憶位置に記憶され、現在の読みと比較できるようにされる。ウォーム アップ周期の時間切れ時のデータが現在値の１％以内に安定していない場合は、 時間切れインターバルが別の３２秒だけ延長され、測定シーケンスが繰り返され る。最終的な測定電流、電圧及び電力値は手前の２つと平均化されて、基準レベ ルを確立すると共に、スイッチ式キャパシタ選択信号ＶＣＳの値、ひいては、キ ャパシタ回路３４により与えられるキャパシタンスの量を確立する。次いで、基 準平均安定電力の読みは記憶され、この値の７５％がマイクロプロセッサ１００ によって計算されてメモリ位置に記憶される。このウォームアップ周期中に、マ イクロプロセッサは、４８時間及び９０日モード状態をチェックする。４８時間 モードにある場合には、システムは節約シーケンスに入らず、そしてシステムが ９０日モードにあるか、いずれのモードにもない場合には、マイクロプロセッサ １００は節約モードへと進む。 ４８時間バーンインボタン２０４を押したときには、４８時間モードに入る。 ４８時間カウンタが作動され、各１時間の動作周期の後に増加される。この情報 は、不揮発性メモリ（ＥＥＰＲＯＭ１０２）に記憶され、そして電力が除去され るか又は再印加された場合には、マイクロプロセッサ１００は、ＥＥＰＲＯＭ１ ０２に記憶されたデータを読み取り、そのタイミング及びカウントプロセスを続 けて、失われた電力を存続させる。４８時間のカウントに達すると、システム２ ０は節約モードに入ることが許される。４８時間プッシュボタン２０４は、それ が最初に押された後は、全９０日周期が経過するまで、４８時間カウンタを再作 動することはできない。 最初の４８時間周期が経過した後に、同じカウンタタイマーが時間をカウント し、そして各４８時間の動作の後に、日数カウンタを２日だけ増加し、従って、 ９０日は、２１６０時間の動作に等しくなる（８時間動作日の９ヵ月に等価）。 この９０日周期の終わりに、ＥＥＰＲＯＭ１０２がクリアされ、４８時間モード のプッシュボタン回路が再び作動されて、次の４８時間バーンイン周期が許され る。４８時間バーンインモードにあるときには、アンバー色の全電力ＬＥＤイン ジケータ２２４が１秒に１回の割合でフラッシュされる。９０日モードにあると きには、アンバー色のＬＥＤインジケータ２２４が３秒に１回の割合でフラッシ ュされる。アンバー色のＬＥＤインジケータ２２４がフラッシュしないときは、 システムが別の４８時間バーンインサイクルを受け入れる準備ができたことを指 示する。 システムが４８時間モードにない場合には、ウォームアップ周期完了の（即ち ウォームアップカウントダウンカウンタが経過した）直後に、システム２０は、 節約モードへと移行する。この移行時間中に、主トライアック１１０の導通角は 徐々に短くなり、やがて、ウォームアップ周期から計算された節約へ到達する。 移行モードに入ったときには、マイクロプロセッサ１００に接続されるＶＳＣが サンプリングされ、適当なキャパシタ値を選択するのに使用される。例えば、キ ャパシタ値は、検出された電流の量に直接関係し、ここに示す実施の形態におい ては、１アンペアの電流の場合に、選択されるキャパシタンス値は、１０μＦで あり、一方、１５アンペアの電流の場合には、選択される値は、１５０μＦであ る。厳密な比は、図１２に示すポテンショメータ２４８のワイパーの位置を調整 することによって選択できる。キャパシタンス値が決定されると、マイクロプロ のキャパシタンス値を選択することができ、これにより、図６のトライアック１ ２２及び１２４をターンオンすることができる。 キャパシタが適切な組合せにスイッチされたときに、マイクロプロセッサ１０ 始める。６０Ｈｚラインについてここに示す実施の形態では、これは、トライア ック１１０がそのターンオンの約８．３ミリ秒後にターンオフされるようにタイ マーを最初に約８．３ミリ秒の時間にセットし、これにより、両方のＡＣサイン 波半サイクルの実質的に全てにおいてトライアック１１０をオンに保つことによ って行われる。トライアック１１０の導通角は、ＡＣ信号の各サイクルに１０． ２マイクロ秒の増分でカウンタの時間周期を減少することにより減少される。従 って、導通時間をほぼゼロに減少するには、６０Ｈｚにおいて約１３．６秒を要 する。電力の現在値は、各短縮の後に測定され、そして記憶された値と比較され る。記憶された値と測定された値が等しくなると、タイマーのスルーイングが停 止する。次いで、システム２０は、純粋な節約動作モードへと切り換わる。この 移行モードの開始に、スイッチされたキャパシタバンク５８は、最終的な値にも っていかれる。この手順の間に、キャパシタトライアック１２２−１２８は、主 トライアック１１０のほぼゼロの電圧スイッチ点でトリガーされる。 システムが節約モードに入りそして平衡状態になって且つ記憶された公称電力 値に基づく約７５％の電力レベルになると、システム２０は、ライン電圧及び電 流を監視しそして７５％の電力レベルを維持するに必要な調整を行うことにより 単に変化を追跡する。ライン電圧の変化により電力に僅かな変化が生じた場合に は、基準電力及び７５％の電力レベルを再確立するようにトリガー可能なスイッ チ３２の導通時間が調整される。変化が電流の変化によるものでありそして電流 の変化が小さい（例えば、１２０Ｖに対してアンペア又は２７７Ｖシステムに対 して１アンペア）場合には、電圧変化の場合と同じ調整が行われる。負荷の電流 変化が大きい（例えば、１２０Ｖにおいて２アンペアより大きい）場合には、シ ステム２０はウォームアップモードへと循環し、新たなキャパシタンス値が選択 され、そして基準電力が計算し直されて基準電力メモリ位置に記憶される。又、 システム２０は、全ての電力スイッチングデバイスにまたがるピーク電圧を常時 監視して、いつでも５００ボルトピークを越えた場合には、システムは節約モー ドから瞬時に出て、考えられる欠陥状態に対する全てのパラメータを再チェック する。 節約モードから出るプロセスは、節約モードに入るときとほぼ同じ長さの時間 を要し、従って、負荷への影響が最小となる。しかしながら、制御電力デバイス にまたがる５００V以上の過電圧状態は、破壊的な欠陥状態を表し、従って、こ の状態のもとでは節約モードの停止を直ちに行って、ソリッドステートデバイス へのダメージを防止しなければならない。この過電圧状態が１５分周期内に３回 生じた場合には、赤色のＬＥＤインジケータをフラッシュすることにより欠陥状 態を合図する。次いで、負荷を切り離し、システムを修理しなければならない。 節約モードの前及び節約モードの間に、トライアック１１０のターンオン信号 イマーの最大時間巾は、６０Ｈｚライン周波数の場合に８．３ミリ秒であり、そ して５０Ｈｚライン周波数の場合に９．８ミリ秒である。最大時間を１０．４２ ミリ秒と７．９４ミリ秒との間で変化することにより、４８ないし６３Ｈｚのラ イン周波数を自動的に受け入れることができる。６０Ｈｚライン周波数動作の場 合に、８．３ミリ秒の周期は、電力に何の影響も及ぼさない点で次のゼロ交差の 直前にターンオフが生じるようにする。従って、節約モードに入ったり出たりす るプロセスは、毎秒６１２マイクロ秒の変化に対しては、ＡＣサイン波の各サイ クルに１０．２マイクロ秒の増分又は各半サイクルに５．１マイクロ秒の増分で カウンタの時間周期を減少又は増加することによって達成される。最大の制御範 囲は、８．３ミリ秒であり、完了にほぼ１３．６秒を要する。カウンタは、次の ない。電力の平衡状態に達すると、カウンタの周期はほぼ一定に維持され、そし てライン電圧が変化すると、計算された２５％の一定の節約レベルを維持するよ うにカウンタ周期の変化を補償させる。マイクロプロセッサ１００を適当にプロ グラムすることにより、節約についての他の所望の値を得ることができる。 図１６ないし２２には、本発明によるシステム２０の１つの実施形態に対し、 プログラムされたマイクロプロセッサ１００及びシステム２０の機能的動作及び 論理的な流れを示す詳細なフローチャートが示されている。図１６に示されたよ うに、機能的なフローチャートは、スタート位置３００で始まり、その後に、ブ ロック３０２で示された電力のオン切り換えにより、その短時間後に、ブロック 取った後に主トライアック１１０をターンオンし、次いで、マイクロプロセッサ １００は、ブロック３０８で示すように過負荷状態についてテストを行う。過負 荷が検出されない場合には、プログラム制御は、図１７に示す点Ａへ分岐する。 過負荷が検出された場合は、３つのＬＥＤ２２４、２２８及び２３２がブロック ３１０で示すように繰り返しフラッシュされる。ブロック３１２で示すように、 システム２０はターンオフしなければならず、その後に、ブロック３１４に示す ように、状態が修正された場合には、システム２０は再スタートされて、パワー オンステップ３０２へ復帰する。状態が修正されなかった場合には、全てのＬＥ Ｄが繰り返しフラッシュされ、そしてシステムを再びターンオフして、過負荷状 態の原因を修正しなければならない。 ブロック３０８に示されたように、過負荷が検出されない場合には、処理の流 れは、図１７に示す点Ａへと進む。プロセッサは、ブロック３２０で示されたよ ブロック３２２に示すように、ウォームアップ周期がスタートされ、そしてブロ ック３２４において、カウントダウンタイマーがチェックされて、ウォームアッ プ周期が終わったかどうか判断される。ウォームアップ周期が終わらない場合に は、ウォームアップが続けられ、ウォームアップが終わった場合には、４８時間 モードがチェックされて、ブロック３２６に示すように、それが作動されたかど うか判断される。４８時間モードが作動された場合には、アンバー色のＬＥＤが １秒の割合でフラッシュされ、そしてブロック３２８及び３３０で示されたよう に、節約モードとバーンインプッシュボタン応答の両方が禁止される。次いで、 １０分のインターバルの後に４８時間クロックが再びチェックされ、４８時間モ ードが完了している場合には、システム２０は、ブロック３３４に示すように、 ２１６０時間周期モードがオンであるかどうかを決定するように進む。もしイエ スであれば、アンバー色のＬＥＤがブロック３３６で示すように３秒の割合でフ ラッシュされる。このモードは、１時間のインターバルでチェックされ、そして ブロック３３８及び３４０に示すように、バーンインプッシュボタンが禁止され る。次いで、プロセスは、ブロック３４２へ分岐して戻る。ブロック３３４にお いて、２１６０時間モードがテストされたときに、２１６０時間モードが終了し ていた場合には、流れは点Ｂへ分岐し、ブロック３４２で示すように、節約移行 シーケンスがスタートされる。この移行シーケンスは、Ｅ、Ｉ及びＷを測定しそ して電圧ｘ電流値を計算することで始まり、このプロセスは、ブロック３４４及 び３４６に示すように、３２秒のインターバルで繰り返される。次いで、これら の読みがチェックされて、それらが互いに１％以内であるかどうか決定され、も しそうならば、ブロック３４８及び３５０に示すように、最後の３つの平均が参 照用として記憶される。ブロック３５２及び３５４に示すように、ＶＣＳ信号が 読み取られてキャパシタバンクに必要なキャパシタンスの値を決定するのに使用 され、そしてそれに基づいて、トライアックトリガー信号の必要な組合せが形成 される。 プロセスの流れは、次いで、図１８に示された点Ｄへ進み、ブロック３５６に 示すように、７５％の電力レベルが計算されそして記憶される。ＯＶＴ信号は、 ブロック３５８に示すように、過剰電圧について監視され、このＯＶＴ信号が低 レベルである場合には、システムは、ブロック３６０及び３６２に示すように、 移行シーケンスへと進む。ＯＶＴ信号が高レベルである場合には、処理の制御は 図１９に示す点Ｅへと分岐する。節約シーケンスが続く場合には、マイクロプロ セッサ１００は、ブロック３６４に示すように、７５％の電力レベルに達するま で、主トライアックへの導通の時間を徐々に減少し、そしてブロック３６４で決 ック３６８に示すように、ライン電圧を連続的に監視して７５％の電力レベルを 維持すると共に、ブロック３７２に示すように、負荷電流も同様に監視して所定 の限界（例えば、１２０Ｖにおいては約２アンペアそして２７７Ｖにおいては１ アンペア）内に値を維持するかどうか決定する。電流の変化が所定の限界未満の 場合には、節約モードが継続され、プロセスの流れはブロック３５８へ分岐して 戻り、ブロック３７４で示すように、節約モードが続けられる。電流の変化が所 定の限界より大きい場合には、プロセス制御はブロック３７６へ分岐し、システ ムは、節約モードをゆっくりと出て、電圧、電流及び電力レベルを再サンプリン グし、新たな電力負荷レベルを再計算し、そしてブロック３７８で示すように、 点Ｂにおいて節約シーケンスに再入する。 プログラムシーケンスは、図１９に示された点Ｅへと分岐し、過電圧信号ＯＶ Ｔが検出されると（図１８のブロック３６０参照）、マイクロプロセッサ１００ はブロック３８０に示すようにトライアック１１０の全電力作動に復帰する。３ つの過電圧状態が１５分以内に検出された場合に、システムは、ブロック３８２ 及び３８４に示すように赤色のＬＥＤをフラッシュして欠陥状態を示す。ＯＶＴ 信号が１５分以内に３回検出されなかった場合には、システムは、通常の節約シ ーケンスに入り、ブロック３８２に示すように点Ｂ（図１７参照）においてシー ケンスに入る。ブロック３８４に示すように、３つの欠陥の後に、ＬＥＤがフラ ッシュして欠陥状態を指示すると、ブロック３８６に示すように、主トライアッ ク１１０がターンオフして負荷への電力を除去し、ユニットをオフに切り換える 必要がある。ユニットがオフに切り換えられたときに、欠陥状態が繰り返された 場合には、電力が再びオフに切り換えられ、ブロック３８８及び３９０で示した ように修理を行うことができる。ブロック３８８において、欠陥状態が繰り返さ れない場合には、ユニットが再びオンに切り換えられたときに、プロセス制御は ブロック３０２へ分岐し、パワーオンシーケンスが再び開始される。 ウォームアップモード及び節約モードの両方の間に、トライアック１１０は、 図２０に示すシーケンスに基づいてスイッチされる。このスイッチングシーケン ック４０２に示すように、トライアック１１０を直ちにターンオンする。トライ ーンオンされ、そしてマイクロプロセッサ１００は、ブロック４０４に示すよう に導通タイマーを直ちにセットする。タイマーが時間切れすると、マイクロプロ イアック１１０をターンオフできるようにし、そしてブロック４０８で示すよう 以上、本発明をいかに実施しそして利用するかを説明するために、エネルギー 消費量を減少する電力調整の新規な方法及び装置の実施の形態について述べた。 しかしながら、当業者であれば、種々の観点で本発明の他の変更又は修正の実施 が明らかであると共に、本発明が上記の特定の実施の形態に限定されるものでな いことが理解されよう。それ故、ここに開示され請求された基本的な原理の真の 精神及び範囲内に入る全ての変更、修正又は等効物は、本発明によって包含され るものとする。

【手続補正書】特許法第１８４条の７第１項 【提出日】１９９４年１０月７日 【補正内容】請求の範囲 １．負荷への負荷電力を制御するためのＡＣ電力調整システムであって、各半 サイクルの終わりにゼロ電流交差点を有するＡＣ電力を供給するＡＣ電源に接続 される入力と、負荷に接続される出力とを有した電力調整システムにおいて、 ａ）上記入力と出力との間に直列に接続された制御可能なスイッチと、 ｂ）上記制御可能なスイッチと並列に接続されるキャパシタンスを与えるため のキャパシタ手段と、 ｃ）負荷電力に応答して電力感知信号を発生する手段と、 ｄ）上記制御可能なスイッチを導通状態へとターンオンする手段と、 ｅ）上記制御可能なスイッチを非導通状態へとターンオフする手段と、 ｆ）上記電力感知信号に応答して制御信号を発生し、上記制御可能なスイッチ が選択されたターンオン時間に導通状態へとターンオンされそして次のゼロ交差 の前の選択されたターンオフ時間に非導通状態へとターンオフされるように上記 ターンオン手段及び上記ターンオフ手段を制御するための制御手段と、 を備えたことを特徴とする電力調整システム。 ２．上記ターンオン手段及び上記ターンオフ手段は、共通の手段より成る請求 項１に記載のシステム。 ３．上記選択されたターンオン時間及び上記選択されたターンオフ時間は、各 々の上記半サイクルの第１の半分内にほとんどが入るところの時間周期中に上記 制御可能なスイッチが上記導通状態になるように選択される請求項１に記載のシ ステム。 ４．制御信号を発生する上記制御手段は、上記制御可能なスイッチにまたがる 電圧を検出しそしてそれに応答して差の信号を発生する手段を更に備え、上記選 択されたターンオン時間は、上記差の信号が所定のスレッシュホールドより低い ことに応答する請求項１に記載のシステム。 ５．上記制御手段は、第１周期中に各々の上記半サイクルの実質的に全ての間 に上記制御可能なスイッチを導通状態にする手段と、その後の周期中に各々の上 記半サイクルの一部分のみの間に上記制御可能なスイッチを導通させる手段とを 更に備えた請求項１に記載のシステム。 ６．上記キャパシタ手段は、スイッチ可能なキャパシタのバンクより成り、そ して上記制御手段は、上記スイッチ可能なキャパシタを切り換えて選択されたキ ャパシタンスを得るためのキャパシタ制御信号を発生する手段を備えている請求 項１に記載のシステム。 ７．上記選択されたターンオフ時間は、その後の半サイクル中に上記ターンオ ン時間と上記ターンオフ時間との間の時間を減少して負荷への電力を減少するよ うに上記制御手段によって進められる請求項１に記載のシステム。 ８．電力感知信号を発生する上記手段は、電流信号を発生する手段を備え、そ して上記制御手段は、上記電流信号に少なくとも部分的に応答して上記キャパシ タ制御信号を発生する請求項６に記載のシステム。 ９．上記制御可能なスイッチを非導通状態にターンオフする上記手段は、上記 制御可能なスイッチに並列に接続されたパルススイッチング回路を備えている請 求項１に記載のシステム。 １０．上記キャパシタ手段は、１μＦより実質的に大きなキャパシタンスを備 えている請求項１に記載のシステム。 １１．上記制御可能なスイッチは、トライアックである請求項１に記載のシス テム。 １２．上記選択されたターンオフ時間は、所望の電力レベルを得るように選択 される請求項１に記載のシステム。 １３．負荷への負荷電力を制御するためのＡＣ電力調整システムであって、各 半サイクルの終わりにゼロ電流交差点を有するＡＣ電力を供給するＡＣ電源に接 続される入力と、負荷に接続される出力とを有した電力調整システムにおいて、 ａ）上記入力と出力との間に接続されたトリガー可能なスイッチと、 ｂ）上記トリガー可能なスイッチを導通状態へとトリガーする手段と、 ｃ）短い時間周期中に上記トリガー可能なスイッチをめぐるように電流を分路 することにより上記トリガー可能なスイッチを非導通状態へとスイッチする手段 と、 ｄ）上記トリガー可能なスイッチが選択されたターンオン時間に導通状態へと トリガーされそして次のゼロ交差の前の選択されたターンオフ時間に非導通状態 へとスイッチされるように上記トリガー手段及び上記スイッチ手段を制御するた めの制御信号を発生する制御手段と、 を備えたことを特徴とする電力調整システム。 １４．上記選択されたターンオン時間及び上記選択されたターンオフ時間は、 各々の上記半サイクルの第１の半分内にほとんどが入るところの時間周期中に上 記トリガー可能なスイッチが上記導通状態になるように選択される請求項１３に 記載のシステム。 １５．上記トリガー可能なスイッチにまたがる電圧を検出しそしてそれに応答 して差の信号を発生する手段を更に備え、上記制御手段は、上記トリガー可能な スイッチにまたがる上記電圧が所定のスレッシュホールドより低い時間中に上記 差の信号に応答して上記トリガー信号を制御するように上記制御信号を発生する 請求項１３に記載のシステム。 １６．上記制御手段は、最初の時間周期中に各々の上記半サイクルの実質的に 全ての間に上記トリガー可能なスイッチを導通状態にする手段と、その後の時間 周期中に各々の上記半サイクルの一部分のみの間に上記トリガー可能なスイッチ を導通状態にする手段とを更に備えた請求項１３に記載のシステム。 １７．上記トリガー可能なスイッチと並列なキャパシタ回路であって、スイッ チ可能なキャパシタのバンクより成るキャパシタ回路を更に備え、そして上記制 御手段は、上記スイッチ可能なキャパシタを切り換えて選択されたキャパシタン スを得るための制御信号を発生するための手段を備えている請求項１３に記載の システム。 １８．上記選択されたキャパシタンスは、１μＦより実質的に大きい請求項１ ７に記載のシステム。 １９．上記選択されたターンオフ時間は、その後の半サイクル中に上記トリガ ー可能なスイッチを早期にターンオフするように進められて、トリガー可能なス イッチの導通時間を減少すると共に、負荷への電力を減少する請求項１３に記載 のシステム。 ２０．電気システムにおいて電力を調整する方法であって、上記システムは、 力率を有すると共に、ＡＣ電源と負荷との間に接続された制御可能なスイッチを 有し、上記方法は、 上記制御可能なスイッチと並列にキャパシタンスを直接設け、 選択されたターンオン時間に上記制御可能なスイッチを導通状態へとターンオ ンし、 選択されたターンオフ時間に上記制御可能なスイッチを非導通状態へとターン オフし、そして 所望の電力レベルを得ると同時に、上記力率を進み力率に向かってシフトする ように上記ターンオン時間及び上記ターンオフ時間を選択する、 という段階を備えたことを特徴とする方法。 ２１．負荷への電力を制御するためのＡＣ電力調整システムであって、このシ ステムは、ＡＣ電源に接続するための入力と、負荷に接続するための出力と、こ れら入力と出力との間に直列に接続された制御可能なスイッチとを有し、このス イッチは、負荷への電力を減少するために周期的にターンオフされ、上記システ ムは、更に、 上記負荷に直列で且つ上記制御可能なスイッチに並列である１μＦより実質的 に大きなキャパシタンスを備え、上記制御可能なスイッチがターンオフされたと きに、上記キャパシタンスを経て上記負荷へコンダクタンス路が形成されるよう にしたことを特徴とする電力調整システム。 ２２．上記負荷への全電力の少なくとも４０％が上記コンダクタンス路により 上記キャパシタンスを経て導通される請求項２１に記載のシステム。 ２３．上記キャパシタンスは、更に、選択可能なキャパシタンスを備え、この 選択可能なキャパシタンスは、上記負荷に供給される電流に少なくとも部分的に 応答して選択される請求項２１に記載のシステム。 ２４．電力調整システムに関連して負荷への電力を制御するためのＡＣ電力調 整方法であって、上記電力調整システムは、制御回路と、ＡＣ電源に接続される 入力と、負荷に接続される出力と、これら入力と出力との間に直列に接続された 制御可能なスイッチとを有し、該制御可能なスイッチは周期的にターンオフされ て上記負荷への電力を減少し、上記電力調整方法は、 上記制御可能なスイッチに接続される１μＦより実質的に大きなキャパシタン スを設け、 少なくとも上記制御可能なスイッチがターンオフされたときに上記入力と出力 との間に上記キャパシタンスを直列に接続させ、 これにより、上記制御可能なスイッチがターンオフされたときに上記キャパシ タンスを経て上記負荷へ実質的な電流を導通させる、 という段階を備えたことを特徴とする方法。 ２５．上記キャパシタンスは上記制御可能なスイッチと並列に接続され、上記 制御可能なスイッチがターンオフされたときに上記実質的な電流は上記キャパシ タンスのみによって導通される請求項２４に記載の方法。 ２６．負荷へ供給される電力を制御するためのＡＣ電力調整方法において、 ＡＣライン電源から負荷へＡＣ電流を導通するための少なくとも第１及び第２ の電流路を設け、 上記電流の各半サイクルの選択された部分中にのみ上記第１電流路を経て上記 負荷へ電流を通流させ、そして 上記電流の各々の上記半サイクルの残りの少なくとも一部分中に上記第２電流 路を経て電流を通流させる、 という段階を備えたことを特徴とする方法。 ２７．上記第１電流路に電流を通流させる上記段階は、電子スイッチが導通状 態へとターンオンされたときにこの電子スイッチを経て電流を通流させることを 含み、そして上記第２電流路に電流を通流させる上記段階は、少なくとも上記電 子スイッチがターンオフされる時間中に上記ＡＣライン電源と負荷との間に機能 的に接続されたキャパシタンスを経て電流を通流させることを含む請求項２６に 記載の方法。 ２８．電気的システムにおいて負荷への電力を制御するＡＣ電力調整方法であ って、上記のシステムは、ＡＣ電源に接続される入力と、負荷に接続される出力 と、これら入力と出力との間に直列に接続された制御可能なスイッチとを有する ものであり、上記方法は、 第１の動作モード中に実質的に全電力が上記負荷へ供給されるように上記制御 可能なスイッチを作動し、 少なくとも上記第１の動作モード中に上記負荷に供給される電流を監視し、 負荷に供給される上記実質的に全電力の電流の値に少なくとも部分的に基づい て目標値を導出し、そしてその目標値を記憶し、そして その後に電力節約モードを開始し、上記負荷へ供給される電流を、上記導出さ れた目標値に対応するように減少する、 という段階を備えたことを特徴とする方法。 ２９．上記目標値は、上記第１の動作モード中に上記負荷へ供給される平均電 力の選択されたパーセンテージに少なくとも部分的に基づいて導出され、そして 上記負荷へ供給される電力は、上記電力節約モード中に、上記負荷へ供給される 電力が上記導出された目標値に対応するように減少される請求項２８に記載の方 法。 ３０．少なくとも上記電力節約モード中に上記負荷に供給される実際の電流を 監視し、 上記負荷に供給される上記実際の電流を上記目標値に対して比較し、 上記負荷に供給される上記実際の電流が、選択されたスレッシュホールドより 大きい量だけ、上記目標値から異なるときを決定し、そして 上記スレッシュホールドを越える差の検出に応答して、上記システムが電力節 約モードから出て、実質的に全電力を上記負荷に供給するようにする、 という段階を更に備えた請求項２９に記載の方法。 ３１．上記制御可能なスイッチと並列にキャパシタ回路を設け、そして上記負 荷へ供給される上記実質的に全電力の電流に少なくとも部分的に基づいて上記キ ャパシタ回路のキャパシタンスを選択するという段階を更に備えた請求項２８に 記載の方法。 ３２．第１の増分時間周期中に負荷に供給される電流とその後の増分時間周期 中に負荷に供給される電流との差が選択された値より小さくなるように上記第１ の動作モード中に少なくとも上記電流が安定化したときを監視し、そして上記安 定化した電流に少なくとも部分的に基づいて上記目標値を導出するという段階を 更に備えた請求項２８に記載の方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＣＡ， ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＨＵ，Ｊ Ｐ，ＫＰ，ＫＲ，ＬＫ，ＬＵ，ＭＧ，ＭＮ，ＭＷ，ＮＬ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＫ，ＵＡ，ＵＳ

Claims (1)

1. 【特許請求の範囲】 １．負荷への負荷電力を制御するためのＡＣ電力調整システムであって、各半 サイクルの終わりにゼロ電流交差点を有するＡＣ電力を供給するＡＣ電源に接続 される入力と、負荷に接続される出力とを有した電力調整システムにおいて、 ａ）上記入力と出力との間に直列に接続された制御可能なスイッチと、 ｂ）上記制御可能なスイッチと並列に接続されるキャパシタンスを与えるため のキャパシタ手段と、 ｃ）負荷電力に応答して電力感知信号を発生する手段と、 ｄ）上記制御可能なスイッチを導通状態へとターンオンする手段と、 ｅ）上記制御可能なスイッチを非導通状態へとターンオフする手段と、 ｆ）上記電力感知信号に応答して制御信号を発生し、上記制御可能なスイッチ が選択されたターンオン時間に導通状態へとターンオンされそして次のゼロ交差 の前の選択されたターンオフ時間に非導通状態へとターンオフされるように上記 ターンオン手段及び上記ターンオフ手段を制御するための制御手段と、 を備えたことを特徴とする電力調整システム。 ２．上記ターンオン手段及び上記ターンオフ手段は、共通の手段より成る請求 項１に記載のシステム。 ３．上記選択されたターンオン時間及び上記選択されたターンオフ時間は、各 々の上記半サイクルの第１の半分内にほとんどが入るところの時間周期中に上記 制御可能なスイッチが上記導通状態になるように選択される請求項１に記載のシ ステム。 ４．制御信号を発生する上記制御手段は、上記制御可能なスイッチにまたがる 電圧を検出しそしてそれに応答して差の信号を発生する手段を更に備え、上記選 択されたターンオン時間は、上記差の信号が所定のスレッシュホールドより低い ことに応答する請求項１に記載のシステム。 ５．上記制御手段は、第１周期中に各々の上記半サイクルの実質的に全ての間 に上記制御可能なスイッチを導通状態にする手段と、その後の周期中に各々の上 記半サイクルの一部分のみの間に上記制御可能なスイッチを導通させる手段とを 更に備えた請求項１に記載のシステム。 ６．上記キャパシタ手段は、スイッチ可能なキャパシタのバンクより成り、そ して上記制御手段は、上記スイッチ可能なキャパシタを切り換えて選択されたキ ャパシタンスを得るためのキャパシタ制御信号を発生する手段を備えている請求 項１に記載のシステム。 ７．上記選択されたターンオフ時間は、その後の半サイクル中に上記ターンオ ン時間と上記ターンオフ時間との間の時間を減少して負荷への電力を減少するよ うに上記制御手段によって進められる請求項１に記載のシステム。 ８．電力感知信号を発生する上記手段は、電流信号を発生する手段を備え、そ して上記制御手段は、上記電流信号に少なくとも部分的に応答して上記キャパシ タ制御信号を発生する請求項６に記載のシステム。 ９．上記制御可能なスイッチを非導通状態にターンオフする上記手段は、上記 制御可能なスイッチに並列に接続されたパルススイッチング回路を備えている請 求項１に記載のシステム。 １０．上記キャパシタ手段は、１μＦより実質的に大きなキャパシタンスを備 えている請求項１に記載のシステム。 １１．上記制御可能なスイッチは、トライアックである請求項１に記載のシス テム。 １２．上記選択されたターンオフ時間は、所望の電力レベルを得るように選択 される請求項１に記載のシステム。 １３．負荷への負荷電力を制御するためのＡＣ電力調整システムであって、各 半サイクルの終わりにゼロ電流交差点を有するＡＣ電力を供給するＡＣ電源に接 続される入力と、負荷に接続される出力とを有した電力調整システムにおいて、 ａ）上記入力と出力との間に接続されたトリガー可能なスイッチと、 ｂ）上記トリガー可能なスイッチを導通状態へとトリガーする手段と、 ｃ）短い時間周期中に上記トリガー可能なスイッチをめぐるように電流を分路 することにより上記トリガー可能なスイッチを非導通状態へとスイッチする手段 と、 ｄ）上記トリガー可能なスイッチが選択されたターンオン時間に導通状態へと トリガーされそして次のゼロ交差の前の選択されたターンオフ時間に非導通状態 へとスイッチされるように上記トリガー手段及び上記スイッチ手段を制御するた めの制御信号を発生する制御手段と、 を備えたことを特徴とする電力調整システム。 １４．上記選択されたターンオン時間及び上記選択されたターンオフ時間は、 各々の上記半サイクルの第１の半分内にほとんどが入るところの時間周期中に上 記トリガー可能なスイッチが上記導通状態になるように選択される請求項１３に 記載のシステム。 １５．上記トリガー可能なスイッチにまたがる電圧を検出しそしてそれに応答 して差の信号を発生する手段を更に備え、上記制御手段は、上記トリガー可能な スイッチにまたがる上記電圧が所定のスレッシュホールドより低い時間中に上記 差の信号に応答して上記トリガー信号を制御するように上記制御信号を発生する 請求項１３に記載のシステム。 １６．上記制御手段は、最初の時間周期中に各々の上記半サイクルの実質的に 全ての間に上記トリガー可能なスイッチを導通状態にする手段と、その後の時間 周期中に各々の上記半サイクルの一部分のみの間に上記トリガー可能なスイッチ を導通状態にする手段とを更に備えた請求項１３に記載のシステム。 １７．上記トリガー可能なスイッチと並列なキャパシタ回路であって、スイッ チ可能なキャパシタのバンクより成るキャパシタ回路を更に備え、そして上記制 御手段は、上記スイッチ可能なキャパシタを切り換えて選択されたキャパシタン スを得るための制御信号を発生するための手段を備えている請求項１３に記載の システム。 １８．上記選択されたキャパシタンスは、１μＦより実質的に大きい請求項１ ７に記載のシステム。 １９．上記選択されたターンオフ時間は、その後の半サイクル中に上記トリガ ー可能なスイッチを早期にターンオフするように進められて、トリガー可能なス イッチの導通時間を減少すると共に、負荷への電力を減少する請求項１３に記載 のシステム。 ２０．電気システムにおいて電力を調整する方法であって、上記システムは、 力率を有すると共に、ＡＣ電源と負荷との間に接続された制御可能なスイッチを 有し、上記方法は、 上記制御可能なスイッチと並列にキャパシタンスを直接設け、 選択されたターンオン時間に上記制御可能なスイッチを導通状態へとターンオ ンし、 選択されたターンオフ時間に上記制御可能なスイッチを非導通状態へとターン オフし、そして 所望の電力レベルを得ると同時に、上記力率を進み力率に向かってシフトする ように上記ターンオン時間及び上記ターンオフ時間を選択する、 という段階を備えたことを特徴とする方法。 ２１．負荷への電力を制御するためのＡＣ電力調整システムであって、このシ ステムは、ＡＣ電源に接続するための入力と、負荷に接続するための出力と、こ れら入力と出力との間に直列に接続された制御可能なスイッチとを有し、このス イッチは、負荷への電力を減少するために周期的にターンオフされ、上記システ ムは、更に、 上記負荷に直列で且つ上記制御可能なスイッチに接続された１μＦより実質的 に大きなキャパシタンスを備え、上記制御可能なスイッチがターンオフされたと きに、上記キャパシタンスを経て上記負荷へコンダクタンス路が形成されるよう にしたことを特徴とする電力調整システム。 ２２．上記負荷への全電力の少なくとも４０％が上記コンダクタンス路により 上記キャパシタンスを経て導通される請求項２１に記載のシステム。 ２３．上記キャパシタンスは、更に、選択可能なキャパシタンスを備え、この 選択可能なキャパシタンスは、上記負荷に供給される電流に少なくとも部分的に 応答して選択される請求項２１に記載のシステム。 ２４．電力調整システムに関連して負荷への電力を制御するためのＡＣ電力調 整方法であって、上記電力調整システムは、制御回路と、ＡＣ電源に接続される 入力と、負荷に接続される出力と、これら入力と出力との間に直列に接続された 制御可能なスイッチとを有し、該制御可能なスイッチは周期的にターンオフされ て上記負荷への電力を減少し、上記電力調整方法は、 上記制御可能なスイッチに接続される１μＦより実質的に大きなキャパシタン スを設け、 少なくとも上記制御可能なスイッチがターンオフされたときに上記入力と出力 との間に上記キャパシタンスを直列に接続させ、 これにより、上記制御可能なスイッチがターンオフされたときに上記キャパシ タンスを経て上記負荷へ実質的な電流を導通させる、 という段階を備えたことを特徴とする方法。 ２５．上記キャパシタンスは上記制御可能なスイッチと並列に接続され、上記 制御可能なスイッチがターンオフされたときに上記実質的な電流は上記キャパシ タンスのみによって導通される請求項２４に記載の方法。 ２６．負荷へ供給される電力を制御するためのＡＣ電力調整方法において、 ＡＣ電源から負荷へＡＣ電流を導通するための少なくとも第１及び第２の電流 路を設け、 上記電流の各半サイクルの選択された部分中にのみ上記第１電流路を経て上記 負荷へ電流を通流させ、そして 上記電流の各々の上記半サイクルの残りの少なくとも一部分中に上記第２電流 路を経て電流を通流させる、 という段階を備えたことを特徴とする方法。 ２７．上記第１電流路に電流を通流させる上記段階は、電子スイッチが導通状 態へとターンオンされたときにこの電子スイッチを経て電流を通流させることを 含み、そして上記第２電流路に電流を通流させる上記段階は、少なくとも上記電 子スイッチがターンオフされる時間中に上記ＡＣ電源と負荷との間に機能的に接 続されたキャパシタンスを経て電流を通流させることを含む請求項２６に記載の 方法。 ２８．電気的システムにおいて負荷への電力を制御するＡＣ電力調整方法であ って、上記のシステムは、ＡＣ電源に接続される入力と、負荷に接続される出力 と、これら入力と出力との間に直列に接続された制御可能なスイッチとを有する ものであり、上記方法は、 第１の動作モード中に実質的に全電力が上記負荷へ供給されるように上記制御 可能なスイッチを作動し、 少なくとも上記第１の動作モード中に上記負荷に供給される電流を監視し、 負荷に供給される上記実質的に全電力の電流の値に少なくとも部分的に基づい て目標値を導出し、そしてその目標値を記憶し、そして その後に電力節約モードを開始し、上記負荷へ供給される電流を、上記導出さ れた目標値に対応するように減少する、 という段階を備えたことを特徴とする方法。 ２９．上記目標値は、上記第１の動作モード中に上記負荷へ供給される平均電 力の選択されたパーセンテージに少なくとも部分的に基づいて導出され、そして 上記負荷へ供給される電力は、上記電力節約モード中に、上記負荷へ供給される 電力が上記導出された目標値に対応するように減少される請求項２８に記載の方 法。 ３０．少なくとも上記電力節約モード中に上記負荷に供給される実際の電流を 監視し、 上記負荷に供給される上記実際の電流を上記目標値に対して比較し、 上記負荷に供給される上記実際の電流が、選択されたスレッシュホールドより 大きい量だけ、上記目標値から異なるときを決定し、そして 上記スレッシュホールドを越える差の検出に応答して、上記システムが電力節 約モードから出て、実質的に全電力を上記負荷に供給するようにする、 という段階を更に備えた請求項２９に記載の方法。 ３１．上記制御可能なスイッチと並列にキャパシタ回路を設け、そして上記負 荷へ供給される上記実質的に全電力の電流に少なくとも部分的に基づいて上記キ ャパシタ回路のキャパシタンスを選択するという段階を更に備えた請求項２８に 記載の方法。 ３２．第１の増分時間周期中に負荷に供給される電流とその後の増分時間周期 中に負荷に供給される電流との差が選択された値より小さくなるように上記第１ の動作モード中に少なくとも上記電流が安定化したときを監視し、そして上記安 定化した電流に少なくとも部分的に基づいて上記目標値を導出するという段階を 更に備えた請求項２８に記載の方法。