JPH08504302A - 端部の降伏電圧を高めたアンチヒューズ構造 - Google Patents
端部の降伏電圧を高めたアンチヒューズ構造Info
- Publication number
- JPH08504302A JPH08504302A JP7501092A JP50109295A JPH08504302A JP H08504302 A JPH08504302 A JP H08504302A JP 7501092 A JP7501092 A JP 7501092A JP 50109295 A JP50109295 A JP 50109295A JP H08504302 A JPH08504302 A JP H08504302A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- antifuse
- conductor
- oxide
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
第1の導体層(101)、この第1の導体層の上に形成したアンチヒューズ層(106,107,108)、およびこのアンチヒューズ層の上に形成した第2の導体層(109)を含むアンチヒューズを提供する。アンチヒューズ層の一部が第1の導体層および第2の導体層と実質的に直角を成す。アンチヒューズのこの「角」形成がその位置におけるプログラム中の電界を強め、フィラメント、すなわち上記第1および第2の導体層の間の導電性経路の位置を予測可能にする。このアンチヒューズは、このほか、比較的低いプログラム用電圧、アンチヒューズ層および上側導体層についての良好なステップカバレッジ、低く安定した抵抗値、フィラメントに対するせん断効果が最小であることなどの利点を有する。
Description
【発明の詳細な説明】
端部の降伏電圧を高めたアンチヒューズ構造関連出願への相互参照
この出願は1992年8月21日付米国特許出願第07/933,428号「アンチヒュ
ーズ構造およびその形成方法」(代理人整理番号M−2164)の一部継続出願
である。発明の背景
発明の技術分野
この発明はアンチヒューズに関し、とくにアンチヒューズ層端部における降伏
電圧を高めたアンチヒューズ構造に関する。
関連技術の説明
アンチヒューズはこの技術分野で周知である。すなわち、アンチヒューズは製
造時には非導通であるがその端子間に所定の電圧を印加することにより永久的に
導通状態になる。アンチヒューズは通常プログラマブルロジックデバイスにおい
て導体線をプログラム可能な形で相互接続するのに用いられる。
図1A−1Dは慣用のアンチヒューズ形成方法を示す。図1Aを参照すると、
多結晶シリコン層11を基板10上にアンチヒューズの下側導体端子形成のため
に形成する。次に、図1Bに示すとおり、絶縁層13を堆積し多結晶シリコン層
11を部分的に露出させるようパターニングする。図1Cを参照すると、アモル
ファスシリコン層14を次に堆積し、パターニングして多結晶シリコン層11の
露出部と多結晶シリコン層11近傍の絶縁層13の部分を覆う。図1Dを参照す
ると、チタン層15、窒化チタン層16およびアルミニウム・シリコン層17を
含む導体層18をアモルファスシリコン層14を覆って形成し、これをパターニ
ングして(図示してない)上側導体端子を形成する。
しかし、アンチヒューズをプログラムするには通常12−14ボルトの比較的
高い電圧を要する。一方、5ボルト系集積回路に用いてある標準トランジスタの
降伏電圧は通常12−14ボルトである。したがって、アンチヒューズをプログ
ラムするにはトランジスタの降伏特性の強化のための特別のプロセスが必要にな
る。また、集積回路系の正しい動作を確実にするために、その集積回路系の中の
アンチヒューズ以外の構造をアンチヒューズプログラム用電圧から分離しなけれ
ばならない。
さらに、アンチヒューズ20はプログラム中の内部温度により悪影響を受ける
。とくに、アンチヒューズ20のプログラム中にデバイス中の漏洩電流が印加電
圧とともに上昇する。その結果、漏洩電流がアモルファスシリコン層14内に局
在する弱点に集中する。そのために熱的無拘束状態が生じて局部過熱に至り結果
的に上側導体端子と下側導体端子との間にフィラメントを生ずる。また、このア
ンチヒューズ構造の各層を形成する各材料の熱膨張係数が異なるためにプログラ
ム後の温度降下時に応力を生ずる。時間の経過とともにこの応力が弱まり、アン
チヒューズ材料層間にずれを生ずる。
図2Aはプログラム後のアンチヒューズ20の部分的平面図を示し、この構成
においてフィラメント19がチタン層15(図1D)と多結晶シリコン層11と
をつないでいる。多結晶シリコン層11と接するアモルファスシリコン層14の
端部21を図2Aが示していることに注意されたい。上述のとおり、応力弛緩は
アモルファスシリコン層14内で生じ、その境界部では生じない。したがって、
図2Bに示すとおり、この応力弛緩により従来技術のアンチヒューズ20にせん
断が生じた場合は、フィラメント19のせん断部分19′が電流伝導用の表面積
19Aを大幅に減少させ、アンチヒューズ20のもたらす電気抵抗を不安定にす
る。
したがって、比較的低い電圧でプログラム可能であり、せん断状態に無関係に
定常的抵抗値を確実にするアンチヒューズが必要になる。発明の概要
この発明によると、アンチヒューズは第1の導体層と、この第1の導体層の上
に形成したアンチヒューズ層と、このアンチヒューズ層の上に形成した第2の導
体層とを含む。アンチヒューズ層の一部は第1の導体層および第2の導体層とほ
ぼ直角を成す。アンチヒューズ層のこの「二重角」形状がプログラム中の電界を
強める。したがって、フィラメント、すなわちプログラム中に形成される第1の
導体層と第2の導体層との間の導電経路は一貫してこの角部に沿って形成される
。
この発明はプログラムずみのアンチヒューズ構造内で通常起こる応力弛緩に起
因するせん断状態の下で利点を提供する。より詳細に述べると、この発明による
フィラメントはアンチヒューズの構造の内部でなくアンチヒューズの境界の一つ
で生ずるので、そのフィラメントは応力弛緩に起因するせん断状態にほとんど影
響を受けない。したがって、この発明によるアンチヒューズは応力弛緩状態でも
安定した抵抗値を示す。
さらに、従来技術によるアンチヒューズのプログラム用電圧が12−14ボル
トであるのに対して、この発明によるアンチヒューズのプログラム用電圧は8−
9ボルトである。したがって、降伏電圧12−14ボルトの普通のトランジスタ
をアンチヒューズのプログラム用および論理機能用の両方に使うことができる。図面の簡単な説明
図1A−1Dは慣用のアンチヒューズの形成のための一つの方法を図解してい
る。
図2Aは図1Dに示した慣用のアンチヒューズのプログラム後の部分図を示す
。
図2Bは図1Dに示した慣用のアンチヒューズのせん断発生後の部分図を示す
。
図3A−3Jはこの発明によるアンチヒューズの形成のための一つの方法を図
解している。
図4に図3Jに示したアンチヒューズのプログラム後の部分図を示す。図面の詳細な説明
図3A−3Jはこの発明によるアンチヒューズの一つの実施例の製造工程を示
す。図3Aを参照すると、厚さ約4500Å乃至7000Åの導体層101を基
板100の上に形成する。この実施例においては、導体層101は下層101A
および上層101Bの二つの層を含む。下層101Aは厚さ約3500Å乃至6
500Åのアルミニウム(Al)から成る。上層101Bは厚さ約1000Å乃
至3000Åのチタン・タングステン(TiW)から成る。形成すべきアモルフ
ァスシリコン層(図3Hに示す)へのアルミニウムの拡散を防ぐために層101
Aの上に層101Bを形成する。他の実施例では、下層101Aはアルミニウム
・シリコン(AlSi)またはアルミニウム・シリコン・銅であり、上層101
Bは窒化チタンである。さらに他の実施例では、導体層101をチタン・タング
ステン(TiW)だけで形成する。導体層101は形成すべきアンチヒューズの
下側導体端子(以下、下側導体端子101)を構成する。
この下側導体端子の形成後に二酸化シリコンなどの不純物拡散工程前の酸化物
層を約400℃で厚さ約15000Åまで堆積する。この酸化物が後続の平坦面
化工程の際に犠牲となる酸化物として作用する。より詳細に述べると、図3Aに
示すとおり、フォトレジスト層102Aを層102上に堆積する。次に、このフ
ォトレジスト層102Aと酸化物層102の厚さ約9000Å乃至11000Å
とをエッチングで除去する。
この技術分野で周知のとおり、フォトレジスト層102Aは酸化物層102の
幾分不規則的な表面の上に平坦面を形成する。フォトレジストの薄い部分のエッ
チングは厚い部分よりも速く起こる。したがって、フォトレジスト層102Aお
よび酸化物層102の一部を除去したあとには、実質的に平坦な面が酸化物層1
02上に図3Bに示すとおり得られる。
図3Cを参照すると、上記酸化物エッチングのあと、厚さ約8000Åのもう
一つの酸化物層103を酸化物層102の上に温度約400℃で厚さ9000Å
乃至10000Åまで堆積させ、下側導体端子101と形成すべき上側導体端子
との間の十分な分離を確保する。
次に、図3Dに示すようにフォトレジスト層104を堆積させパターニングす
る。それに引き続く等方性エッチングにより、図3Eに示す開口105Aを形成
する。この等方性エッチングには、通常、慣用の希釈化HF溶液を用い、これに
よって約5500Å乃至7500Åをエッチング除去する。この発明の一つの実
施例では、このHF溶液で6500Åをエッチング除去する。他の実施例では、
プラズマエッチングなど上記以外のエッチングプロセスを用い、これによって、
傾斜の始点(点140A)と終点(点140B)との間の角度140、すなわち
通常40度となる角度を形成する。この角度によって、開口105A内の形成す
べきアンチヒューズ層および上側導体層のステップカバレッジを確実に良好にす
る。
図3Fを参照すると、上記異方性エッチングにより酸化物層103および酸化
物層102の一部を除去し、下側導体端子101を露出させる。この実施例にお
いて、上記異方性エッチングはフレオン23(CHF3)および酸素(O2)の混
合物を約25℃で用いたプラズマエッチングである。この異方性エッチングによ
りバイアホール105Bを形成する。
バイアホール画定に引き続き、酸素プラズマ処理を行う。この酸素プラズマ処
理の期間中には、アンチヒューズ構造の温度は約25℃から約125℃に上昇す
る。上昇させた温度と反応性酸素プラズマとの組合せにより、図3Gに示すとお
りバイアホール105B内の下側導体端子101上に酸化物層106を形成する
。酸化物層106は通常は下側導体端子101の材料の酸化物から成る。すなわ
ち、酸化物層106は酸化チタン、酸化タングステン、またはこれら酸化チタン
および酸化タングステンの混合物である。この実施例において、酸化物層106
の厚さは35Å乃至70Åである。
次に図3Hを参照すると、アモルファスシリコン層107をバイアホール10
5Bおよびそのバイアホール105Bの近傍に堆積させる。アモルファスシリコ
ン層107はバイアホール105Bの輪郭に沿うように通常350Å乃至550
Åまで堆積する。一つの実施例ではアモルファスシリコン層107は450Åで
あり、純粋シランガス(SiH4)を温度300℃)圧力250mTorrで用いて
形成する。もう一つの実施例では、シランガスと窒素(N2)との混合物を温度
300℃で用いてアモルファスシリコン層107を形成する。その実施例におけ
るアモルファスシリコン層107の通常の窒素含量(原子数で測定)は10%乃
至20%である。
アモルファスシリコン層107のアモルファス性の改善、すなわち小結晶の粉
砕および漏洩の抑制のために、図示してないアルゴン打込みを線量1×1016at
oms/ccおよびエネルギ−30keVで行う。シリコン、酸素、砒素など上記以外
の打込みドーパントを用いることもできる。次にフォトレジスト層(図示し
てない)を堆積させ、アンチヒューズの端部107Aを画するようにパターニン
グする。異方性エッチングによりアモルファスシリコン層107の露出部を除去
し、図3Hに示した端部107Aを形成する。この異方性エッチングに引き続き
、酸素プラズマ処理をもう一度行い、アモルファスシリコン層107を図31に
示すように覆う厚さ約10−30Åの二酸化シリコン層108を形成する。最後
に慣用の方法を用いて上側導体端子131を形成する。
図3Jに示した実施例では、上側導体端子131はチタン層109、チタン・
タングステン層およびアルミニウム・シリコン・銅合金層111を含む。他の実
施例では、上側導体端子131は、チタン、窒化チタン、チタン・タングステン
の連続層、またはアルミニウム(アモルファスシリコン層107の上に形成)、
アルミニウム・シリコンおよびアルミニウム・シリコン・銅の連続層で形成する
。
図3Hに示した実施例において、上側導体端子131と下側導体端子101と
を接続する導電性フィラメント132の形成には、アンチヒューズ130にプロ
グラム用電圧7.5乃至10ボルトを通常要する。このような低いアンチヒュー
ズプログラム用電圧には標準のトランジスタで耐え得るので、アンチヒューズ構
造内のトランジスタを小型化し高密度化することができ、また特別のトランジス
タプロセス工程も必要でない。
さらに1500Åの通常の長さの従来技術によるアンチヒューズは150オー
ム程度の不都合に高い抵抗値を有する。これと対照的に、導電性フィラメント1
32の約350Å乃至550Åの短縮した長さにより、抵抗値は約50オーム程
度の著しく小さい値になる。
また、従来技術のアンチヒューズはプログラム用電流値近傍の電流ストレス値
において不安定な抵抗値を示す。この現象のより詳細な説明はIEEE IDE
M 1992年第611−614頁所載のエス.チャン(S.Chiang)ほかの論
文「フィールドプログラマブルゲートアレー用のアンチヒューズ構造比較」に記
載されているので、この論文をここに引用しその全体をこの明細書に組み入れる
。これと対照的に、この発明によるアンチヒューズは、電流ストレスの小さい場
合も1000時間以上にわたるプログラム用電流値近傍のDC電流ストレスの場
合も安定した抵抗値を示す。
上述のとおり、複合アンチヒューズ層の一部、すなわち酸化物層106、アモ
ルファスシリコン層107および酸化物層108が下側導体端子101および上
側導体端子131とほぼ直角を成す構成をこの発明は提供する。複合アンチヒュ
ーズ層のこの「二重角」形成により、プログラム期間中のこの位置における電界
を強め、フィラメント132の位置、したがってその抵抗値を予測可能にする。
さらに、この発明は、プログラムずみのアンチヒューズにおける応力弛緩に起
因するせん断状態の下での有利さをも備えている。より詳しく述べると、応力弛
緩は通常は構造内で起こり、その境界では生じない。したがって、図2Bを参照
すると、従来技術のアンチヒューズにせん断が生じた場合は、フィラメント19
のせん断部分19′が電流伝導用の表面面積19Aを大幅に減少させ、その結果
アンチヒューズ20の抵抗値を不安定にする。対照的に、本発明のアンチヒュー
ズ130の境界の一つに形成されたフィラメント132は、応力弛緩に起因する
せん断状態にもほとんど影響されない。したがって、この発明によるアンチヒュ
ーズは上述の不利な条件の下でも低い安定した抵抗値を示す。
したがって、この発明のアンチヒューズは次の利点、すなわち、アンチヒュー
ズフィラメントの位置が予測可能であること、フィラメントに及ぶせん断効果が
最小であること、プログラミング用電圧が比較的低いこと、および抵抗値が低く
安定していることなどの利点を備える。
上述のこの発明の説明は例証だけを意図するものであり限定を意図するもので
はない。上述の詳細な説明に基づき、これら以外の実施例も当業者には自明であ
ろう。添付の請求の範囲にこの発明を定義する。
【手続補正書】特許法第184条の7第1項
【提出日】1995年3月22日
【補正内容】
(頁第8−第9)
請求の範囲
1.第1の導体層と、
前記第1の導体層の上に形成され、その導体層の上面に達するバイアホール
、すなわちその導体層と垂直な輪郭を形成する下部と凹面輪郭を形成する上部と
を含むバイアホールを内部に有するフィールド酸化物層と、
前記第1の導体層の上に形成され前記バイアホールの前記下部および上部の
輪郭に沿う上側面を有するアンチヒューズ層と、
前記アンチヒューズ層の上に形成した第2の導体層と
を含むアンチヒューズ。
2.前記アンチヒューズ層がアモルファスシリコン層を含む請求項1記載のアン
チヒューズ。
3.前記アモルファスシリコン層が約350Å乃至550Åの厚さを有する請求項2記
載のアンチヒューズ。
4.前記アモルファスシリコン層が約450Åの厚さを有する請求項3記載のアン
チヒューズ。
5.前記アンチヒューズ層が前記バイアホールの底部で前記第1の導体層と前記
アモルファスシリコン層との間に形成された第1の酸化物層をさらに含む請求項
2記載のアンチヒューズ。
6.前記第1の酸化物層が前記第1の導体層から形成されている請求項5記載の
アンチピューズ。
7.前記第1の酸化物層が35Å乃至70Åの厚さを有する請求項5記載のアンチヒ
ユーズ。
8.前記第1の酸化物層が酸化チタンである請求項5記載のアンチビューズ。
9.前記第1の酸化物層が酸化タングステンである請求項5記載のアンチヒュー
ズ。
10.前記第1の酸化物層が酸化チタンおよび酸化タングステンの組合せである請
求項5記載のアンチヒューズ。
11.前記アンチヒューズ層が前記アモルファスシリコン層および前記第2の導体
層の間に形成された第2の酸化物層をさらに含む請求項5記載のアンチヒューズ
。
12.前記第2の酸化物層が二酸化シリコン層である請求項11記載のアンチヒュ
ーズ。
13.前記第2の酸化物層が10Å乃至30Åの厚さを有する請求項11記載のアンチ
ピューズ。
14.前記第2の酸化物層が前記アモルファスシリコン層を前記第2の導体層から
完全に絶縁する請求項11記載のアンチヒューズ。
15.前記第1の導体層が前記アンチヒューズの下側導体端子を形成する請求項1
記載のアンチピューズ。
16.前記第1の導体層が導電性金属を含む請求項15記載のアンチヒューズ。
17.前記導電性金属がアルミニウムを含む請求項16記載のアンチヒューズ。
18.前記導電性金属がアルミニウム・シリコン合金を含む請求項16記載のアン
チヒューズ。
19.前記導電性金属がアルミニウム・シリコン・銅合金を含む請求項16記載の
アンチヒューズ。
20.前記導電性金属がチタンを含む請求項16記載のアンチヒューズ。
21.(変更なし)
22.(同上)
23.(同上)
24.(同上)
Claims (1)
- 【特許請求の範囲】 1.第1の導体層と、 前記第1の導体層の上に形成したアンチヒューズ層と、 前記アンチヒューズ層の上に形成した第2の導体層とを含み、前記アンチヒュ ーズ層の一部が前記第1の導体層および前記第2の導体層と実質的に直角を成す アンチヒューズ。 2.前記アンチヒューズ層がアモルファスシリコン層を含む請求項1記載のアン チヒューズ。 3.前記アモルファスシリコン層が350Å乃至550Åの厚さを有する請求項 2記載のアンチヒューズ。 4.前記アモルファスシリコン層が約450Åの厚さを有する請求項3記載のア ンチヒューズ。 5.前記アンチヒューズ層が前記第1の導体層および前記アモルファスシリコン 層の間に形成した第1の酸化物層をさらに含む請求項2記載のアンチヒューズ。 6.前記第1の酸化物層が前記第1の導体層から形成される請求項5記載のアン チヒューズ。 7.前記第1の酸化物層が35Å乃至70Åの厚さを有する請求項5記載のアン チヒューズ。 8.前記第1の酸化物層が酸化チタンである請求項5記載のアンチヒューズ。 9.前記第1の酸化物層が酸化タングステンである請求項5記載のアンチヒュー ズ。 10.前記第1の酸化物層が酸化チタンおよび酸化タングステンの組合せである請 求項5記載のアンチヒューズ。 11.前記アンチヒューズ層が前記アモルファスシリコン層および前記第2の導体 層の間に形成された第2の酸化物層をさらに含む請求項5記載のアンチヒューズ 。 12.前記第2の酸化物層が二酸化シリコン層である請求項11記載のアンチヒュー ズ。 13.前記第2の酸化物層が10Å乃至30Åの厚さを有する請求項11記載のア ンチヒューズ。 14.前記第2の酸化物層が前記アモルファスシリコン層を前記第2の導体層から 完全に絶縁する請求項11記載のアンチヒューズ。 15.前記第1の導体層が前記アンチヒューズの下側導体端子を形成する請求項1 記載のアンチヒューズ。 16.前記第1の導体層が導電性金属を含む請求項15記載のアンチヒューズ。 17.前記導電性金属がアルミニウムを含む請求項16記載のアンチヒューズ。 18.前記導電性金属がアルミニウム・シリコン合金を含む請求項16記載のアン チヒューズ。 19.前記導電性金属がアルミニウム・シリコン・銅合金を含む請求項16記載の アンチヒューズ。 20.前記導電性金属がチタンを含む請求項16記載のアンチヒューズ。 21.前記導電性金属が窒化チタンを含む請求項16記載のアンチヒューズ。 22.前記導電性金属がチタン・タングステンを含む請求項16記載のアンチヒュ ーズ。 23.前記第2の導体層が前記アンチヒューズの上側導体端子を形成する請求項1 記載のアンチヒューズ。 24.基板の上に第1の導体層を形成する過程と、 前記第1の導体層の上にアンチヒューズ層を形成する過程と、 前記アンチヒューズ層の上に第2の導体層を形成し、前記アンチヒューズ層が 前記第1の導体層および前記第2の導体層の各々の間で実質的に直角を成すよう にする過程とを含むアンチヒューズ形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/132,071 | 1993-10-04 | ||
US08/132,071 US5475253A (en) | 1992-08-21 | 1993-10-04 | Antifuse structure with increased breakdown at edges |
PCT/US1994/011002 WO1995010121A1 (en) | 1993-10-04 | 1994-09-30 | Antifuse structure with increased breakdown at edges |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08504302A true JPH08504302A (ja) | 1996-05-07 |
Family
ID=22452325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7501092A Pending JPH08504302A (ja) | 1993-10-04 | 1994-09-30 | 端部の降伏電圧を高めたアンチヒューズ構造 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5475253A (ja) |
EP (1) | EP0672300A1 (ja) |
JP (1) | JPH08504302A (ja) |
WO (1) | WO1995010121A1 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541441A (en) * | 1994-10-06 | 1996-07-30 | Actel Corporation | Metal to metal antifuse |
US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
US5945840A (en) * | 1994-02-24 | 1999-08-31 | Micron Technology, Inc. | Low current redundancy anti-fuse assembly |
US5424672A (en) * | 1994-02-24 | 1995-06-13 | Micron Semiconductor, Inc. | Low current redundancy fuse assembly |
WO1996038861A1 (en) * | 1995-06-02 | 1996-12-05 | Actel Corporation | Raised tungsten plug antifuse and fabrication process |
US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
US5759876A (en) * | 1995-11-01 | 1998-06-02 | United Technologies Corporation | Method of making an antifuse structure using a metal cap layer |
US5658819A (en) * | 1995-11-01 | 1997-08-19 | United Technologies Corporation | Antifuse structure and process for manufacturing the same |
US5726484A (en) * | 1996-03-06 | 1998-03-10 | Xilinx, Inc. | Multilayer amorphous silicon antifuse |
US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
US5723358A (en) * | 1996-04-29 | 1998-03-03 | Vlsi Technology, Inc. | Method of manufacturing amorphous silicon antifuse structures |
US5786240A (en) * | 1996-06-27 | 1998-07-28 | Xilinx, Inc. | Method for over-etching to improve voltage distribution |
US5870327A (en) * | 1996-07-19 | 1999-02-09 | Xilinx, Inc. | Mixed mode RAM/ROM cell using antifuses |
JPH1056066A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electron Corp | アンチヒューズ素子およびその製造方法 |
US6069064A (en) | 1996-08-26 | 2000-05-30 | Micron Technology, Inc. | Method for forming a junctionless antifuse |
US5768179A (en) * | 1996-10-11 | 1998-06-16 | Xilinx, Inc. | Antifuse load sram cell |
US6033938A (en) * | 1996-11-15 | 2000-03-07 | Xilinx, Inc. | Antifuse with improved on-state reliability |
US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
US5811870A (en) * | 1997-05-02 | 1998-09-22 | International Business Machines Corporation | Antifuse structure |
KR19990025489A (ko) * | 1997-09-12 | 1999-04-06 | 구본준 | 안티 퓨즈 및 그 형성 방법 |
US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
US6025226A (en) * | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
US6458645B2 (en) * | 1998-02-26 | 2002-10-01 | Micron Technology, Inc. | Capacitor having tantalum oxynitride film and method for making same |
US6057589A (en) * | 1998-04-16 | 2000-05-02 | Xilinx, Inc. | Method for over-etching to improve voltage distribution |
US6096580A (en) * | 1999-09-24 | 2000-08-01 | International Business Machines Corporation | Low programming voltage anti-fuse |
US6559516B1 (en) * | 2002-01-16 | 2003-05-06 | Hewlett-Packard Development Company | Antifuse structure and method of making |
US6643159B2 (en) * | 2002-04-02 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Cubic memory array |
US6794726B2 (en) * | 2002-04-17 | 2004-09-21 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
US6967348B2 (en) * | 2002-06-20 | 2005-11-22 | Micron Technology, Inc. | Signal sharing circuit with microelectric die isolation features |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
DE60236375D1 (de) | 2002-12-20 | 2010-06-24 | Ibm | Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen |
US7528015B2 (en) * | 2005-06-28 | 2009-05-05 | Freescale Semiconductor, Inc. | Tunable antifuse element and method of manufacture |
US7453755B2 (en) * | 2005-07-01 | 2008-11-18 | Sandisk 3D Llc | Memory cell with high-K antifuse for reverse bias programming |
US20090086521A1 (en) * | 2007-09-28 | 2009-04-02 | Herner S Brad | Multiple antifuse memory cells and methods to form, program, and sense the same |
US7977766B2 (en) * | 2009-03-10 | 2011-07-12 | International Business Machines Corporation | Trench anti-fuse structures for a programmable integrated circuit |
US8866121B2 (en) | 2011-07-29 | 2014-10-21 | Sandisk 3D Llc | Current-limiting layer and a current-reducing layer in a memory device |
US8659001B2 (en) | 2011-09-01 | 2014-02-25 | Sandisk 3D Llc | Defect gradient to boost nonvolatile memory performance |
US8637413B2 (en) | 2011-12-02 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile resistive memory element with a passivated switching layer |
US8698119B2 (en) | 2012-01-19 | 2014-04-15 | Sandisk 3D Llc | Nonvolatile memory device using a tunnel oxide as a current limiter element |
US8686386B2 (en) | 2012-02-17 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory device using a varistor as a current limiter element |
US20140241031A1 (en) | 2013-02-28 | 2014-08-28 | Sandisk 3D Llc | Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same |
US9633943B2 (en) | 2015-08-14 | 2017-04-25 | International Business Machines Corporation | Method and structure for forming on-chip anti-fuse with reduced breakdown voltage |
US9755740B2 (en) | 2015-12-30 | 2017-09-05 | Surefire Llc | Receivers for optical narrowcasting |
US9917652B1 (en) | 2017-06-06 | 2018-03-13 | Surefire Llc | Adaptive communications focal plane array |
US10236986B1 (en) | 2018-01-05 | 2019-03-19 | Aron Surefire, Llc | Systems and methods for tiling free space optical transmissions |
US10250948B1 (en) | 2018-01-05 | 2019-04-02 | Aron Surefire, Llc | Social media with optical narrowcasting |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
EP0500034B1 (en) * | 1991-02-19 | 2001-06-06 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
JP3343251B2 (ja) * | 1991-04-26 | 2002-11-11 | クイックロジック・コーポレイション | プログラム可能な相互接続構造とプログラム可能な集積回路及びその製造方法 |
US5290734A (en) * | 1991-06-04 | 1994-03-01 | Vlsi Technology, Inc. | Method for making anti-fuse structures |
US5242851A (en) * | 1991-07-16 | 1993-09-07 | Samsung Semiconductor, Inc. | Programmable interconnect device and method of manufacturing same |
-
1993
- 1993-10-04 US US08/132,071 patent/US5475253A/en not_active Expired - Lifetime
-
1994
- 1994-09-30 JP JP7501092A patent/JPH08504302A/ja active Pending
- 1994-09-30 WO PCT/US1994/011002 patent/WO1995010121A1/en not_active Application Discontinuation
- 1994-09-30 EP EP94929925A patent/EP0672300A1/en not_active Withdrawn
-
1995
- 1995-05-08 US US08/436,995 patent/US5502000A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0672300A1 (en) | 1995-09-20 |
US5502000A (en) | 1996-03-26 |
WO1995010121A1 (en) | 1995-04-13 |
US5475253A (en) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08504302A (ja) | 端部の降伏電圧を高めたアンチヒューズ構造 | |
US5486707A (en) | Antifuse structure with double oxide layers | |
US6124193A (en) | Raised tungsten plug antifuse and fabrication processes | |
US5770885A (en) | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers | |
US5233217A (en) | Plug contact with antifuse | |
US5763299A (en) | Reduced leakage antifuse fabrication method | |
US5304508A (en) | Method of making electrically programmable link structures | |
US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
US5373169A (en) | Low-temperature process metal-to-metal antifuse employing silicon link | |
US5572062A (en) | Antifuse with silicon spacers | |
JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
US5440167A (en) | Antifuse with double via contact and method of manufacture therefor | |
US5447880A (en) | Method for forming an amorphous silicon programmable element | |
JP3113800B2 (ja) | 半導体装置の配線形成方法 | |
EP1384264B1 (en) | Metal-to-metal antifuse structure and fabrication method | |
WO1996025766A1 (en) | An improved antifuse with double via, spacer-defined contact and method of manufacture therefor | |
US6291352B1 (en) | Method of manufacturing a semiconductor device | |
US6713369B1 (en) | Antifuse incorporating tantalum nitride barrier layer | |
JPH06196566A (ja) | ケイ化され且つ注入された金属層を含む金属間アンティフューズ | |
KR0177405B1 (ko) | 반도체 장치의 안티퓨즈 및 그 제조방법 | |
JPH0228320A (ja) | 半導体装置の製造方法 | |
WO1993002473A1 (en) | Voltage programmable links for integrated circuits |