JPH08501150A - 集積回路装置における配線セグメントのテスト構成体及び方法 - Google Patents

集積回路装置における配線セグメントのテスト構成体及び方法

Info

Publication number
JPH08501150A
JPH08501150A JP6504628A JP50462894A JPH08501150A JP H08501150 A JPH08501150 A JP H08501150A JP 6504628 A JP6504628 A JP 6504628A JP 50462894 A JP50462894 A JP 50462894A JP H08501150 A JPH08501150 A JP H08501150A
Authority
JP
Japan
Prior art keywords
meandering
test
chain
chains
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6504628A
Other languages
English (en)
Inventor
エフ., エリック ゲッティング,
ロジャー, デイ. カーペンター,
バンセント, エル. トン,
Original Assignee
ザイリンクス, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザイリンクス, インコーポレイテッド filed Critical ザイリンクス, インコーポレイテッド
Publication of JPH08501150A publication Critical patent/JPH08501150A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 本発明によれば、テスト相期間中に、複数個のメタル配線セグメントを1個又はそれ以上の蛇行構成体へ連結させる手段が設けられており、従って、それらのメタルセグメントが連続的である場合には、一端において印加される信号は他端において検知される。1個の蛇行チェーンに接続された複数個のメタルセグメントは、単一の供給源及び目的地から連続性に関して同時的にテストさせることが可能である。好適には、2個の蛇行チェーンを互いに物理的に交互に配置した状態で設け、従って、隣接する配線セグメント間の電気的短絡が存在すると、一方の蛇行チェーンヘ印加される信号は、他方の蛇行チェーン上で検知される。

Description

【発明の詳細な説明】 集積回路装置における配線セグメントのテスト構成体及び方法発明の分野 本発明は、集積回路装置に関するものであって、製造期間中において集積回路 装置をテストする方法に関するものである。更に、詳細には、本発明は、プログ ラマブル集積回路装置における配線セグメントのテストに関するものである。発明の背景 集積回路装置が製造される場合に、適切な動作のために、集積回路装置の構成 要素、好適には全ての構成要素をテストすることが必要である。例えば、全ての トランジスタをテストせねばならない。全てのアンチヒューズは、その元の状態 において非導電性であることがテストされねばならない(プログラミング、即ち 書込は、一度だけしかおこなうことができず、且つユーザのために残されねばな らないので、アンチヒューズはプログラムした状態、即ち書き込んだ状態でテス トすることは不可能である。)。メタルラインも全てテストされねばならず、全 長にわたって連続的であるか否か及び隣接するメタルラインに短絡していないか 否かの両方についてテストされねばならない。テストを簡単なものとさせるため には、メタルラインへテストベクトルを印加させる簡単な手段を使用することが 好適である。発明の要約 本発明によれば、メタルセグメントが連続的なものである場 合に一端において印加された信号が他端で検知されるように、テスト期間中に複 数個のメタル配線セグメントを1つ又はそれ以上の蛇行構成体へ連結させる手段 が設けられている。1つの蛇行チェーンに接続された複数個のメタルセグメント は、単一の供給源及び目的地からの連続性に対して同時的にテストすることが可 能である。好適には、2つの蛇行チェーンを設け、それらを物理的に互いにイン ターディジテイテッド、即ち交互に組み合わせており、従って、隣接する配線セ グメント間での電気的短絡があると、一方の蛇行チェーンへ印加された信号は他 方の蛇行チェーン上で検知されることとなる。図面の簡単な説明 図1は本発明の第1実施例を示している。 図2は本発明の第2実施例を示している。 図3は本発明の第3実施例を示している。発明の詳細な説明 図1は、プログラマブルロジック装置における配線セグメントを表す複数個の 配線セグメントL1,L2,L3を示している。該装置の動作期間中に、これら の配線セグメントは、図1に示していない複数個の他の構成体を互いに、又は他 の配線セグメントへ接続させるために使用することが可能である。本発明によれ ば、例えばT1,T2,T3などのトランジスタが形成されており、従って、そ れらがターンオンされると、それらは該配線セグメントを連続的なチェーンに連 結させる。テスト信号TESTがトランジスタT1,T2,T3のゲートへ印加 されると、該トランジスタはターンオンされて、配線セグメントL1,L2,L 3を相互接続させる。これらの配線セグメントが適切に形成されており且つ何等 連続性を破壊するような欠陥が存在しない場合には、入力Aにおいて印加される 信号は、出力AXにおいて検知される。本装置の動作期間中、配線セグメントを 相互接続させるトランジスタT1,T2,T3はターンオフされ、従ってこれら の配線セグメントは、別途、所望により本装置の一部を相互接続させるために使 用することが可能である。テスト用のトランジスタT1,T2,T3は非常に小 型のトランジスタとすることが可能である。何故ならば、それらのトランジスタ は、連続性のテストのために担持せねばならない電流は小さなものであるに過ぎ ないからである。 好適実施例においては、図2に示した如く接続された2つの蛇行構成体が設け られている。物理的に隣接した複数個のメタルラインは交互に接続されて、二つ の異なる蛇行チェーンA及びBを構成している。交互のメタルラインを二つの異 なるチェーンに電気的に分離させることによって、本構成体は、隣接するメタル ラインの間の短絡と、各メタルラインの連続性との両方に対してテストすること が可能である。この単一又は二重蛇行相互接続方法は、複数個の導電性ラインを テストせねばならない任意の種類のアーキテクチャーをテストするために使用す ることが可能である。 図2においてTESTとして示した単一の制御信号は、メタル(金属)ライン の連続性をテストするために全てのトランジ スタを同時的にターンオンさせる。 図3は、本発明の第3実施例を示している。水平方向のラインと垂直方向のラ インの両方のラインが示されている。水平方向ライン及び垂直方向ラインをテス トするために、別個の対の蛇行チェーンを使用する。この構成の場合、水平方向 ラインと垂直方向ラインとの間の交点において発生することのある短絡を検知す ることが可能である。記号Hは、水平方向ライン、又は水平方向ラインと相互接 続するトランジスタ又はアンチヒューズを示している。同様に、記号Vは、垂直 ライン、又は垂直ラインと相互接続するトランジスタ又はアンチヒューズを示し ている。簡単化のために、全てについて記号を付してあるわけではない。 水平方向ラインと垂直方向ラインとを相互接続させるために、あるプログラマ ブル装置においてはアンチヒューズを使用する。そのような一つのアンチヒュー ズAHVを図3に示してある。アンチヒューズ相互接続を使用する実際の装置に おいては、この様なアンチヒューズは多数の交点において設けられている。この 様なアンチヒューズは、典型的に、該装置の隣接する導電層における導電性ライ ンの間に形成される。例えば、水平方向導電性ラインは主に第1メタル(金属) で形成することが可能であり、且つ垂直方向導電性ラインは主に第2メタル(金 属)で形成することが可能である。第1メタル及び第2メタルの間の単一又は複 数個の層における交点において形成されるアンチヒューズは、1個のアンチヒュ ーズと接触するライン 間に十分な電圧差を印加させることによって、プログラムさせることが可能であ る。図3に示されているような構成体は、水平方向ラインと垂直方向ラインとの 間にアンチヒューズを有する装置をテストするのに特に有用である。製造された 場合にアンチヒューズAHVが非導電性ではない場合には、そのことは、例えば 、ノードAへ5Vの特定のテスト信号を印加させ且つノードDXにおいてこの電 圧を検知することによって、検知することが可能である。アンチヒューズAHV が適切に形成されている場合には、テスト期間中にノードAとノードDXとの間 に何等電流が流れることはない。 上述した説明から、当業者にとっては多数のその他の実施例が自明となるもの である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI H03K 19/177 0836−5K 8831−4M H01L 21/82 T (72)発明者 トン, バンセント, エル. アメリカ合衆国, カリフォルニア 94555,フリモント, レイク オネイダ ストリート,33250

Claims (1)

  1. 【特許請求の範囲】 1.集積回路装置をテストするテスト構成体において、 複数個の導電性配線セグメント(L1,L2,L3)、 前記配線セグメントを少なくとも1個の蛇行チェーンヘ制御可能に接続させる 手段(T1,T2,T3,TEST)、 前記蛇行チェーンの一端へテスト信号を印加する手段(A)、 前記蛇行チェーンの他端において前記テスト信号を検知する手段(AX)、 を有するテスト構成体。 2.請求項1において、 前記少なくとも1個の蛇行チェーンが2個の蛇行チェーンを有しており、 前記蛇行チェーンの一端へテスト信号を印加する手段(A)が、前記2個の蛇 行チェーンの各々の一端へテスト信号を印加する手段(A,B)を有しており、 前記蛇行チェーンの他端において前記テスト信号を検知する手段(AX)が前 記2個の蛇行チェーンの各々の他端において前記テスト信号を検知する手段(A X,BX)を有している、テスト構成体。 3.請求項2において、 前記2個の蛇行チェーンは、主に水平方向配線セグメントから形成された2個 の水平方向蛇行チェーン、及び主に垂直方向配線セグメントから形成された2個 の垂直方向蛇行チェーンを 有しており、 前記2個の蛇行チェーンの各々の一端へ2個のテスト信号を印加する手段(A ,B)が各水平方向蛇行チェーンの一端へ2個のテスト信号を印加し且つ各垂直 方向蛇行チェーンの一端へ2個のテスト信号を印加する手段(A,B,C,D) を有しており、且つ 前記2個の蛇行チェーンの各々の他端において2個のテスト信号を検知する手 段(AX,BX)が、各水平方向蛇行チェーンの他端において2個のテスト信号 を検知し且つ各垂直方向の蛇行チェーンの他端において2個のテスト信号を検知 するための手段(AX,BX,CX,DX)を有している、 テスト構成体。 4.集積回路装置における配線セグメントのテスト方法において、 複数個の前記配線セグメントを少なくとも1個の蛇行チェーンへ接続させ、 前記蛇行チェーンの一端へテスト信号を印加し、 前記蛇行チェーンの他端において前記テスト信号を検知する、 上記各ステップを有するテスト方法。 5.請求項4において、 前記接続ステップが、一方のチェーンを形成する配線セグメントが他方のチェ ーンを形成する配線セグメントに物理的に近接しているように、前記複数個の配 線セグメントを互いに交互 の配置とさせた2個の蛇行チェーンに接続させ、 前記蛇行チェーンの一端へテスト信号を印加するステップが、前記蛇行チェー ンの各々の一端へ2個のテスト信号を印加し、且つ 前記蛇行チェーンの他端において前記テスト信号を検知するステップが、前記 蛇行チェーンの各々の他端においてテスト信号を検知する、 テスト方法。 6.集積回路装置をテストするテスト構成体において、 複数個の導電性配線セグメント(L1,L2,L3)、 前記配線セグメントを少なくとも2個の蛇行チェーンへ制御可能に接続させる 手段(T1,T2,T3,TEST)、 前記蛇行チェーンの一方の一端へテスト信号を印加する手段(A)、 前記蛇行チェーンの他方の他端において前記テスト信号を検知する手段(BX )、 を有するテスト構成体。 7.請求項6において、前記蛇行チェーンの前記一方は、第1導電層内に形成 されており、且つ前記蛇行チェーンの前記他方は第2導電層内に形成されている ことを特徴とするテスト構成体。 8.請求項7において、前記蛇行チェーンの少なくとも幾つかの交点間にアン チヒューズが形成されており、前記蛇行チェーンの前記他方の一端において前記 テスト信号を検知する 手段は前記アンチヒューズにおける短絡を検知することが可能であるテスト構成 体。 9.請求項6において、前記2個の蛇行チェーンは同一の導電層内に形成され ているテスト構成体。
JP6504628A 1992-07-23 1993-07-22 集積回路装置における配線セグメントのテスト構成体及び方法 Pending JPH08501150A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/920,339 US5561367A (en) 1992-07-23 1992-07-23 Structure and method for testing wiring segments in an integrated circuit device
US920,339 1992-07-23
PCT/US1993/006773 WO1994002860A1 (en) 1992-07-23 1993-07-22 Structure and method for testing wiring segments in an integrated circuit device

Publications (1)

Publication Number Publication Date
JPH08501150A true JPH08501150A (ja) 1996-02-06

Family

ID=25443578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6504628A Pending JPH08501150A (ja) 1992-07-23 1993-07-22 集積回路装置における配線セグメントのテスト構成体及び方法

Country Status (4)

Country Link
US (1) US5561367A (ja)
EP (1) EP0651886A1 (ja)
JP (1) JPH08501150A (ja)
WO (1) WO1994002860A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210122A (ja) * 2004-01-20 2005-08-04 Samsung Electronics Co Ltd 半導体素子のテストパターン及びこれを用いたテスト方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528600A (en) 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5949986A (en) * 1996-09-05 1999-09-07 California Institute Of Technology Chip connectivity verification program
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor
US6281696B1 (en) * 1998-08-24 2001-08-28 Xilinx, Inc. Method and test circuit for developing integrated circuit fabrication processes
US6621289B1 (en) 1998-08-24 2003-09-16 Xilinx, Inc. Method and test circuit for developing integrated circuit fabrication processes
US6509739B1 (en) * 2000-11-08 2003-01-21 Xilinx, Inc. Method for locating defects and measuring resistance in a test structure
DE102006025351B4 (de) * 2006-05-31 2013-04-04 Globalfoundries Inc. Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
DE102006051489B4 (de) 2006-10-31 2011-12-22 Advanced Micro Devices, Inc. Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US9159646B2 (en) 2012-12-13 2015-10-13 Intel Corporation Apparatus and method to monitor die edge defects
US9443775B2 (en) 2013-06-07 2016-09-13 Globalfoundries Inc. Lithography process monitoring of local interconnect continuity
US10379155B2 (en) * 2014-10-02 2019-08-13 Xilinx, Inc. In-die transistor characterization in an IC

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995215A (en) * 1974-06-26 1976-11-30 International Business Machines Corporation Test technique for semiconductor memory array
US3983479A (en) * 1975-07-23 1976-09-28 International Business Machines Corporation Electrical defect monitor structure
US4144493A (en) * 1976-06-30 1979-03-13 International Business Machines Corporation Integrated circuit test structure
US4281449A (en) * 1979-12-21 1981-08-04 Harris Corporation Method for qualifying biased burn-in integrated circuits on a wafer level
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
GB2157837B (en) * 1984-04-16 1988-05-18 Mars Inc Circuit testing apparatus
US4725773A (en) * 1986-06-27 1988-02-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cross-contact chain
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US5208530A (en) * 1986-09-19 1993-05-04 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US5083083A (en) * 1986-09-19 1992-01-21 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
US4801869A (en) * 1987-04-27 1989-01-31 International Business Machines Corporation Semiconductor defect monitor for diagnosing processing-induced defects
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing
US4918377A (en) * 1988-12-05 1990-04-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Integrated circuit reliability testing
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210122A (ja) * 2004-01-20 2005-08-04 Samsung Electronics Co Ltd 半導体素子のテストパターン及びこれを用いたテスト方法
JP4576242B2 (ja) * 2004-01-20 2010-11-04 三星電子株式会社 半導体素子のテストパターン及びこれを用いたテスト方法

Also Published As

Publication number Publication date
WO1994002860A1 (en) 1994-02-03
EP0651886A1 (en) 1995-05-10
US5561367A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
JPH08501150A (ja) 集積回路装置における配線セグメントのテスト構成体及び方法
US5495181A (en) Integrated circuit facilitating simultaneous programming of multiple antifuses
US5600265A (en) Programmable interconnect architecture
US5572476A (en) Apparatus and method for determining the resistance of antifuses in an array
US7046026B2 (en) Testing vias and contracts in integrated circuit
US4758745A (en) User programmable integrated circuit interconnect architecture and test method
US20020100010A1 (en) Field programmable printed circuit board
US6130554A (en) Programmable integrated circuit having a test circuit for testing the integrity of routing resource structures
US4910417A (en) Universal logic module comprising multiplexers
US5414364A (en) Apparatus and method for measuring programmed antifuse resistance
US5172014A (en) Programmable interconnect architecture
US20020157082A1 (en) Inter-dice wafer level signal transfer methods for integrated circuits
JPS62130588A (ja) プリント回路の結線パタ−ン構造及びその経路指示方法
EP1518248B1 (en) Shift register for sequential fuse latch operation
RU2001111894A (ru) Схемная компоновка с деактивируемой цепью сканирования
JP3506377B2 (ja) 半導体装置およびその製造方法
US5453696A (en) Embedded fuse resistance measuring circuit
US20050013187A1 (en) Method for reduced electrical fusing time
JPH0224474B2 (ja)
US7227364B1 (en) Test circuit for and method of identifying a defect in an integrated circuit
US6732309B1 (en) Method for testing faults in a programmable logic device
JPH09222458A (ja) パワートランジスタの電流監視回路の動作を試験する回路配置
JP2003518773A (ja) 高信頼性、金属プログラマブル論理回路を有する集積回路
JPS62180276A (ja) プリント配線板の検査方法とその検査装置
US7352208B2 (en) Integrated circuit having a plurality of output drivers