JPH0846977A - 画像圧縮回路 - Google Patents

画像圧縮回路

Info

Publication number
JPH0846977A
JPH0846977A JP7093230A JP9323095A JPH0846977A JP H0846977 A JPH0846977 A JP H0846977A JP 7093230 A JP7093230 A JP 7093230A JP 9323095 A JP9323095 A JP 9323095A JP H0846977 A JPH0846977 A JP H0846977A
Authority
JP
Japan
Prior art keywords
image
macroblock
memory
unit
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7093230A
Other languages
English (en)
Inventor
Martin Bolton
ボルトン マーチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0846977A publication Critical patent/JPH0846977A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】 【目的】 特にH.261およびMPEG標準に準拠す
る動画圧縮回路を開示する。 【構成】 本画像圧縮回路には、マクロブロックに離散
コサイン変換、量子化および可変長を行なうためマクロ
ブロックにより画像を読み出すこと、更に他の画像のメ
モリ予測マクロブロック内で読み出すこと、更にこれら
の予測マクロブロックを現在処理中のマクロブロックか
ら差し引くこと、を行なうため映像メモリと映像メモリ
に接続された符号化ユニットが含まれている。動き評価
ユニットは映像バスと符号化ユニットに接続され、映像
バスを通し現在処理中のマクロブロックと、更に窓の中
で予測マクロブロックをサーチするためのサーチ窓を受
ける。予測マクロブロックと現在処理中のマクロブロッ
クとの間の位置の差は符号化ユニットに対し動き評価ベ
クトルとして与えられている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテレビジョン画像のよう
な画像に対する動きのある画像の圧縮回路、より詳細に
はH.261およびMPEG標準に準拠する圧縮回路に
関する。
【0002】
【従来の技術】図1Aから図1CはH.261およびM
PEG標準に従い動きのある画像を圧縮する3つの方法
を図示している。H.261に従えば、画像は内部また
は予測タイプである。MPEG標準に従えば、画像は両
方向タイプである。
【0003】内部画像は他のあらゆる画像を参照して符
号化されない。予測画像は過去の内部または過去の予測
画像を参照して符号化されている。両方向画像は過去お
よび次の画像の両方を参照して符号化される。
【0004】図1Aは内部画像I1の圧縮を図示してい
る。画像I1は処理される前にメモリ領域M1に記憶さ
れている。画像は最初メモリ内に記憶される必要がある
が、これは画像が正方形毎に処理されるにも拘らずライ
ン毎に到着するからであり、各正方形の大きさは一般に
16×16画素である。このように、画像I1の処理を
始める前に、メモリ領域M1は少なくとも16ラインで
満たす必要がある。
【0005】16×16画素の正方形の画素はいわゆる
“マクロブロック”に配置されている。マクロブロック
には4つの8×8画素の輝度ブロックと、2つまたは4
つの8×8画素の色ブロックが含まれている。以下に記
載する方法は8×8画素のブロックについて行なう。
【0006】画像I1の各マクロブロックのブロックは
離散コサイン変換(DCT)に対する10およびその次
の量子化回路の11に加えられている。DCTにより画
素のマトリクス(ブロック)は上方左側コーナーの係数
が高い値を持つマトリクスに変換される。他の係数は上
方左側コーナーから離れるにつれ急速に小さくなる。量
子化回路は変換されたマトリクスの係数を分割すること
から基本的になり、上方左側コーナーからの距離である
多数の係数が打ち消される。
【0007】12において、量子化されたマトリクスは
ジグザグ走査(ZZ)とラン/レベル符号化(RLC)
を受ける。ジグザグ走査にはゼロ係数の連続を示す結果
があり、個々の結果の前には非ゼロ係数がある。ラン/
レベル符号化には主に一組の値を有したZZ走査からそ
れぞれの連続を置き換えることが含まれているが、一方
は連続したゼロの係数の数を表し、他方は一番目の次の
非ゼロ係数を表している。
【0008】13において、RLCからの値の組は可変
長符号化(VLC)となるが、このVLCには、H.2
61およびMPEG標準で定まる当該テーブルにより、
より頻度の多い組を短い符号に置き換え、より頻度の少
ない組を長い符号に置き換えることが含まれている。1
1で使用し1つのブロックから他のブロックに変形でき
る量子化係数は可変長符号の間、マクロブロックに対応
する圧縮データの前のヘッダに挿入される。
【0009】内部画像のマクロブロックは予測または両
方向タイプの系列画像のマクロブロックを圧縮するため
最も普通に使用されている。このように、予測または両
方向の画像の復号化は前に復号された内部画像から得ら
れる可能性がある。この前に復号された内部画像は圧縮
回路が最初受信する実際の回路には正確には対応してい
ないが、これは最初の画像が11で量子化により変更さ
れるからである。このように、予測または内部画像の圧
縮は実際の内部画像I1からよりも再構成された内部画
像I1rから行なわれ、復号化は符号化と同じ条件で行
なわれる。
【0010】再構成された内部画像I1rはメモリ領域
M2に記憶され、量子化回路11により与えられるマク
ロブロックに逆処理、すなわち16で逆DCTが続く1
5の逆量子化を行なうことにより得られる。
【0011】図1Bには予測画像P4の圧縮を図示して
いる。予測画像P4はメモリ領域M1に記憶される。前
に処理された内部画像I1rはメモリ領域M2内で再構
成される。
【0012】予測画像P4のマクロブロックの処理は再
構成画像I1rのいわゆる予測ブロックから行なわれ
る。画像P4の各マクロブロック(参照マクロブロッ
ク)は、17で動き評価が行なわれる(一般に、動き評
価は参照マクロブロックの4つの輝度ブロックのみと共
に行なわれる)。この動き評価には参照マクロブロック
に最も近い、すなわち最も近似されるマクロブロックを
画像I1rの窓内でサーチすることが含まれている。窓
内で見つけられた一番近いマクロブロックは予測マクロ
ブロックである。その位置は動きを評価することにより
与えられる動きベクトルVにより決定される。予測マク
ロブロックは18で現在の参照マクロブロックから差し
引かれる。その結果生ずる差のマクロブロックは図1A
に関連し記載した処理が行なわれる。
【0013】内部画像のように、予測画像には他の予測
画像と両方向画像を圧縮することが行なわれる。これを
行なうため、予測画像P4はメモリ領域M3内で、15
の逆量子化、19の逆DCT、更に18で差し引かれた
予測マクロブロックの19での加算により再構成され
る。
【0014】動き評価17が与えるベクトルVは、現在
処理中のマクロブロックの可変長符号化が与えるデータ
の前にあるヘッダ内に挿入されている。
【0015】図1Cは両方向画像B2の圧縮を図示して
いる。両方向画像はMPEG標準のみで与えられてい
る。両方向画像の処理が予測画像の処理と異なるのは、
動き評価17が2つの予測マクロブロックを、メモリ領
域M2、M3内で予め再構成された2つの画像I1r、
P4r内に見つけることである。画像I1rとP4rは
一般に、それぞれ現在処理中の両方向の前の画像と、両
方向画像の次の画像に対応している。
【0016】20において、得られた2つの予測マクロ
ブロックの平均値が計算され、18で現在処理中のマク
ロブロックから差し引かれる。
【0017】両方向画像は他の画像を圧縮するのに使用
されないので再構成されない。
【0018】動き評価17により両方向画像の参照マク
ロブロックを基準にして画像I1r、P4r内で2つの
予測マクロブロックの位置を示す2つのベクトルV1、
V2が与えられる。ベクトルV1、V2は現在処理中の
マクロブロックの可変長符号化が与えるデータの前にあ
るヘッダに挿入される。
【0019】予測画像において、各参照マクロブロック
に対し予測マクロブロックを見つける試みがなされてい
る。しかし、幾つかの場合、見つけられる予測マクロブ
ロックを使用することは、動かない予測マクロブロック
(動きがゼロのベクトル)を使用することにより得られ
る圧縮率より小さな圧縮率が得られ、すなわち参照マク
ロブロックの簡単な内部処理より更に小さくなる。この
ように、これらの場合がいずれかであるかにより、参照
マクロブロックはベクトルが見つけられている予測処理
か、ベクトルがゼロの予測処理か、内部処理かのいずれ
かを取る。
【0020】両方向画像の場合、各参照マクロブロック
に対し2つの予測マクロブロックを見つける試みがなさ
れている。2つの予測マクロブロックのそれぞれに対
し、最良の圧縮率を与える処理が、前述の予測画像を基
準にしたように決定される。結果がいずれかであるかに
より、参照マクロブロックはベクトルが2つの両方向処
理か、ベクトルが1つのみの予測処理か、内部処理かの
いずれかを取る。
【0021】このように、予測画像および両方向画像は
異なるタイプのマクロブロックを含む場合がある。マク
ロブロックのタイプも可変長符号化の間ヘッダに挿入さ
れたデータである。
【0022】MPEG標準によれば、動きベクトルによ
り画素の半分の精度が定められる。整数でないベクトル
で予測マクロブロックをサーチするため、このベクトル
の整数部分により決定される一番目の予測マクロブロッ
クが取り出され、次にこのマクロブロックにはいわゆる
“半画素フィルタ”が行なわれるが、この半画素フィル
タにはベクトルの2つの成分の整数または整数でない値
により、マクロブロックと、1つの画素により下および
/または右にシフトされた同じマクロブロックとを平均
することが含まれている。H.261標準によれば、予
測マクロブロックにはローパスフィルタが加えられてい
る。これを行なうため、情報にはフィルタが加えられて
いるかいないかを示すベクトルがある。
【0023】連続したタイプ(内部、予測、両方向)は
所定の方法、すなわち画像のグループ(GOP)として
画像に割り当てられている。GOPは一般に内部画像で
始まる。GOP内では、例えば、Iが内部画像で、Bが
両方向画像で、Pが予測画像の時IBBPBBPBB…
の形である二番目の画像から始まり幾つかの連続した両
方向画像を含み予測画像が続く周期的な連続を有してい
るのが普通である。各両方向画像Bの処理は前の内部ま
たは予測画像のマクロブロックからおよび次の予測画像
のマクロブロックから行なわれる。
【0024】前述のようにGOPを処理するのに必要な
メモリ領域Mの数は3にGOP内の連続した両方向の画
像の最大数を加えた数に等しい。前述の例では、5個の
メモリ領域Mが必要である。
【0025】図2には画像I1 B2 B3 P4 B
5 B6 P7…を含むGOPのM1からM5の5個の
メモリ領域の使用を例示している。圧縮処理は実線の矢
印で表し、動き評価の処理は点線の矢印で図示してい
る。
【0026】最初に、内部画像I1はメモリ領域M1に
記憶される。内部画像I1はメモリ領域M2で再構成さ
れ(I1r)、圧縮された形(I1c)で出力される。
【0027】次の両方向画像B2は画像I1に重ねメモ
リ領域M1に書き込まれる。画像B2が処理されない
が、これは処理が未だ到着しない画像P4のマクロブロ
ックを利用しているからである。
【0028】両方向画像B3はメモリ領域M3に書き込
まれる。画像B2と同じく、画像B3は未だ処理されな
い。
【0029】予測画像P4はメモリ領域M4に書き込ま
れる。画像P4は再構成された領域M2の内部画像I1
rを使用して処理される。画像P4は圧縮された形(P
4c)で出力され領域M5内で再構成される(P4
r)。
【0030】両方向画像B5は画像P4に重ねてメモリ
領域M4内に書き込まれる。領域M1に記憶された両方
向画像B2は再構成された画像I1rとP4rを使用し
て処理され、圧縮された形(B2c)で出力される。
【0031】両方向画像B6は両方向画像B2に重ねて
領域M1内に書き込まれる。領域M3内の両方向画像B
3は再構成された画像I1rとP4rを使用して処理さ
れ、圧縮された形(B3c)で出力される。
【0032】予測画像P7は画像B3に重ねて領域M3
に書き込まれる。画像P7は再構成された画像P4rを
使用して領域M5で処理される。画像P7は圧縮された
形で出力され、画像I1rに重ね領域M2内に再構成さ
れる(P7r)。
【0033】
【発明が解決しようとする課題】本発明の目的は、H.
261およびMPEG標準の種々の使用に容易に適合で
きるアーキテクチャを有する画像圧縮回路を提示するこ
とである。
【0034】
【課題を解決するための手段】この目的および本発明の
他の目的を達成するため、本発明の1つの実施態様によ
り、映像メモリのセルが映像バスを通し系列的にアクセ
ス可能で、更にメモリバスを通しランダムにアクセス可
能であり、所定数の画像を記憶できる映像メモリと;入
力において受信された画像をメモリ内で記憶するため
と、マクロブロックに離散コサイン変換と量子化と可変
長符号化を行なうため前記マクロブロックにより画像を
読み出すことと、他の画像の予測マクロブロックをメモ
リ内で読み出し更にこれらの予測マクロブロックを現在
処理中のマクロブロックから差し引くため、メモリバス
を通し映像メモリに接続された符号化ユニットと;符号
化ユニットにより現在処理中のマクロブロックと、他の
画像内でこのマクロブロックを囲んでいる窓を映像バス
を通して受け、現在処理中のマクロブロックに一番近い
可能性のある予測マクロブロックを窓内でサーチするた
め映像バスと符号化ユニットに接続が可能で、予測マク
ロブロックと現在処理中のマクロブロックの間の位置の
差がメモリ内で予測マクロブロックの位置を示すため符
号化ユニットに対し動き評価ベクトルとして与えられて
いる動き評価ユニットと;を含む画像圧縮回路が提示さ
れている。
【0035】本発明の他の実施態様によれば、符号化ユ
ニットが画像同期信号を受け、同期信号で示される画像
の各到着において符号化ユニットが割り込むマイクロプ
ロセッサに接続されており、このマイクロプロセッサ
は、現在受信中の画像と、現在処理中の画像と、予測マ
クロブロックがサーチしている画像とがあるメモリ領域
を示し、更に新しい画像を符号化する開始を示すデータ
を符号化ユニットに与えることにより各割り込みに対応
してプログラムされている。
【0036】本発明の更に他の実施態様によれば、マイ
クロプロセッサが、処理を行なう画像のタイプを符号化
ユニットに与えることにより符号化ユニットの割り込み
に対応してプログラムされている。
【0037】本発明の更に他の実施態様によれば、現在
処理中のマクロブロックが予測マクロブロックを差し引
くことにより処理する必要があるか、更には動きベクト
ルを使用する必要があるかを示す決定を、動き評価ユニ
ットが符号化ユニットに与えている。
【0038】本発明の更に他の実施態様によれば、動き
評価ユニットがマイクロプロセッサに接続され現在のマ
クロブロックを処理する方法の決定が動き評価ユニット
により符号化ユニットに与えられている条件を確立する
基準を受けている。
【0039】
【実施例】本発明の実施例を示す図3の回路には、動き
評価ユニット32から命令を受ける符号化ユニット30
が含まれている。映像メモリ34はメモリバスMBUS
を通り符号化ユニット30に、更に映像バスVBUSを
通り動き評価ユニット32に接続されている。
【0040】映像メモリはダイナミックメモリで、この
メモリのセルはバスMBUSによりランダムにアクセス
可能で、バスVBUSにより系列的にアクセス可能であ
る。従来のダイナミックメモリのように、映像メモリの
セルは、いわゆるページに分かれている。バスMBUS
を通しセルのアクセスするため、このセルを含むページ
が最初に選択され、次にセル自身が選択される。映像メ
モリがバスVBUSを通しアクセスされる時、スタート
アドレスが選択される;このアドレスでスタートするセ
ルのページの長さはバスVBUSにより系列的に読み出
されるようにされている。
【0041】符号化ユニット30は2つのバスVBUS
とMBUSを通しメモリ34に対するアクセスを管理し
ており、更に動き評価17を除けば図1Aから図1Cに
関連し記載した動作を行なう。符号化ユニット30はバ
スVinを通し圧縮するためにデータと、画像同期信号
SYNC、特に新しい画像のそれぞれの到着を示す垂直
同期信号を受ける。ユニット30により、直列ラインV
outを通し圧縮された画像が与えられる。
【0042】動き評価ユニット32は、メモリ34から
符号化ユニット30が処理した各マクロブロックと、参
照マクロブロックと、当該サーチ窓を受けている。動き
評価が終わると、動き評価ユニット32は符号化ユニッ
ト30に命令を与える。各命令には参照マクロブロック
を符号化するため使用される1以上の予測マクロブロッ
クをメモリ34に取り出す1以上の動きベクトルが含ま
れている。H.261標準に適合するため、ベクトルに
はローパスフィルタが当該予測マクロブロックに加えら
れているかを示す情報が与えられている。
【0043】符号化ユニット30には参照マクロブロッ
クが内部で処理されているか、および動きベクトルが使
用されているかを示す処理決定の情報が与えられてい
る。これを行なうため、動き評価ユニット32は動きベ
クトルを使用した予測処理の中で、ベクトルの無い予測
処理と内部処理の両方をチェックし、処理に最良の圧縮
率が与えられていることを決定する。このチェックから
得られる決定は、命令として符号化ユニット30に与え
られる。
【0044】更に、画像圧縮回路はマイクロプロセッサ
36を含むシステムに使用することができる。マイクロ
プロセッサ36はハードディスクすなわちフロッピーデ
ィスク上で現在圧縮中の画像を記憶するため例えば画像
圧縮回路に接続されている。本発明の1つの側面によれ
ば、マイクロプロセッサ36は図2に関連し記載したメ
モリ領域を管理するように、以下に記載する画像圧縮の
幾つかのタスクを実施する。これを行なうため、符号化
ユニット30はマイクロプロセッサ36のバスPBUS
に接続されている。
【0045】図3の構造はH.261およびMPEG標
準に従い多くの異なった使用に容易に適合することがで
きる。符号化ユニット30は必要があれば、予測マクロ
ブロックの位置を示すベクトルで、マクロブロックの圧
縮に対するH.261およびMPEG標準の全ての要求
を満たすため与えられている。このように、1つの実施
態様において、符号化ユニット30の構造は固定されて
いる。反対に、動きユニット30と映像メモリ34の大
きさは所要の圧縮の特性と処理された画像の大きさの関
数として変化する。
【0046】幾つかの場合、圧縮されたデータの流れが
高く圧縮の特性が低い場合、動き評価ユニットは取り除
かれる。従って全ての画像は内部すなわちゼロベクトル
で予測され、更に映像メモリ34は簡単なダイナミック
メモリと置き換えることができる。内部タイプすなわち
ベクトルがゼロの予測タイプを選択する可能性は符号化
ユニット30を少し設定することによりマイクロプロセ
ッサにより決定することができる。
【0047】図に示すように他の実施態様では、動き評
価ユニット32にはSGS−トムソン マイクロエレク
トロニクス社(Thomson Microelect
ronics)により製造された回路STi3220の
ような動き評価プロセッサ32−2、および動き評価プ
ロセッサ32−1と符号化ユニット30の間のインター
フェイスとして使用される動き評価コントローラ32−
2が含まれている。回路STi3220の応用的な注釈
には動き評価コントローラ32−2が製造されている1
つの方法が記載されている。
【0048】都合が良いことに、動き評価コントローラ
32−2には前述の決定(すなわち、ベクトルが使用さ
れているか、マクロブロックが内部であるか…の決定)
を行なうため動き評価プロセッサ32−1により与えら
れる結果を処理する計算ユニットが含まれている。この
ようなユニットが行なう動作は簡単であり、当業者は比
較器、加算器、乗算器により理解できる。使用者が選択
するパラメータを使用して、これらの決定を行なう動作
の例示はMPEG映像シミュレーション(SM3)のモ
デル3に記載されている。既に示したように、動き評価
コントローラ32−2はバスPBUSに接続されてお
り、これによりマイクロプロセッサはパラメータを動き
評価コントローラのレジスタに周期的にまたは電源がオ
ンの時、書き込む。
【0049】テレビジョン画像および高精細テレビジョ
ン画像を処理するため、STi3220タイプの幾つか
の動き評価プロセッサは並列に使用することができる。
前述の応用的な注釈により適応型動き評価コントローラ
の設計の仕方が説明されている。
【0050】前述の全ての場合、符号化ユニット30は
同じである。動き評価ユニット32により動きベクトル
および参照マクロブロックの処理決定が与えられる。
【0051】図2により観測される図4は、例示の画像
グループI1 B2 B3 P4B5 B6 P7…を
処理する間の図3の圧縮回路の動作を図示している。図
4はバスVin,MBUS,およびVBUSの上のアク
ティブを示している。バスVinの上のアクティブは連
続した到来画像に対応し、バスMBUSの上のアクティ
ブは符号化ユニット30により処理される連続した画像
に対応し、更にVBUSの上のアクティブは参照マクロ
ブロックおよびサーチ窓をメモリ34から動き評価ユニ
ット32へ転送することに対応している。
【0052】符号化ユニット30が受ける垂直同期パル
スにより決定される時間tb は、バスVinで受けた各
画像の開始を示している。時間tc は符号化ユニット3
0による画像の処理の開始を示しており、時間tceはこ
れらの処理の終わりを示している。時間tm は各画像の
一番目のマクロブロックの動き評価の開始を示してお
り、時間tmeは各画像の最後のマクロブロックの動き評
価の終わりを示している。これらの時間のそれぞれには
当該画像の到着番号を示すインデックスが付いている。
【0053】各時間tb で、マイクロプロセッサ36は
符号化ユニット30により割り込みが行なわれる。マイ
クロプロセッサは符号化パラメータを符号化ユニット3
0のレジスタに転送することによりこの割り込みに対応
するようにプログラムされている。
【0054】これらのパラメータには処理される画像の
タイプ(内部、予測、両方向)と、現在受信中の画像を
記憶するメモリ領域Mと、符号化される画像と、再構成
された画像と、更に予測マクロブロックがサーチされる
1以上の画像とが含まれている。このように、この例で
は、マイクロプロセッサ36のタスクはより詳細には画
像のグループのタイプ(IBBPBBPBB…)を決定
するためと、メモリ領域の割り当てを制御するためであ
る。ソフトウエアにより容易に行なわれるこれらのタス
クにより符号化ユニット30の構造が簡単になり、更に
圧縮回路の汎用性が増加する。
【0055】更に、マイクロプロセッサにより量子化お
よび逆量子化(これは符号化ユニット30により行なわ
れる)に使用される(特にMPEG標準用の)量子化テ
ーブルがパラメータとして与えられる。
【0056】マイクロプロセッサにこれらのパラメータ
が与えられると、符号化回路がイネーブルにされ、更に
必要があれば、新しい画像の符号化が可能な限り早く開
始できることを示すためこれらのユニットのビットをそ
れぞれセットすることにより動き評価ユニット32がイ
ネーブルにされる。
【0057】時間tb1において、内部画像I1は到着し
始める。マイクロプロセッサが与えるパラメータは画像
I1が領域M1内に記憶される内部画像であることと、
この画像が符号化される画像であることを示している。
この画像が内部画像であるので、動き評価ユニットは使
用されず(動き評価ユニットはこの例のこの時間では未
だマイクロプロセッサによりイネーブルにされない)、
従って符号化は領域M1がマクロブロックの高さに相当
するラインの数を含むと直ぐに開始する。
【0058】時間tc1において、領域M1は十分なライ
ンを含む;画像I1の符号化が開始する。同時に画像I
1は領域M2で再構成される(図2を参照)。
【0059】時間tce1 において、画像I1の符号化が
終了する。時間tce1 は次の画像B2の到着の始まりを
示す時間tb2の後に発生する可能性が大きい。
【0060】時間tb2において、マイクロプロセッサは
符号化ユニット30に対し画像B2が画像I1と同じ領
域M1に記憶されることを示している(この例の場合、
これは画像I1の処理の終わりの前である)。これが行
なわれるのは画像B2の一番目のマクロブロックが既に
処理された画像I1のマクロブロックに重ね書き込まれ
るからである。
【0061】画像の符号化の期間は画像の到着に対し変
化するが、平均の符号化期間は通常画像の到着期間以下
にする必要がある。
【0062】両方向画像B2は次の予測画像P4が受信
されない限り未だ符号化されない。それ故、マイクロプ
ロセッサは時間tb2で符号化される画像のメモリ領域を
示すためのあらゆるパラメータを与えない。バスMBU
S上で時間tce1 からのアクティブのみが入力画像(B
2,B3)のメモリ内に転送される。
【0063】時間tb4において、予測画像P4は両方向
画像B3が受信された後到着を始める。マイクロプロセ
ッサは、符号化ユニット30に与えられるパラメータの
中で、画像P4が予測されることと、画像が符号化され
る画像であることと、予測マクロブロックが領域M2内
に取り出されること(画像I1r)を示している。次
に、マイクロプロセッサは符号化ユニット30と動き評
価ユニット32をイネーブルにする。動き評価ユニット
32は、バスVBUSを通し画像P4の参照マクロブロ
ックと画像I1rの当該サーチ窓を受けるため、符号化
ユニット30にリクエストを送出する。符号化ユニット
30は、メモリが参照マクロブロックを転送できるのに
十分な画像P4のラインを含むまで待機する。
【0064】時間tm4において、メモリは画像P4のラ
インを十分含む。符号化ユニット30はバスVBUSを
通し動き評価ユニット32に画像P4の一番目のマクロ
ブロックと画像I1rの当該サーチ窓を送出する。
【0065】時間tc4において、動き評価ユニット32
は画像I1r内に予測マクロブロックを見つけ、更に当
該動きベクトルを符号化ユニット30に与える。次に、
符号化ユニットはバスMBUSを通し予測マクロブロッ
クを読み出すためベクトルを使用し画像P4の一番目の
マクロブロックを処理し始める(予測マクロブロックの
アドレスはベクトルの成分から計算される)。
【0066】更に、動き評価ユニット32は、符号化ユ
ニット30に与えられる命令として、参照マクロブロッ
クが所定のベクトルで予測マクロブロックとして処理さ
れるか、ベクトルがゼロの予測マクロブロックとして処
理されるか、または内部マクロブロックとして処理され
るかを示す前述の決定を与える。
【0067】画像P4の全てのマクロブロックは動き評
価が終了する時間tme4 まで、更に画像P4の符号化が
終了する時間tce4 まで、このように処理される。
【0068】時間tb5において、両方向B5の受信が開
始する。マイクロプロセッサは、符号化ユニット30に
画像B5が両方向であることと、このユニットが未だ符
号化されている画像P4の領域に対応する領域M4に記
憶されていることと、符号化される画像が画像B2であ
ることを示している。
【0069】動き評価は時間tme4 で、時間tb5の後で
終了し、更に画像P4の符号化は時間tce4 の後直ぐ終
了する。動き評価の期間は画像の到着期間に対し変化す
るが、その平均値は通常この到着期間以下である。
【0070】時間tm2において、画像P4の符号化が終
了する時間tce4 と同時に、画像B2の一番目のマクロ
ブロックの動き評価が開始する。動き評価は前の画像P
4の符号化が終了した直後に開始するが、これは必要な
全ての画像(B2,I1r,P4r)がメモリ内でまと
まって利用できるからである。動き評価ユニット32は
バスVBUSを通し画像B2の一番目の参照マクロブロ
ックと、画像I1rと画像P4rの2つの当該サーチ窓
を受ける。
【0071】時間tc2において、動き評価ユニットは予
測マクロブロックを2つの窓のそれぞれの中で受け更に
2つの当該動きベクトルを符号化ユニット30に与え
る。同時に、符号化ユニット30は画像B2の一番目の
マクロブロックを処理する。動き評価ユニット32は符
号化ユニット30に対し、2つの予測マクロブロックの
それぞれとして、与えられたベクトルまたはゼロベクト
ルが使用される必要があること、あるいは参照マクロブ
ロックが内部マクロブロックとして処理される必要があ
ること、を圧縮率を最良にする条件により示している。
【0072】画像B2の全てのマクロブロックは動き評
価が終了する時間tme2 まで、更に画像B2の符号化が
終了する時間tce2 までこのように処理される。
【0073】時間tb6において、これは通常時間tme2
の前に発生するが、両方向画像B6の到着が始まり、更
にB6は画像B2が記憶された領域M1に記憶される。
マイクロプロセッサは符号化ユニット30に両方向画像
B3が符号化される画像であることを示している。両方
向画像B3は基本的に両方向画像B2と同じ方法で処理
される;動き評価は時間tce2 と同時の時間tm3で開始
し、符号化は時間tce 2 の直後の時間tc3で開始する。
【0074】図5は本発明による符号化ユニット30の
実施態様を示している。符号化ユニットには映像メモリ
34に対するアクセスを制御するメモリコントローラ5
0が含まれている。実際には、このメモリコントローラ
50はマルチタスクプロセッサである場合があり、それ
ぞれのタスクは映像メモリ34と圧縮回路のエレメント
との間のデータ転送から成る。より詳細には、メモリコ
ントローラ50はメモリと、符号器30の種々の内部エ
レメントとの間のデータの転送を制御している。これら
の内部エレメントは先入れ/先出し(FIFO)バッフ
ァを通しバスMBUSに接続されている。
【0075】FIFO52はバスVinを通し圧縮する
画像のデータを受け、バスMBUS上にこのデータを与
えている。FIFOメモリ53はバスMBUSを通し現
在符号中の画像の連続マクロブロックを受けている。F
IFO54はバスMBUSを通し予測マクロブロックを
受けている。FIFO55はバスMBUSの上に再構成
されたマクロブロックを与えている。FIFO56はバ
スMBUSの上に圧縮データを与えている。最後に、F
IFO57はバスMBUSを通し圧縮データを受けライ
ンVoutに直列に与えている。
【0076】メモリコントローラ50が実行するタスク
は、大部分がFIFO52、55および56に記憶され
たデータをメモリ34の当該領域に転送し、更にメモリ
34の領域に対応するデータをFIFO53、54およ
び57に転送することから成る。FIFO52、55お
よび56のそれぞれはリクエストの内容が所定の値、例
えば容量の半分より大きいと直ぐにリクエストをメモリ
コントローラ50に出す。FIFO53、54および5
7のそれぞれはリクエストの内容が所定の値、例えば容
量の半分より小さいと直ぐにリクエストをメモリコント
ローラ50に出す。前述のように、動き評価ユニット3
2は参照マクロブロックと当該サーチ窓を受けることを
必要とする時リクエストRQを出す。このリクエストは
メモリコントローラ50に与えられているが、このメモ
リコントローラはバスVBUSを通りメモリ34から動
き評価ユニット32にデータを転送することを管理して
いる。
【0077】これらのリクエストは全て、バスVinを
通しデータの連続した流れを行なうことと、ラインVo
utの上にビットの連続した流れを与えるため、異なる
優先レベルが割り当てられている。
【0078】引算器59は符号化するためマクロブロッ
クをFIFO53を受け、更に引算するためフィルタ6
1を通しFIFO54から予測マクロブロックを受けて
いる。引算器59の出力はDCT回路63と量子化回路
64により処理される。量子化回路64の出力はジグザ
グ走査およびRLC回路65と、VLC回路66と、詰
込み回路67により処理されている。詰込み回路67に
より圧縮データが与えられる。
【0079】VLC回路はコードバスの上に符号を与え
ている。これらの符号は可変長(例えば、1から16ビ
ット)なので、VLC回路も各符号の長さをレングスバ
スの上に与えている。詰込み回路67の役割はコードバ
スの未使用のビットを飛び越すことにより連続符号を連
結することである。
【0080】前述のように、VLC回路はヘッダに挿入
される情報を受ける。この情報も可変長符号を取る。
【0081】圧縮されたマクロブロックのそれぞれの前
にはヘッダがあり、このヘッダには特にマクロブロック
のタイプ(ゼロまたはゼロでないベクトルを使用した、
内部、予測または両方向)、動きベクトル、量子化係数
および予測マクロブロックにフィルタが加えられている
かを示す指示が含まれている(H.261標準)。
【0082】圧縮画像の前には画像のタイプを含むヘッ
ダがある。
【0083】それぞれの画像スライス用として、情報が
失われた場合復号器を元の状態に戻すため一番目のマク
ロブロックのスライスに対する座標式を含むヘッダがあ
る。
【0084】他のヘッダ、すなわち圧縮画像のグループ
の前のヘッダ、および圧縮画像の系列の前のヘッダも使
用される場合がある。グループヘッダには、例えばIB
BPBBP…のようなグループの画像の継続のタイプ
と、グループ内の内部画像の頻度が含まれている。系列
ヘッダには内部または非内部画像および画像の大きさに
使用される量子化テーブルが含まれている。
【0085】マクロブロックおよび画像スライスヘッダ
を構成する情報は圧縮回路の内部に発生され、可変長の
符号をこの情報に与えるVLC回路66に与えている。
【0086】本発明の1つの側面によれば、画像ヘッダ
のグループおよび系列ヘッダはマイクロプロセッサによ
り決定され符号化され、更にバスPBUSを通しVLC
回路66に与えられる。ヘッダを発生するタスクを分割
することによりシステムの柔軟性が増加するが、これは
画像ヘッダ、画像ヘッダのグループ、および系列ヘッダ
内の情報が標準が変更されるように変更されるからであ
る。このように、重要な変更が発生すると、圧縮回路を
変更することなくマイクロプロセッサのプログラムのみ
を変更する必要がある。
【0087】この実施態様において、メモリ64の領域
はバッファとして使用され、ラインVoutの上でビッ
トが連続して流れる。これを行なうため、詰込み回路6
7の出力はFIFO56を通しバスMBUSに接続さ
れ、FIFO57を通しラインVoutに与える前に、
処理を待っている圧縮データをメモリ34に記憶する。
【0088】参照マクロブロックを再構成するため、量
子化回路64の出力は逆量子化回路69および逆DCT
回路70により処理される。加算器72は回路70の出
力と遅延回路74を通したフィルタ61の出力を受け
る。遅延回路74は回路63、64、69、70により
処理されるデータの遅延に対応した遅延を発生する。加
算器72の出力はFIFO55を通しバスMBUSの上
に与えられる再構成されたマクロブロックに対応してい
る。
【0089】回路59から回路74のグループはいわゆ
る“パイプライン”回路を構成している。
【0090】符号化ユニットの制御回路76はマイクロ
プロセッサバスPBUSに接続されている。制御回路7
6には前述のレジスタ76−1があり、このレジスタに
よりマイクロプロセッサは符号化回路に符号化に必要な
種々の画像のメモリ領域のような種々のパラメータを与
える。レジスタ76−1には更に符号化ユニットをイネ
ーブルにするビットが含まれており、このビットにより
マイクロプロセッサは画像の符号化を初期化する。制御
回路76は画像同期信号SYNCを受け、圧縮される画
像を受ける度にマイクロプロセッサに割り込みリクエス
トIRQを発生する。制御回路76も動き評価ユニット
32により与えられ、参照マクロブロックのタイプと、
当該動きベクトルと、更にH.261の場合ベクトルに
より決定される予測マクロブロックがフィルタに加えら
れるかを示すビットとを与える命令を受ける。このビッ
トによりフィルタ61がイネーブルまたはデセーブルに
される。
【0091】符号化に必要な種々の画像の位置(レジス
タ76−1に含まれている)は動きベクトルと同じくメ
モリコントローラ50に与えられているが、このメモリ
コントローラはメモリ34とFIFOメモリの間で転送
されるデータのアドレスを計算している。
【0092】量子化回路64と逆量子化回路69はバス
PBUSに接続されMPEG標準に従いマイクロプロセ
ッサから量子化テーブルを受けている。更に、回路64
と69の量子化係数はビットレイト制御回路78により
決定されるが、この回路の役割は得られた圧縮レイトと
平均所要圧縮レイトの間の差の関数として量子化係数を
調整することである。この差は各マクロブロックに対し
VLC回路66により与えられるビット数を計算する詰
込み回路67により与えられている。
【0093】量子化係数を調整する方法には圧縮された
マクロブロックのビット数を平均ビット数と比較するこ
とと、差を減少させるため、または平均がゼロの差を得
るため次のマクロブロックに対し量子化係数を変更する
ことが含まれている。
【0094】本発明によるアーキテクチャに特に容易に
与えられるより精密な方法には2つのパスで各画像の符
号化を行なうことが含まれている。この符号化は例え
ば、制御回路76の専用のビットを設定するマイクロプ
ロセッサにより選択される。
【0095】この例では、画像を符号化する1番目のパ
スの間、マクロブロックは再構成されず、詰込み回路6
7によりあらゆる圧縮データは与えられないが圧縮マク
ロブロックのビット数は計算され、更にこれらの数がマ
イクロプロセッサに与えられる。次にマイクロプロセッ
サはこの数を使用し個々のマクロブロックまたはグルー
プのマクロブロックに関連のある量子化修正係数を決定
する。概略的に、量子化係数は圧縮マクロブロックが多
いビット数を有する時増加し、圧縮マクロブロックが少
ないビット数を有する時減少する。この方法によりほぼ
一定の特性が与えられ更にほぼ一定の圧縮比が与えられ
る。これらの2つの結果には、画像が複雑になればなる
ほど、見える程度の劣化を特性に生ずることなしにより
多く数が定められるので両立性がある。
【0096】二番目のパスの間、量子化係数には個々の
マクロブロックでまたは各グループのマクロブロックで
当該修正係数が掛けられるが、この係数はマイクロプロ
セッサによりビットレイト制御回路78に与えられてい
る。
【0097】点線のバスで示すように、FIFO52は
バスPBUSからデータを受け、更にFIFO57はデ
ータをバスPBUSに与える。これによりマイクロプロ
セッサは圧縮される画像を与え、更に圧縮画像を受け
る。
【0098】本発明の少なくとも1つの実施態様を記載
したが、種々の変更、修正および改善が当業者に容易に
発生するであろう。このような変更、修正および改善は
本発明の内容および範囲である。従って、前述の記載は
一例であり、これにより制限されない。
【図面の簡単な説明】
【図1A】H.261およびMPEGに基づく内部画像
の圧縮のプロセス
【図1B】H.261およびMPEGに基づく予測画像
の圧縮のプロセス
【図1C】H.261およびMPEGに基づく両方向画
像の圧縮のプロセス
【図2】画像の系列の間の圧縮の間のメモリ領域の管理
【図3】本発明による画像圧縮回路のアーキテクチャ
【図4】図3の画像圧縮回路の動作
【図5】図3の画像圧縮回路の符号化ユニットの実施態
【符号の説明】
10 離散コサイン変換 11 量子化回路 12 ジグザグ走査およびラン/レベル符号化回路 13 可変長符号化回路 15 逆量子化回路 16 逆DCT 17 動き評価回路 18 引算器 19 加算器 20 平均値の計算および引算 30 符号化ユニット 32 動き評価ユニット 32−1 動き評価プロセッサ 32−2 動き評価コントローラ 34 メモリ 36 マイクロプロセッサ 52、53、54、55、56、57 FIFO 59 引算器 61 フィルタ 63 DCT回路 64 量子化回路 65 RLC回路 66 VLC回路 67 詰込み回路 69 逆量子化回路 70 逆DCT回路 72 加算器 74 遅延回路 76 制御回路 78 ビットレイト制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 映像メモリのセルが映像バス(VBU
    S)を通し系列的にアクセス可能で、更にメモリバス
    (MBUS)を通しランダムにアクセス可能であり、所
    定数の画像を記憶できる映像メモリ(34)と、 入力(Vin)において受信された画像をメモリ内で記
    憶するためと、マクロブロックに離散コサイン変換(D
    CT)と量子化(Q)と可変長符号化(VLC)を行な
    うため前記マクロブロックにより画像を読み出すこと
    と、他の画像の予測マクロブロックをメモリ内で読み出
    し更に前記予測マクロブロックを現在処理中のマクロブ
    ロックから差し引くため、メモリバスを通し映像メモリ
    に接続された符号化ユニット(30)と、 符号化ユニットにより現在処理中のマクロブロックと、
    他の画像内で前記マクロブロックを囲んでいる窓を映像
    バスを通して受け、現在処理中のマクロブロックに一番
    近い可能性のある予測マクロブロックを窓内でサーチす
    るため映像バスと符号化ユニットに接続が可能で、予測
    マクロブロックと現在処理中のマクロブロックの間の位
    置の差がメモリ内で予測マクロブロックの位置を示すた
    め符号化ユニットに対し動き評価ベクトル(V)として
    与えられている動き評価(32)ユニットと、を含む画
    像圧縮回路。
  2. 【請求項2】 符号化ユニット(30)が画像同期信号
    (SYNC)を受け、同期信号で示される画像の各到着
    において符号化ユニットが割り込むマイクロプロセッサ
    (36)に接続されており、このマイクロプロセッサ
    は、現在受信中の画像と、現在処理中の画像と、予測マ
    クロブロックがサーチしている画像とがあるメモリ領域
    (34)を示し、更に新しい画像を符号化する開始を示
    すデータを符号化ユニットに与えることにより各割り込
    みに対応してプログラムされている請求項1の画像圧縮
    回路。
  3. 【請求項3】 マイクロプロセッサ(36)が、処理を
    行なう画像のタイプを符号化ユニット(30)に与える
    ことにより前記符号化ユニットの割り込みに対応してプ
    ログラムされている請求項2の画像圧縮回路。
  4. 【請求項4】 現在処理中のマクロブロックが予測マク
    ロブロックを差し引くことにより処理する必要がある
    か、更には動きベクトルを使用する必要があるかを示す
    決定を、動き評価ユニット(32)が符号化ユニット
    (30)に与える請求項1の画像圧縮回路。
  5. 【請求項5】 動き評価ユニット(32)がマイクロプ
    ロセッサ(36)に接続され前記決定が動き評価ユニッ
    トにより符号化ユニットに与えられている条件を確立す
    る基準を受ける請求項4の画像圧縮回路。
JP7093230A 1994-03-30 1995-03-28 画像圧縮回路 Pending JPH0846977A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9404144A FR2718315B1 (fr) 1994-03-30 1994-03-30 Circuit de compression d'image.
FR9404144 1994-03-30

Publications (1)

Publication Number Publication Date
JPH0846977A true JPH0846977A (ja) 1996-02-16

Family

ID=9461875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7093230A Pending JPH0846977A (ja) 1994-03-30 1995-03-28 画像圧縮回路

Country Status (5)

Country Link
US (1) US5768433A (ja)
EP (1) EP0675654B1 (ja)
JP (1) JPH0846977A (ja)
DE (1) DE69533849D1 (ja)
FR (1) FR2718315B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970025184A (ko) * 1995-10-26 1997-05-30 김광호 예측매크로블럭 변환을 이용한 동화상 복호기
US5986709A (en) * 1996-11-18 1999-11-16 Samsung Electronics Co., Ltd. Adaptive lossy IDCT for multitasking environment
SG65064A1 (en) * 1997-04-09 1999-05-25 Matsushita Electric Ind Co Ltd Image predictive decoding method image predictive decoding apparatus image predictive coding method image predictive coding apparatus and data storage media
AU717480B2 (en) * 1998-08-01 2000-03-30 Korea Advanced Institute Of Science And Technology Loop-filtering method for image data and apparatus therefor
US6931063B2 (en) * 2001-03-26 2005-08-16 Sharp Laboratories Of America, Inc. Method and apparatus for controlling loop filtering or post filtering in block based motion compensationed video coding
EP1347650A1 (en) * 2002-03-18 2003-09-24 STMicroelectronics Limited Compression circuitry for generating an encoded bitstream from a plurality of video frames
CN101179720B (zh) * 2007-11-16 2010-09-01 海信集团有限公司 一种视频解码方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05111012A (ja) * 1991-10-17 1993-04-30 Toshiba Corp 動画像符号化装置
JPH0678289A (ja) * 1991-07-30 1994-03-18 Sony Corp 画像信号の高能率符号化、復号化装置及び記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782747B2 (ja) * 1990-05-07 1995-09-06 インターナショナル・ビジネス・マシーンズ・コーポレイション ランダムアクセスポートおよびシリアルアクセスポートを有するメモリアレイ
JP2514111B2 (ja) * 1990-12-28 1996-07-10 日本ビクター株式会社 フレ―ム間符号化出力デ―タ量制御方式及び画像符号化出力デ―タ量制御方法
US5122875A (en) * 1991-02-27 1992-06-16 General Electric Company An HDTV compression system
JP2924430B2 (ja) * 1991-04-12 1999-07-26 三菱電機株式会社 動き補償予測符号化装置及び動き補償予測復号装置
US5185819A (en) * 1991-04-29 1993-02-09 General Electric Company Video signal compression apparatus for independently compressing odd and even fields
US5227878A (en) * 1991-11-15 1993-07-13 At&T Bell Laboratories Adaptive coding and decoding of frames and fields of video

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678289A (ja) * 1991-07-30 1994-03-18 Sony Corp 画像信号の高能率符号化、復号化装置及び記録媒体
JPH05111012A (ja) * 1991-10-17 1993-04-30 Toshiba Corp 動画像符号化装置

Also Published As

Publication number Publication date
US5768433A (en) 1998-06-16
EP0675654A1 (fr) 1995-10-04
FR2718315B1 (fr) 1996-06-21
EP0675654B1 (fr) 2004-12-15
FR2718315A1 (fr) 1995-10-06
DE69533849D1 (de) 2005-01-20

Similar Documents

Publication Publication Date Title
KR101227667B1 (ko) 오버랩 평활화 및 인-루프 디블록킹의 구분적 프로세싱
US7508981B2 (en) Dual layer bus architecture for system-on-a-chip
US7792385B2 (en) Scratch pad for storing intermediate loop filter data
JP2891772B2 (ja) イメージフレームのランダムスキャンニングを用いるディジタルイメージコーディング法
US20060133504A1 (en) Deblocking filters for performing horizontal and vertical filtering of video data simultaneously and methods of operating the same
KR101158345B1 (ko) 디블록킹 필터링을 수행하는 방법 및 시스템
US6757330B1 (en) Efficient implementation of half-pixel motion prediction
KR20010089526A (ko) 화상 경계에 걸친 화소값들의 차이를 감소시키기 위한화상 처리회로 및 방법
US6614942B1 (en) Constant bitrate algorithm for block based image compression
WO2006074043A2 (en) Method and apparatus for providing motion estimation with weight prediction
JPH0846977A (ja) 画像圧縮回路
US6097843A (en) Compression encoding apparatus, encoding method, decoding apparatus, and decoding method
US20220337837A1 (en) Architecture for rate estimation in video coding
JP3173257B2 (ja) 符号化方法と符号化装置
JPH089385A (ja) 動画像符号化装置
US20200404259A1 (en) Early intra coding decision (pph)
US7801935B2 (en) System (s), method (s), and apparatus for converting unsigned fixed length codes (decoded from exponential golomb codes) to signed fixed length codes
US7095785B2 (en) Determination of prediction direction in MPEG-4
JP3896814B2 (ja) 動画像復号化方法、動画像復号化装置および動画像復号化処理プログラム
JP3861317B2 (ja) 可変長復号装置
JP4100067B2 (ja) 画像情報変換方法及び画像情報変換装置
JPS63268387A (ja) 直交変換ベクトル、スカラ−混合量子化方式
JP2000513914A (ja) ディジタル画像を符号化および復号化する方法および装置
KR100672376B1 (ko) 움직임 보상 방법
JPH06233277A (ja) 画像符号化装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001107