JPH0845980A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0845980A JPH0845980A JP6197385A JP19738594A JPH0845980A JP H0845980 A JPH0845980 A JP H0845980A JP 6197385 A JP6197385 A JP 6197385A JP 19738594 A JP19738594 A JP 19738594A JP H0845980 A JPH0845980 A JP H0845980A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- base portion
- substrate
- surface side
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 異物の圧着や端子面の汚染の発生等を無くす
ことができ、後工程での作業をスムースに運ばせ、生産
性を向上させることができる半導体製造装置を提供す
る。 【構成】 表面側に半導体素子５１が搭載され裏面側に
端子５５が設けられる基板５２が、その裏面側を当接位
置決めさせて載置されるベース部１を有した半導体製造
装置であって、ベース部１に端子５５を逃がして非接触
状態にするための凹部５を設けた。
ことができ、後工程での作業をスムースに運ばせ、生産
性を向上させることができる半導体製造装置を提供す
る。 【構成】 表面側に半導体素子５１が搭載され裏面側に
端子５５が設けられる基板５２が、その裏面側を当接位
置決めさせて載置されるベース部１を有した半導体製造
装置であって、ベース部１に端子５５を逃がして非接触
状態にするための凹部５を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型の半導体の
製造装置に関するものである。
製造装置に関するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等に用い
られる半導体装置では、各種機能が付加される傾向にあ
り、これに伴って入出力ピンの数も増大し、ピンの総数
も２００〜３００ピンのものもある。このようにピンの
数が増大すると、従来、この分野で用いられて来た半導
体装置のパッケージングの一種であるＱＦＰ（「Quad F
lat Package 」の略）タイプのものでは、ピン数の増加
に比例して外形も大きくなる問題点があった。このた
め、ピン間のピッチ幅を小さくして外形が大きくなるの
を抑える等の対策が採られてきているが、このピン間の
ピッチにおける微細化に伴い、半田付け実装時に、ピン
の変形による不導通の発生あるいは短絡等による不具合
が多く発生してきている。
られる半導体装置では、各種機能が付加される傾向にあ
り、これに伴って入出力ピンの数も増大し、ピンの総数
も２００〜３００ピンのものもある。このようにピンの
数が増大すると、従来、この分野で用いられて来た半導
体装置のパッケージングの一種であるＱＦＰ（「Quad F
lat Package 」の略）タイプのものでは、ピン数の増加
に比例して外形も大きくなる問題点があった。このた
め、ピン間のピッチ幅を小さくして外形が大きくなるの
を抑える等の対策が採られてきているが、このピン間の
ピッチにおける微細化に伴い、半田付け実装時に、ピン
の変形による不導通の発生あるいは短絡等による不具合
が多く発生してきている。
【０００３】そこで、今日では、ピン数の増加、すなわ
ち多ピン化に伴う対策として、図８に示すようなＢＧＡ
（「Ball Grid Array 」の略）タイプのものが提案され
ている。すなわち、図８において、符号５１は半導体素
子、５２はガラスエポキシ樹脂等からなる基板、５３は
ワイヤー、５４は封止樹脂、５５は端子、５６はスルー
ホール、５７はバンプである。
ち多ピン化に伴う対策として、図８に示すようなＢＧＡ
（「Ball Grid Array 」の略）タイプのものが提案され
ている。すなわち、図８において、符号５１は半導体素
子、５２はガラスエポキシ樹脂等からなる基板、５３は
ワイヤー、５４は封止樹脂、５５は端子、５６はスルー
ホール、５７はバンプである。
【０００４】このうち、半導体素子５１は、基板５２の
所定の位置に接着剤等の手段を用いて固定された後、基
板５２の表面に形成されている図示せぬパターンにワイ
ヤー５３により配線接続され、この後から封止樹脂５４
にて封止されている。一方、基板５２の裏面側には、表
面側の上記パターンと同様な手段により端子５５が形成
されていて、スルーホール５６を介して表面側のパター
ンと電気的導通が図られている。
所定の位置に接着剤等の手段を用いて固定された後、基
板５２の表面に形成されている図示せぬパターンにワイ
ヤー５３により配線接続され、この後から封止樹脂５４
にて封止されている。一方、基板５２の裏面側には、表
面側の上記パターンと同様な手段により端子５５が形成
されていて、スルーホール５６を介して表面側のパター
ンと電気的導通が図られている。
【０００５】また、半導体素子５１の封止樹脂５４によ
る封止成形が行われた後からは、端子５５に半田等のバ
ンプ５７がマトリックス状に形成されると完成する。そ
して、この半導体装置の構造では、バンプ５７が上記Ｑ
ＦＰタイプの半導体装置でのピンとなり、このバンプ５
７がプリント配線基板５２への半田実装に用いられる。
る封止成形が行われた後からは、端子５５に半田等のバ
ンプ５７がマトリックス状に形成されると完成する。そ
して、この半導体装置の構造では、バンプ５７が上記Ｑ
ＦＰタイプの半導体装置でのピンとなり、このバンプ５
７がプリント配線基板５２への半田実装に用いられる。
【０００６】すなわち、ＱＦＰタイプのものでは、ピン
が実際の半導体装置の側面より略等間隔で突出する形に
配置されていたのに対して、ＢＧＡタイプのものではス
ペース的に有利な装置の裏面にマトリックス状にピン
（バンプ）を配置できるので、同じピン数の下ではＱＦ
Ｐタイプのものに比べてＢＧＡタイプのものの方が装置
の形状を小さくすることが可能になる。また、ピンの間
隔は、ＱＦＰタイプのものに比べてＢＧＡタイプのもの
の方が拡大されるため、半田付け実装時に、ピンの変形
による不導通の発生や短絡等による不具合が発生するこ
ともない。
が実際の半導体装置の側面より略等間隔で突出する形に
配置されていたのに対して、ＢＧＡタイプのものではス
ペース的に有利な装置の裏面にマトリックス状にピン
（バンプ）を配置できるので、同じピン数の下ではＱＦ
Ｐタイプのものに比べてＢＧＡタイプのものの方が装置
の形状を小さくすることが可能になる。また、ピンの間
隔は、ＱＦＰタイプのものに比べてＢＧＡタイプのもの
の方が拡大されるため、半田付け実装時に、ピンの変形
による不導通の発生や短絡等による不具合が発生するこ
ともない。
【０００７】
【発明が解決しようとする課題】しかしながら、上記構
成のＢＧＡタイプの半導体装置では、その製造過程にお
いて、次に述べるような不具合が生じる可能性があっ
た。これを図９及び図１０を用いてさらに説明すると、
図９は図８に示した完成された半導体装置が作られる途
中の状態を示す概略側面図で、図１０は半導体製造装置
における要部構成を示す側面図である。
成のＢＧＡタイプの半導体装置では、その製造過程にお
いて、次に述べるような不具合が生じる可能性があっ
た。これを図９及び図１０を用いてさらに説明すると、
図９は図８に示した完成された半導体装置が作られる途
中の状態を示す概略側面図で、図１０は半導体製造装置
における要部構成を示す側面図である。
【０００８】まず、図９において、半導体素子５１は、
端子５５を裏面に有した基板５２の表面側の所定の位置
に、接着剤等の手段を用いて固定される。
端子５５を裏面に有した基板５２の表面側の所定の位置
に、接着剤等の手段を用いて固定される。
【０００９】次いで、図１０に示すように、基板５２の
表面に形成された図示せぬパターンと半導体素子５１と
の間の電気導通を図るためのワイヤー５３を配線接続の
ための半導体製造装置、すなわちワイヤーボンダーのベ
ース部６１上にセットされる。このワイヤーボンダーで
は、内部に吸着孔を有する円錐状のツール６２を有し、
このツール６２より繰り出されるワイヤー５３の先端を
符号５３ａで示すように電気放電（スパーク）により球
状に丸め、まずツール６２を超音波振動させながら半導
体素子５１の表面に圧着させ、次いでワイヤー５３を繰
り出しながら円弧状に移動させて基板５２の表面に形成
された上記パターンに再び超音波振動により圧着させ
て、配線接続する方法が取られている。なお、この際、
基板５２はツール６２の超音波振動の妨げとならないよ
うにクランパー６３によりベース部６１に強固に押し付
けられる。ところで、このとき基板５２の裏面に形成さ
れている端子５５に、図１１に図１０のＡ部拡大図とし
て示すように、例えば基板５２を作る時に付着したガラ
スエポキシ繊維クズ等の異物７０が付着していたような
場合、この異物７０が端子５５に圧着されて強固に付着
し、後工程でのバンプ５７の形成に不具合が生じると言
う問題点があった。また、端子５５が基板５２に直接触
れるので、汚染されたりすると言う問題点もあった。
表面に形成された図示せぬパターンと半導体素子５１と
の間の電気導通を図るためのワイヤー５３を配線接続の
ための半導体製造装置、すなわちワイヤーボンダーのベ
ース部６１上にセットされる。このワイヤーボンダーで
は、内部に吸着孔を有する円錐状のツール６２を有し、
このツール６２より繰り出されるワイヤー５３の先端を
符号５３ａで示すように電気放電（スパーク）により球
状に丸め、まずツール６２を超音波振動させながら半導
体素子５１の表面に圧着させ、次いでワイヤー５３を繰
り出しながら円弧状に移動させて基板５２の表面に形成
された上記パターンに再び超音波振動により圧着させ
て、配線接続する方法が取られている。なお、この際、
基板５２はツール６２の超音波振動の妨げとならないよ
うにクランパー６３によりベース部６１に強固に押し付
けられる。ところで、このとき基板５２の裏面に形成さ
れている端子５５に、図１１に図１０のＡ部拡大図とし
て示すように、例えば基板５２を作る時に付着したガラ
スエポキシ繊維クズ等の異物７０が付着していたような
場合、この異物７０が端子５５に圧着されて強固に付着
し、後工程でのバンプ５７の形成に不具合が生じると言
う問題点があった。また、端子５５が基板５２に直接触
れるので、汚染されたりすると言う問題点もあった。
【００１０】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は異物の圧着や端子面の汚染の発生
等を無くすことができ、後工程での作業をスムースに運
ばせ、生産性を向上させることができるようにした半導
体製造装置を提供することにある。
のであり、その目的は異物の圧着や端子面の汚染の発生
等を無くすことができ、後工程での作業をスムースに運
ばせ、生産性を向上させることができるようにした半導
体製造装置を提供することにある。
【００１１】
【課題を解決するための手段】この目的は、本発明にあ
っては、表面側に半導体素子が搭載され裏面側に端子が
設けられる基板が、その裏面側を当接位置決めさせて載
置されるベース部を有した半導体製造装置において、前
記ベース部側に前記端子を逃がして非接触状態にするた
めの手段を設けた構成とすることによって達成される。
っては、表面側に半導体素子が搭載され裏面側に端子が
設けられる基板が、その裏面側を当接位置決めさせて載
置されるベース部を有した半導体製造装置において、前
記ベース部側に前記端子を逃がして非接触状態にするた
めの手段を設けた構成とすることによって達成される。
【００１２】
【作用】この構成によれば、基板の裏面側がベース部側
に押し付けられても、端子と対応する部分には端子を逃
がして接触しないようにしている部分が設けられている
ので、例えば端子に異物が付着されたままの状態で基板
に押し付けられて位置決めされたとしても、異物が端子
に付着してしまうようなことがなく、後から簡単に取り
除くことができる。また、端子がベース部側に接触しな
いので汚れるようなことも無くなる。したがって、後工
程で異物の付着や汚れを取り除く作業を行うことなく、
直ぐに作業に入ることができる。
に押し付けられても、端子と対応する部分には端子を逃
がして接触しないようにしている部分が設けられている
ので、例えば端子に異物が付着されたままの状態で基板
に押し付けられて位置決めされたとしても、異物が端子
に付着してしまうようなことがなく、後から簡単に取り
除くことができる。また、端子がベース部側に接触しな
いので汚れるようなことも無くなる。したがって、後工
程で異物の付着や汚れを取り除く作業を行うことなく、
直ぐに作業に入ることができる。
【００１３】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図１及び図２は本発明の第１の実施例
を示すもので、図１はＢＧＡタイプの半導体装置を製造
するための半導体製造装置の要部を示す概略側面図、図
９は上記半導体装置の製造途中の状態を示す図である。
なお、本実施例において製造する半導体装置は図８に示
した半導体装置と同じものを作る場合を一例としてお
り、また図１において図８及び図９と同一符号を付して
いるものは図８及び図９に対応しているものである。
詳細に説明する。図１及び図２は本発明の第１の実施例
を示すもので、図１はＢＧＡタイプの半導体装置を製造
するための半導体製造装置の要部を示す概略側面図、図
９は上記半導体装置の製造途中の状態を示す図である。
なお、本実施例において製造する半導体装置は図８に示
した半導体装置と同じものを作る場合を一例としてお
り、また図１において図８及び図９と同一符号を付して
いるものは図８及び図９に対応しているものである。
【００１４】そして、図１における半導体製造装置は、
ベース部１と、クランパー２と、ワイヤー５３を繰り出
すためのツール４とで構成されている。また、ツール４
は内部にワイヤー５３が通される図示せぬ吸着孔が設け
られているとともに、ワイヤー５３が繰り出される先端
は円錐状に形成されている。さらに、ベース部１の表面
には、半導体装置側の端子５５とそれぞれ対応した部分
に凹部５が形成されている。
ベース部１と、クランパー２と、ワイヤー５３を繰り出
すためのツール４とで構成されている。また、ツール４
は内部にワイヤー５３が通される図示せぬ吸着孔が設け
られているとともに、ワイヤー５３が繰り出される先端
は円錐状に形成されている。さらに、ベース部１の表面
には、半導体装置側の端子５５とそれぞれ対応した部分
に凹部５が形成されている。
【００１５】そして、この半導体製造装置を用いて半導
体装置を製造する場合には、従来の方法と同様に、まず
図８に示すように、裏面に端子５５を有したガラスエポ
キシ樹脂等でなる基板５２の表面側の所定の位置に接着
剤等の手段を用いて半導体素子５１が固定される。
体装置を製造する場合には、従来の方法と同様に、まず
図８に示すように、裏面に端子５５を有したガラスエポ
キシ樹脂等でなる基板５２の表面側の所定の位置に接着
剤等の手段を用いて半導体素子５１が固定される。
【００１６】次いで、基板５２の表面に形成された図示
せぬパターンと半導体素子５１との間の電気導通を図る
ためのワイヤー５３を配線接続するのに、上記半導体素
子５１が固定された基板５２が上記半導体装置側におけ
るベース部１の表面の所定の位置に載置される。この場
合、ベース部１側において、各端子５５と対応する位置
にはそれぞれ凹部５が設けられているので、端子５５は
この凹部５により逃がされてベース部１と接触されず、
基板５２の裏面だけがベース部１の表面に接触されるこ
とになる。また、この後からクランパー２がベース部１
の表面側から基板５２の上に押し付けられ、これにより
基板５２がベース部１に確実に圧着された状態となる。
せぬパターンと半導体素子５１との間の電気導通を図る
ためのワイヤー５３を配線接続するのに、上記半導体素
子５１が固定された基板５２が上記半導体装置側におけ
るベース部１の表面の所定の位置に載置される。この場
合、ベース部１側において、各端子５５と対応する位置
にはそれぞれ凹部５が設けられているので、端子５５は
この凹部５により逃がされてベース部１と接触されず、
基板５２の裏面だけがベース部１の表面に接触されるこ
とになる。また、この後からクランパー２がベース部１
の表面側から基板５２の上に押し付けられ、これにより
基板５２がベース部１に確実に圧着された状態となる。
【００１７】そして、このベース部１上では、ツール４
より繰り出されるワイヤー５３の先端を電気放電（スパ
ーク）により球状に丸めた後、まずツール４を超音波振
動させながら半導体素子５１の表面に圧着させ、次いで
ワイヤー５３を繰り出しながら円弧状に移動させて基板
５２の表面に形成されたパターンに再び超音波振動によ
り圧着させて、配線接続する。すると、ここでの配線接
続が完了する。
より繰り出されるワイヤー５３の先端を電気放電（スパ
ーク）により球状に丸めた後、まずツール４を超音波振
動させながら半導体素子５１の表面に圧着させ、次いで
ワイヤー５３を繰り出しながら円弧状に移動させて基板
５２の表面に形成されたパターンに再び超音波振動によ
り圧着させて、配線接続する。すると、ここでの配線接
続が完了する。
【００１８】ここで配線が完了したものは、次の工程に
搬送されて基板５２上の半導体素子５１を封止樹脂５４
により封止されるとともに、端子５５に半田等のバンプ
５７が形成される。すると、図８に示したような半導体
装置が完成する。
搬送されて基板５２上の半導体素子５１を封止樹脂５４
により封止されるとともに、端子５５に半田等のバンプ
５７が形成される。すると、図８に示したような半導体
装置が完成する。
【００１９】したがって、この第１の実施例の構造で
は、ベース部１側において、端子５５と対応する位置に
凹部５を設けているので、基板５２がベース部１上にク
ランパー２により押し付けられても、端子５５はベース
部１と接触されない。このように、端子５５とベース部
１とが接触しないことにより端子５５の表面が汚れた
り、あるいは図２に図１のＢ部拡大図として示すよう
に、例え端子５５に異物７０が付着されていても、この
異物７０が端子５５に圧着されて強固に付着すると言う
ようなことはなく、この端子５５に付着している異物７
０は簡単に取り除くことができる。また、端子がベース
部側に接触しないので汚れるようなことも無くなる。よ
って、後工程で異物の付着や汚れを取り除く作業を行う
ことなく、直ぐに作業に入ることができるので、次工程
でのバンプ形成作業等の妨げになるようなことはなくな
り生産性が向上する。
は、ベース部１側において、端子５５と対応する位置に
凹部５を設けているので、基板５２がベース部１上にク
ランパー２により押し付けられても、端子５５はベース
部１と接触されない。このように、端子５５とベース部
１とが接触しないことにより端子５５の表面が汚れた
り、あるいは図２に図１のＢ部拡大図として示すよう
に、例え端子５５に異物７０が付着されていても、この
異物７０が端子５５に圧着されて強固に付着すると言う
ようなことはなく、この端子５５に付着している異物７
０は簡単に取り除くことができる。また、端子がベース
部側に接触しないので汚れるようなことも無くなる。よ
って、後工程で異物の付着や汚れを取り除く作業を行う
ことなく、直ぐに作業に入ることができるので、次工程
でのバンプ形成作業等の妨げになるようなことはなくな
り生産性が向上する。
【００２０】図３乃至図５は本発明の第２の実施例を示
すもので、図３は図８に示した半導体装置を製造するた
めの半導体製造装置の要部を示す概略縦断側面図、図４
はその斜視図、図５はその分解斜視図である。なお、図
３乃至図５において図１及び図２と同一符号を付したも
のは図１及び図２と同一のものを示している。
すもので、図３は図８に示した半導体装置を製造するた
めの半導体製造装置の要部を示す概略縦断側面図、図４
はその斜視図、図５はその分解斜視図である。なお、図
３乃至図５において図１及び図２と同一符号を付したも
のは図１及び図２と同一のものを示している。
【００２１】図３乃至図５において、半導体製造装置
は、バキュームブロックとして形成されたベース部２１
と、クランパー２と、ワイヤー５３を繰り出すためのツ
ール４とで構成されている。
は、バキュームブロックとして形成されたベース部２１
と、クランパー２と、ワイヤー５３を繰り出すためのツ
ール４とで構成されている。
【００２２】ベース部２１は、図６にも単品で示してい
るように、内部が空洞で、また半導体装置側の端子５５
とそれぞれ対応する表面の位置に、内部へ通じる吸着孔
２５が各々形成されている。さらに、ベース部２１の空
洞内は図示せぬ真空ポンプに同じく図示せぬバルブを介
して接続されており、ベース部２１上に配置される半導
体装置側の基板５２を真空吸着できる構造になってい
る。
るように、内部が空洞で、また半導体装置側の端子５５
とそれぞれ対応する表面の位置に、内部へ通じる吸着孔
２５が各々形成されている。さらに、ベース部２１の空
洞内は図示せぬ真空ポンプに同じく図示せぬバルブを介
して接続されており、ベース部２１上に配置される半導
体装置側の基板５２を真空吸着できる構造になってい
る。
【００２３】そして、この半導体製造装置を用いて半導
体装置を製造する場合には、まず図９に示すように、裏
面に端子５５を有したガラスエポキシ樹脂等でなる基板
５２の表面側の所定の位置に接着剤等の手段を用いて半
導体素子５１が固定される。次いで、図３及び図４に示
すように、基板５２を半導体装置側におけるベース部２
１の表面の所定の位置に載置する。この場合、ベース部
２１側において、端子５５と対応する位置には吸着孔２
５が設けられているので、端子５５は吸着孔２５で逃が
されてベース部２１とは接触されず、基板５２の裏面だ
けがベース部２１の表面に接触されることになる。
体装置を製造する場合には、まず図９に示すように、裏
面に端子５５を有したガラスエポキシ樹脂等でなる基板
５２の表面側の所定の位置に接着剤等の手段を用いて半
導体素子５１が固定される。次いで、図３及び図４に示
すように、基板５２を半導体装置側におけるベース部２
１の表面の所定の位置に載置する。この場合、ベース部
２１側において、端子５５と対応する位置には吸着孔２
５が設けられているので、端子５５は吸着孔２５で逃が
されてベース部２１とは接触されず、基板５２の裏面だ
けがベース部２１の表面に接触されることになる。
【００２４】また、この後から図３に示しているよう
に、クランパー２がベース部２１の表面側に押し付けら
れるとともに、真空ポンプに通じるバルブが解放されて
各吸着孔２５を通して真空吸着が行われ、押圧と負圧吸
着とにより基板５２がベース部２１に確実に圧着された
状態となる。
に、クランパー２がベース部２１の表面側に押し付けら
れるとともに、真空ポンプに通じるバルブが解放されて
各吸着孔２５を通して真空吸着が行われ、押圧と負圧吸
着とにより基板５２がベース部２１に確実に圧着された
状態となる。
【００２５】次いで、このベース部２１上では、ツール
４より繰り出されるワイヤー５３の先端を電気放電（ス
パーク）により球状に丸めた後、まずツール４を超音波
振動させながら半導体素子５１の表面に圧着させ、次い
でワイヤー５３を繰り出しながら円弧状に移動させて基
板５２の表面に形成された上記パターンに再び超音波振
動により圧着させ、配線接続する。すると、ここでの配
線接続が完了する。
４より繰り出されるワイヤー５３の先端を電気放電（ス
パーク）により球状に丸めた後、まずツール４を超音波
振動させながら半導体素子５１の表面に圧着させ、次い
でワイヤー５３を繰り出しながら円弧状に移動させて基
板５２の表面に形成された上記パターンに再び超音波振
動により圧着させ、配線接続する。すると、ここでの配
線接続が完了する。
【００２６】ここで配線が完了したものは、次の工程に
搬送されて基板５２上の半導体素子５１を封止樹脂５４
で封止されるとともに、端子５５に半田等のバンプ５７
が形成されて完成する。
搬送されて基板５２上の半導体素子５１を封止樹脂５４
で封止されるとともに、端子５５に半田等のバンプ５７
が形成されて完成する。
【００２７】したがって、この第２の実施例の構造で
は、ベース部２１側において、端子５５と対応する位置
にバキューム用の吸着孔２５が設けられているので、基
板５２がベース部２１上にクランパー２による押圧と真
空吸着による負圧吸着により押し付けられても、端子５
５はベース部２１と接触されない。このように、端子５
５とベース部２１とが接触しないことにより端子５５の
表面が汚れたり、あるいは例え端子５５に異物７０が付
着されていても、この異物７０が端子５５に圧着されて
強固に付着すると言うようなことはなく、端子５５に付
着している異物７０を後から簡単に取り除くことができ
る。また、端子５５がベース部２１側に接触しないので
汚れるようなことも無くなる。よって、後工程で異物の
付着や汚れを取り除く作業を行うことなく、直ぐに作業
に入ることができるので、次工程でのバンプ形成作業等
の妨げになるようなことはなくなり生産性が向上する。
また、この第２の実施例の構造では、半導体装置の端子
の配列等に応じて位置及び数等のことなる吸着孔２５を
有したベース部２１が用意されるものである。図７は、
半導体装置の端子５５の配列等に応じて吸着孔２５の位
置及び数等を異ならせて示す半導体装置とベース部２１
の一変形例を示したものである。
は、ベース部２１側において、端子５５と対応する位置
にバキューム用の吸着孔２５が設けられているので、基
板５２がベース部２１上にクランパー２による押圧と真
空吸着による負圧吸着により押し付けられても、端子５
５はベース部２１と接触されない。このように、端子５
５とベース部２１とが接触しないことにより端子５５の
表面が汚れたり、あるいは例え端子５５に異物７０が付
着されていても、この異物７０が端子５５に圧着されて
強固に付着すると言うようなことはなく、端子５５に付
着している異物７０を後から簡単に取り除くことができ
る。また、端子５５がベース部２１側に接触しないので
汚れるようなことも無くなる。よって、後工程で異物の
付着や汚れを取り除く作業を行うことなく、直ぐに作業
に入ることができるので、次工程でのバンプ形成作業等
の妨げになるようなことはなくなり生産性が向上する。
また、この第２の実施例の構造では、半導体装置の端子
の配列等に応じて位置及び数等のことなる吸着孔２５を
有したベース部２１が用意されるものである。図７は、
半導体装置の端子５５の配列等に応じて吸着孔２５の位
置及び数等を異ならせて示す半導体装置とベース部２１
の一変形例を示したものである。
【００２８】なお、上記各実施例で述べたＢＧＡタイプ
の半導体装置では、下部端子をマトリックス（行列）状
に配置できるため、ＱＦＰタイプの半導体装置のものと
比較して小型の外形で所望の端子数を確保することが可
能になる。また、上記各実施例ではＢＧＡの場合に関し
て述べたが、半導体素子が搭載される逆の面に端子を設
けた半導体素子、例えばＩＣカードのモジュール等にも
適用できるものである。
の半導体装置では、下部端子をマトリックス（行列）状
に配置できるため、ＱＦＰタイプの半導体装置のものと
比較して小型の外形で所望の端子数を確保することが可
能になる。また、上記各実施例ではＢＧＡの場合に関し
て述べたが、半導体素子が搭載される逆の面に端子を設
けた半導体素子、例えばＩＣカードのモジュール等にも
適用できるものである。
【００２９】
【発明の効果】以上説明したとおり、本発明に係る半導
体製造装置によれば、基板の裏面側がベース部側に押し
付けられても、端子と対応する部分には端子を逃がして
接触しないようにしている部分が設けられているので、
例えば端子に異物が付着されたままの状態で基板に押し
付けられて位置決めされたとしても、異物が端子に付着
してしまうようなことがなく、後から簡単に取り除くこ
とができる。また、端子がベース部側に接触しないので
汚れるようなことも無くなる。したがって、後工程で異
物の付着や汚れを取り除く作業を行うことなく、直ぐに
作業に入ることができるので、生産性が向上する等の効
果が期待できる。
体製造装置によれば、基板の裏面側がベース部側に押し
付けられても、端子と対応する部分には端子を逃がして
接触しないようにしている部分が設けられているので、
例えば端子に異物が付着されたままの状態で基板に押し
付けられて位置決めされたとしても、異物が端子に付着
してしまうようなことがなく、後から簡単に取り除くこ
とができる。また、端子がベース部側に接触しないので
汚れるようなことも無くなる。したがって、後工程で異
物の付着や汚れを取り除く作業を行うことなく、直ぐに
作業に入ることができるので、生産性が向上する等の効
果が期待できる。
【図１】本発明の第１の実施例として示す半導体製造装
置の要部側面図である。
置の要部側面図である。
【図２】図１のＢ部拡大断面図である。
【図３】本発明の第２の実施例として示す半導体製造装
置の要部側面図である。
置の要部側面図である。
【図４】本発明の第２の実施例として示す半導体製造装
置の要部斜視図である。
置の要部斜視図である。
【図５】本発明の第２の実施例として示す半導体製造装
置の要部分解斜視図である。
置の要部分解斜視図である。
【図６】ベース部単品で示す概略断面図である。
【図７】第２の実施例装置の一変形例を示す分解斜視図
である。
である。
【図８】半導体装置の一例を完成状態で示す側面図であ
る。
る。
【図９】半導体装置の一例を製造途中の状態で示す側面
図である。
図である。
【図１０】従来の半導体製造装置の一例を示す要部側面
図である。
図である。
【図１１】図１０のＡ部拡大図である。
１ ベース部 ２ クランパー ５ 凹部 ５１ 半導体素子 ５２ 基板 ５３ ワイヤー ５５ 端子 ７０ 異物
Claims (3)
- 【請求項１】 表面側に半導体素子が搭載され裏面側に
端子が設けられる基板が、その裏面側を当接位置決めさ
せて載置されるベース部を有した半導体製造装置におい
て、 前記ベース部側に前記端子を逃がして非接触状態にする
ための手段を設けたことを特徴とする半導体製造装置。 - 【請求項２】 表面側に半導体素子が搭載され裏面側に
端子が設けられる基板が、その裏面側を当接位置決めさ
せて載置されるベース部を有した半導体製造装置におい
て、 前記ベース部側に前記端子を逃がして非接触状態にする
ための凹部を設けたことを特徴とする半導体製造装置。 - 【請求項３】 表面側に半導体素子が搭載され裏面側に
端子が設けられる基板が、その裏面側を当接位置決めさ
せて載置されるベース部を有した半導体製造装置におい
て、 前記ベース部側に前記端子を逃がして非接触状態にする
ための孔を設けるとともに、前記孔を真空吸着手段に接
続させ、前記孔を通して前記基板を前記ベース部に真空
吸着させて保持することを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197385A JPH0845980A (ja) | 1994-07-29 | 1994-07-29 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197385A JPH0845980A (ja) | 1994-07-29 | 1994-07-29 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845980A true JPH0845980A (ja) | 1996-02-16 |
Family
ID=16373637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6197385A Pending JPH0845980A (ja) | 1994-07-29 | 1994-07-29 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845980A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015531993A (ja) * | 2012-07-12 | 2015-11-05 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | フリップチップの積層のための方法 |
-
1994
- 1994-07-29 JP JP6197385A patent/JPH0845980A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015531993A (ja) * | 2012-07-12 | 2015-11-05 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | フリップチップの積層のための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6872597B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JPH0845980A (ja) | 半導体製造装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
| KR100651792B1 (ko) | 플립칩 반도체 팩키지 및, 그것의 제조 방법 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JP2004172647A (ja) | 半導体装置 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH02270340A (ja) | 半導体装置の接合方法 | |
| KR20050009841A (ko) | 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법 | |
| KR20010036542A (ko) | 볼 그리드 그레이 반도체 패키지용 정전 제거형 인쇄회로기판 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| KR20010055262A (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH10256453A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP2002057265A (ja) | 半導体装置およびその製造方法 | |
| KR19990000700A (ko) | 볼 그리드 어레이 패키지 제조 방법 | |
| JPH03101289A (ja) | 半導体装置の実装構造 |