JPH084241B2 - 判定帰還等化器 - Google Patents
判定帰還等化器Info
- Publication number
- JPH084241B2 JPH084241B2 JP8423786A JP8423786A JPH084241B2 JP H084241 B2 JPH084241 B2 JP H084241B2 JP 8423786 A JP8423786 A JP 8423786A JP 8423786 A JP8423786 A JP 8423786A JP H084241 B2 JPH084241 B2 JP H084241B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- distortion
- subtractor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動等化器に関し，特に判定帰還等化器に関
する。
する。
従来，この種の判定帰還等化器として，アメリカ電子
電話会社（American Telephone and Telegraph Compan
y）発行のザ・ベル・システム・テクニカル・ジャーナ
ル（THE BELL SYSTEM TECHNICAL JOURNAL）Vol.52,No.
8,October,1973の1341頁〜1373頁に記載の「オプティマ
ム・ミーン・スクエアー・デシジョン・フィードバック
・エコライゼイション（Optimum Mean−Square Decisio
n Feedback Equalization）」と題するジェイ・サルツ
（J,SALZ）の論文に開示されたものがある。この判定帰
還等化器は，第３図に示すように，入力端子１に加えら
れる，信号部と歪部とを有する入力信号から歪部等化信
号を減算する減算器２と，該減算器２の出力信号から信
号部を判定し出力するデータ判定回路３と，前記減算器
２の出力信号と前記データ判定回路３の出力信号との誤
差信号を出力する減算器からなる誤差信号発生回路４
と，前記誤差信号と前記データ判定回路３の出力信号と
を受け，前記歪部の等化波形信号として矩形波信号を出
力する等化波形発生器５と，前記矩形波信号をアナログ
信号に変換して前記歪部等化信号として前記減算器２に
与える信号変換回路10とを有している。該信号変換回路
10は，前記矩形波信号をアナログ信号に変換するデジタ
ルアナログ変換器６と，該アナログ信号を帯域制限し前
記歪部等化信号をする低域フィルタ７とを有している。
前記データ判定回路３の出力信号が等化器出力信号とし
て出力端子９に与えられる。このような構造で，この判
定帰還等化器は，前記入力信号から前記歪部を除去し，
正規の等化を行なう。
電話会社（American Telephone and Telegraph Compan
y）発行のザ・ベル・システム・テクニカル・ジャーナ
ル（THE BELL SYSTEM TECHNICAL JOURNAL）Vol.52,No.
8,October,1973の1341頁〜1373頁に記載の「オプティマ
ム・ミーン・スクエアー・デシジョン・フィードバック
・エコライゼイション（Optimum Mean−Square Decisio
n Feedback Equalization）」と題するジェイ・サルツ
（J,SALZ）の論文に開示されたものがある。この判定帰
還等化器は，第３図に示すように，入力端子１に加えら
れる，信号部と歪部とを有する入力信号から歪部等化信
号を減算する減算器２と，該減算器２の出力信号から信
号部を判定し出力するデータ判定回路３と，前記減算器
２の出力信号と前記データ判定回路３の出力信号との誤
差信号を出力する減算器からなる誤差信号発生回路４
と，前記誤差信号と前記データ判定回路３の出力信号と
を受け，前記歪部の等化波形信号として矩形波信号を出
力する等化波形発生器５と，前記矩形波信号をアナログ
信号に変換して前記歪部等化信号として前記減算器２に
与える信号変換回路10とを有している。該信号変換回路
10は，前記矩形波信号をアナログ信号に変換するデジタ
ルアナログ変換器６と，該アナログ信号を帯域制限し前
記歪部等化信号をする低域フィルタ７とを有している。
前記データ判定回路３の出力信号が等化器出力信号とし
て出力端子９に与えられる。このような構造で，この判
定帰還等化器は，前記入力信号から前記歪部を除去し，
正規の等化を行なう。
しかし，入力信号の持っている歪部と，低域フィルタ
７の出力波形は完全に一致しておらず，等化残が発生す
る。この理由について，第４図を用いて説明する。
７の出力波形は完全に一致しておらず，等化残が発生す
る。この理由について，第４図を用いて説明する。
第４図（ａ）は信号部20と歪部21とを持った入力信号
で斜線部が歪部21に相当する。第４図（ｂ）は，第４図
（ａ）の歪量に対応した等化波形で，等化波形発生器５
の出力に相当する。等化波形発生器５の出力は約１タイ
ムスロット幅の矩形波なので，これを波形整形する必要
がある。信号変換回路20は，その波形整形機能を持つ
が，波形を整合させようとすると，低域フィルタ７の遅
延時間が大きくなり，第４図（ｃ）のように歪部等化信
号のピークの位置が所要の位置とずれる。逆に，ピーク
の位置を合わせると波形の整合がとれない。このよう
に，デジタルアナログ変換器６及び低域フィルタ７のみ
では，等化が不十分となる。
で斜線部が歪部21に相当する。第４図（ｂ）は，第４図
（ａ）の歪量に対応した等化波形で，等化波形発生器５
の出力に相当する。等化波形発生器５の出力は約１タイ
ムスロット幅の矩形波なので，これを波形整形する必要
がある。信号変換回路20は，その波形整形機能を持つ
が，波形を整合させようとすると，低域フィルタ７の遅
延時間が大きくなり，第４図（ｃ）のように歪部等化信
号のピークの位置が所要の位置とずれる。逆に，ピーク
の位置を合わせると波形の整合がとれない。このよう
に，デジタルアナログ変換器６及び低域フィルタ７のみ
では，等化が不十分となる。
本発明の目的は，良好な等化を行なうことができる判
定帰還等化器を提供することにある。
定帰還等化器を提供することにある。
本発明によれば，信号部と歪部とを有する入力信号か
ら歪部等化信号を減算する減算器と，該減算器の出力信
号から信号部を判定し出力する判定回路と，前記減算器
の出力信号と前記判定回路の出力信号との誤差信号を出
力する誤差信号発生回路と，前記誤差信号と前記判定回
路の出力信号とを受け，前記歪部の等化波形信号として
矩形波信号を出力する等化波形発生器と，前記矩形波信
号をアナログ信号に変換して前記歪部等化信号として前
記減算器に与える信号変換回路とを有し，前記判定回路
の出力信号を等化器出力信号とする判定帰還等化器にお
いて，前記信号変換回路は，前記矩形波信号を階段波信
号に変換する波形変換回路と，該階段波信号をアナログ
信号に変換するデジタルアナログ変換器と，該アナログ
信号を帯域制限し前記歪部等化信号を出力する低域フィ
ルタとを有することを特徴とする判定帰還等化器が得ら
れる。
ら歪部等化信号を減算する減算器と，該減算器の出力信
号から信号部を判定し出力する判定回路と，前記減算器
の出力信号と前記判定回路の出力信号との誤差信号を出
力する誤差信号発生回路と，前記誤差信号と前記判定回
路の出力信号とを受け，前記歪部の等化波形信号として
矩形波信号を出力する等化波形発生器と，前記矩形波信
号をアナログ信号に変換して前記歪部等化信号として前
記減算器に与える信号変換回路とを有し，前記判定回路
の出力信号を等化器出力信号とする判定帰還等化器にお
いて，前記信号変換回路は，前記矩形波信号を階段波信
号に変換する波形変換回路と，該階段波信号をアナログ
信号に変換するデジタルアナログ変換器と，該アナログ
信号を帯域制限し前記歪部等化信号を出力する低域フィ
ルタとを有することを特徴とする判定帰還等化器が得ら
れる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例による判定帰還等化器のブ
ロック図である。図において,1は入力端子で，信号部20
と歪部21とを有する信号（第２図（ａ）参照）が入力さ
れる。３はデータ判定回路で,4は減算器からなる誤差信
号発生回路である。すなわち，データ判定回路３の入力
は等化波であり，データ判定回路３の出力は所要波形で
あるので，減算器４によってデータ判定回路３の入力と
出力の差をとれば，誤差信号を作ることができる。
ロック図である。図において,1は入力端子で，信号部20
と歪部21とを有する信号（第２図（ａ）参照）が入力さ
れる。３はデータ判定回路で,4は減算器からなる誤差信
号発生回路である。すなわち，データ判定回路３の入力
は等化波であり，データ判定回路３の出力は所要波形で
あるので，減算器４によってデータ判定回路３の入力と
出力の差をとれば，誤差信号を作ることができる。
５は等化波形発生回路である。等化波形発生器５は，
データ判定回路３の出力および誤差信号発生回路４の出
力を参照して，前記論文に示された手法で，デジタルの
等化波形を作成する。これが，第２図（ｂ）の矩形波形
である。
データ判定回路３の出力および誤差信号発生回路４の出
力を参照して，前記論文に示された手法で，デジタルの
等化波形を作成する。これが，第２図（ｂ）の矩形波形
である。
第１図において,10は信号変換回路である。また,8は
波形変換回路で，この波形変換回路８は，デジタルアナ
ログ変換回路６の出力の波形が第２図（ｃ）の様な階段
波になる様に変換を行なう。
波形変換回路で，この波形変換回路８は，デジタルアナ
ログ変換回路６の出力の波形が第２図（ｃ）の様な階段
波になる様に変換を行なう。
第１図において,7はデジタルアナログ変換器６の出力
を受け前述の歪等化信号を出力する低域フィルタで，そ
の出力（歪等化信号）は第２図（ｄ）に示される。低域
フィルタ７の遮断周波数は，低域フィルタ７の入力が既
に階段波となっているために，第３図の低域フィルタ７
に比べて高くとることができる。このように遮断周波数
の高い低域フィルタ７は遅延時間が十分小さいので，波
形自体，ピーク値の位置等歪波形と十分整合でき，減算
器２により等化が完全に行なえる。
を受け前述の歪等化信号を出力する低域フィルタで，そ
の出力（歪等化信号）は第２図（ｄ）に示される。低域
フィルタ７の遮断周波数は，低域フィルタ７の入力が既
に階段波となっているために，第３図の低域フィルタ７
に比べて高くとることができる。このように遮断周波数
の高い低域フィルタ７は遅延時間が十分小さいので，波
形自体，ピーク値の位置等歪波形と十分整合でき，減算
器２により等化が完全に行なえる。
以上説明した様に本発明では，等化波形発生器の出力
信号の歪部等化波形を矩形波から階段波に変換する波形
変換回路を設け，この階段波を低域フィルタに与えて歪
部等化信号を減算器に与える事により，入力信号の歪部
分に対する歪等化信号の整合をよくし，その結果，等化
特性を向上することができる。
信号の歪部等化波形を矩形波から階段波に変換する波形
変換回路を設け，この階段波を低域フィルタに与えて歪
部等化信号を減算器に与える事により，入力信号の歪部
分に対する歪等化信号の整合をよくし，その結果，等化
特性を向上することができる。
第１図は本発明の一実施例による判定帰還等化器のブロ
ック図，第２図は上記実施例の各部の波形を示した図，
第３図は従来の判定帰還等化器のブロック図，第４図は
上記従来の判定帰還等化器の各部の波形を示す図であ
る。 1:入力端子,2:減算器,3:データ判定回路,4:誤差信号発
生回路,5:等化波形発生器,6:デジタルアナログ変換器,
7:低域フィルタ,8:波形変換回路,9:出力端子,10:信号変
換回路
ック図，第２図は上記実施例の各部の波形を示した図，
第３図は従来の判定帰還等化器のブロック図，第４図は
上記従来の判定帰還等化器の各部の波形を示す図であ
る。 1:入力端子,2:減算器,3:データ判定回路,4:誤差信号発
生回路,5:等化波形発生器,6:デジタルアナログ変換器,
7:低域フィルタ,8:波形変換回路,9:出力端子,10:信号変
換回路
Claims (1)
- 【請求項１】信号部と歪部とを有する入力信号から歪部
等化信号を減算する減算器と，該減算器の出力信号から
信号部を判定し出力する判定回路と，前記減算器の出力
信号と前記判定回路の出力信号との誤差信号を出力する
誤差信号発生回路と，前記誤差信号と前記判定回路の出
力信号とを受け，前記歪部の等化波形信号として矩形波
信号を出力する等化波形発生器と，前記矩形波信号をア
ナログ信号に変換して前記歪部等化信号として前記減算
器に与える信号変換回路とを有し，前記判定回路の出力
信号を等化器出力信号とする判定帰還等化器において，
前記信号変換回路は，前記矩形波信号を階段波信号に変
換する波形変換回路と，該階段波信号をアナログ信号に
変換するデジタルアナログ変換器と，該アナログ信号を
帯域制限し前記歪部等化信号を出力する低域フィルタと
を有することを特徴とする判定帰還等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423786A JPH084241B2 (ja) | 1986-04-14 | 1986-04-14 | 判定帰還等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423786A JPH084241B2 (ja) | 1986-04-14 | 1986-04-14 | 判定帰還等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62241441A JPS62241441A (ja) | 1987-10-22 |
| JPH084241B2 true JPH084241B2 (ja) | 1996-01-17 |
Family
ID=13824862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8423786A Expired - Lifetime JPH084241B2 (ja) | 1986-04-14 | 1986-04-14 | 判定帰還等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084241B2 (ja) |
-
1986
- 1986-04-14 JP JP8423786A patent/JPH084241B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62241441A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4097700B2 (ja) | Ｐｃｍ信号のｕｐｗｍ信号への変換方法 | |
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JPH06188838A (ja) | サンプリングレートコンバータ | |
| JPH0611114B2 (ja) | アナログ−ディジタル変換装置 | |
| JPH03166839A (ja) | ディジタル情報検出装置 | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| US5657261A (en) | Interpolation of digital signals using signal sample replication | |
| US4644324A (en) | Digital to analog conversion system with the addition of dither to the digital input | |
| JPH0923127A (ja) | 可聴音声信号の高域補償装置および方法 | |
| JPH084241B2 (ja) | 判定帰還等化器 | |
| US4686509A (en) | Digital to analog conversion method and system with the introduction and later removal of dither | |
| JP2001195832A (ja) | 波形等化器 | |
| US5473697A (en) | Echo generating apparatus | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP3401095B2 (ja) | 多値デジタル符号化方式および復号化方式 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| JPS59218051A (ja) | 自動波形等化器 | |
| JPH05152952A (ja) | デイジタル・アナログ変換方法 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP3127526B2 (ja) | デジタル／アナログ変換器 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH05327511A (ja) | デジタル／アナログ変換器 | |
| JP2931322B2 (ja) | 信号伝送方法及び信号伝送回路 | |
| JPH05336402A (ja) | 信号処理回路 | |
| JPH08149341A (ja) | 映像信号処理装置 |