JPH083849B2 - 輪郭画素抽出装置 - Google Patents
輪郭画素抽出装置Info
- Publication number
- JPH083849B2 JPH083849B2 JP62060744A JP6074487A JPH083849B2 JP H083849 B2 JPH083849 B2 JP H083849B2 JP 62060744 A JP62060744 A JP 62060744A JP 6074487 A JP6074487 A JP 6074487A JP H083849 B2 JPH083849 B2 JP H083849B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- contour
- data
- circuit
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Analysis (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、画像処理装置に係り、特に読取画像の輪郭
画素抽出装置に関する。
画素抽出装置に関する。
B.発明の概要 本発明は、ラスタスキャンした２値データから対象物
の輪郭画素データを得る装置において、 隣接する４つの画素データ単位で抽出して４連結性又
は８連結性の論理判定をし、この判定結果を元の２値デ
ータ配列に戻すことにより、 小型のハードウェア構成で高速処理になるようにした
ものである。
の輪郭画素データを得る装置において、 隣接する４つの画素データ単位で抽出して４連結性又
は８連結性の論理判定をし、この判定結果を元の２値デ
ータ配列に戻すことにより、 小型のハードウェア構成で高速処理になるようにした
ものである。
C.従来の技術 読取画像の処理には、画像をスキャナ等の撮像装置に
よって読込み、これをしきい値処理によって２値画像に
変換し、この２値画像から対象物の輪郭画素を抽出し、
情報圧縮や対象物の認識処理等を行う。
よって読込み、これをしきい値処理によって２値画像に
変換し、この２値画像から対象物の輪郭画素を抽出し、
情報圧縮や対象物の認識処理等を行う。
このうち、２値画像から対象物の輪郭画素を抽出する
ための従来方式は、第６図に示すように、２値画素デー
タの全画面に渡って画像メモリＭに記憶し、このメモリ
Ｍから対象物Ｔの輪郭の始点となる点、例えば点Ｐ1を
探し、この点Ｐ1に隣接する点を順次追跡抽出して対象
物Ｔの輪郭画素を抽出するものであった。
ための従来方式は、第６図に示すように、２値画素デー
タの全画面に渡って画像メモリＭに記憶し、このメモリ
Ｍから対象物Ｔの輪郭の始点となる点、例えば点Ｐ1を
探し、この点Ｐ1に隣接する点を順次追跡抽出して対象
物Ｔの輪郭画素を抽出するものであった。
D.発明が解決しようとする問題点 従来の輪郭画素抽出方式では、画像の全面の２値デー
タを記憶するメモリＭを必要とし、高解像度にするほど
メモリＭが大容量になるし、輪郭画素抽出処理にはソフ
トウェアによる処理時間の長いものであった。
タを記憶するメモリＭを必要とし、高解像度にするほど
メモリＭが大容量になるし、輪郭画素抽出処理にはソフ
トウェアによる処理時間の長いものであった。
E.問題点を解決するための手段 本発明は、上記問題点に鑑みてなされたもので、対象
物のラスタスキャン２値データから該対象物の輪郭画素
を抽出するにおいて、前記２値データから隣接する４つ
の画素を順次抽出する画素抽出回路と、この画素抽出回
路の抽出データについて４連結性又は８連結性を持って
順次輪郭画素判定出力を得る判定回路と、この判定回路
の判定出力を前記２値データの配列に戻す画素編集回路
とを備え、各画素について隣接する４つの画素データを
順次抽出し、このデータについて４連結性又は８連結性
を持って輪郭画素を論理判定し、この判定結果を元の２
値データ配列に戻すハードウェア構成とする。
物のラスタスキャン２値データから該対象物の輪郭画素
を抽出するにおいて、前記２値データから隣接する４つ
の画素を順次抽出する画素抽出回路と、この画素抽出回
路の抽出データについて４連結性又は８連結性を持って
順次輪郭画素判定出力を得る判定回路と、この判定回路
の判定出力を前記２値データの配列に戻す画素編集回路
とを備え、各画素について隣接する４つの画素データを
順次抽出し、このデータについて４連結性又は８連結性
を持って輪郭画素を論理判定し、この判定結果を元の２
値データ配列に戻すハードウェア構成とする。
F.実施例 第１図は本発明の一実施例を示すブロック図である。
２値データ入力部１からは読取画像に対するラスタスキ
ャン順に並んだ２値データ（ビット単位で黒画素を論理
“1"、白画素を論理“0"とする）が取出される。画素抽
出回路２は、入力部１からの２値データから互いに隣接
した４つ（２×２）の画素データを４ビット単位で抽出
する。このため、画素抽出回路２は、２値データを１ラ
イン時間遅延させる遅延回路21と、この遅延回路21を通
した２つの２値データを順次記憶更新して出力し、かつ
遅延回路21を通さずに入力部１からの２値データを順次
記憶更新して出力する４ビットパック回路22とを備え
る。
２値データ入力部１からは読取画像に対するラスタスキ
ャン順に並んだ２値データ（ビット単位で黒画素を論理
“1"、白画素を論理“0"とする）が取出される。画素抽
出回路２は、入力部１からの２値データから互いに隣接
した４つ（２×２）の画素データを４ビット単位で抽出
する。このため、画素抽出回路２は、２値データを１ラ
イン時間遅延させる遅延回路21と、この遅延回路21を通
した２つの２値データを順次記憶更新して出力し、かつ
遅延回路21を通さずに入力部１からの２値データを順次
記憶更新して出力する４ビットパック回路22とを備え
る。
例えば、ラスタスキャンを第２図に示すように行うと
き、４ビットパック回路22にはラインＬjの２ビットa,b
と、その１つ遅れたラインＬkの同じ位置の２ビットc,d
を得る。
き、４ビットパック回路22にはラインＬjの２ビットa,b
と、その１つ遅れたラインＬkの同じ位置の２ビットc,d
を得る。
第１図に戻って、輪郭画素判定回路３は、画素抽出回
路２から順次入力する４ビットの画素データa,b,c,dの
うち、輪郭画素になる画素を抽出する。この判定は、例
えば第３図に示す論理判定でなされる。a,b,c,dの４ビ
ット入力に対して、判定論理Ａでは上下又は左右に隣接
する（４連結性）２ビット又は３ビットに論理“1"（黒
画素）があるときに同じ論理出力を得る。例えば、NO7
の論理入力“0111"では同じ出力を得、NO9の入力では対
向するビットａとｄのみが“1"になるため輪郭として判
定しない。また、１つのビットのみ“1"になるときには
ノイズとして解釈して出力には“0000"を得、４ビット
の全部が“1"のときには輪郭内の部分と判定し輪郭部分
として抽出しない。
路２から順次入力する４ビットの画素データa,b,c,dの
うち、輪郭画素になる画素を抽出する。この判定は、例
えば第３図に示す論理判定でなされる。a,b,c,dの４ビ
ット入力に対して、判定論理Ａでは上下又は左右に隣接
する（４連結性）２ビット又は３ビットに論理“1"（黒
画素）があるときに同じ論理出力を得る。例えば、NO7
の論理入力“0111"では同じ出力を得、NO9の入力では対
向するビットａとｄのみが“1"になるため輪郭として判
定しない。また、１つのビットのみ“1"になるときには
ノイズとして解釈して出力には“0000"を得、４ビット
の全部が“1"のときには輪郭内の部分と判定し輪郭部分
として抽出しない。
一方、判定論理Ｂでは上下又は左右及び対角（８連結
性）に２ビット又は３ビットに論理“1"があるときに同
じ又は対角ビットに論理出力を得る。例えば、NO7では
ａ＝0,b＝1,c＝1,d＝１の論理入力になるが、対角ビッ
トｂとｃに対応するビットｂ′とｃ′に論理“1"を得、
ビットｄ′には輪郭内の部分として論理“0"を得る。ま
た、１つのビットのみ“1"になるときにはノイズとして
解釈し、４ビットのみ全部が“1"のときには輪郭内と判
定する。
性）に２ビット又は３ビットに論理“1"があるときに同
じ又は対角ビットに論理出力を得る。例えば、NO7では
ａ＝0,b＝1,c＝1,d＝１の論理入力になるが、対角ビッ
トｂとｃに対応するビットｂ′とｃ′に論理“1"を得、
ビットｄ′には輪郭内の部分として論理“0"を得る。ま
た、１つのビットのみ“1"になるときにはノイズとして
解釈し、４ビットのみ全部が“1"のときには輪郭内と判
定する。
次に、画素編集回路４は、判定回路３からの判定出力
ａ′,b′,c′,d′の入力によって、輪郭に対応する画素
を論理“1"、その他の画素を論理“0"として順次出力す
るのに、判定回路３で一旦ノイズとして判定した画素を
復活させる。このため、１ラインの遅延回路41と、２ビ
ットの２つのラインラッチ・シフト回路42とを有する。
この画素編集回路４は、例えば第４図に示す構成にさ
れ、４つのＤ型フリップフロップFF1〜FF4に夫々データ
ａ′,b′,c′,d′をプリセットし、FF2の出力をFF1のデ
ータ入力とし、FF4の出力をFF3の入力とし、FF3の出力
を遅延回路41で１ライン分遅らせてFF2の入力にする。
そして、画素ビットレートに合うクロックによって各フ
リップフロップFF1〜FF4のデータ読出しとシフトを行
い、FF1の出力を編集データ出力とする。この画素編集
回路４の動作を説明する。輪郭画素判定回路３では、４
ビットの画素データa,b,c,dのうちの１つのビットのみ
“1"になるときにはノイズとして解釈して出力には“00
00"を得る。
ａ′,b′,c′,d′の入力によって、輪郭に対応する画素
を論理“1"、その他の画素を論理“0"として順次出力す
るのに、判定回路３で一旦ノイズとして判定した画素を
復活させる。このため、１ラインの遅延回路41と、２ビ
ットの２つのラインラッチ・シフト回路42とを有する。
この画素編集回路４は、例えば第４図に示す構成にさ
れ、４つのＤ型フリップフロップFF1〜FF4に夫々データ
ａ′,b′,c′,d′をプリセットし、FF2の出力をFF1のデ
ータ入力とし、FF4の出力をFF3の入力とし、FF3の出力
を遅延回路41で１ライン分遅らせてFF2の入力にする。
そして、画素ビットレートに合うクロックによって各フ
リップフロップFF1〜FF4のデータ読出しとシフトを行
い、FF1の出力を編集データ出力とする。この画素編集
回路４の動作を説明する。輪郭画素判定回路３では、４
ビットの画素データa,b,c,dのうちの１つのビットのみ
“1"になるときにはノイズとして解釈して出力には“00
00"を得る。
しかし、ビットが“1"になる１つの画素の上下又は左
右に隣接する画素のビットが“1"になるときは、該１つ
の画素は輪郭画素と判定すべきものであり、これをノイ
ズと判定して“0"に変換するのは輪郭画素の欠落にな
る。
右に隣接する画素のビットが“1"になるときは、該１つ
の画素は輪郭画素と判定すべきものであり、これをノイ
ズと判定して“0"に変換するのは輪郭画素の欠落にな
る。
この輪郭画素の欠落を防止するため、画素編集回路４
では、判定回路３から“0000"のデータがフリップフロ
ップFF1〜FF4にプリセットされたときに、遅延回路41で
１ライン遅らせたデータとの論理和を得ることで欠落画
素の復活を得る。
では、判定回路３から“0000"のデータがフリップフロ
ップFF1〜FF4にプリセットされたときに、遅延回路41で
１ライン遅らせたデータとの論理和を得ることで欠落画
素の復活を得る。
フリップフロップによる論理和動作は、そのセット入
力Ｓとして“1"がプリセットされるか、又はデータ入力
Ｄに“1"が与えられるときに、出力Ｑに“1"を得ること
になる。
力Ｓとして“1"がプリセットされるか、又はデータ入力
Ｄに“1"が与えられるときに、出力Ｑに“1"を得ること
になる。
従って、例えば、データa,b,c,dが“0000"としてフリ
ップフロップFF1〜FF4にプリセットされる場合にも、１
ライン前のデータに“1"が存在すればフリップフロップ
による論理和動作により、データa,b,c,dのうちの輪郭
画素であったビットが“1"に戻される。この輪郭画素ビ
ットの復活は元の２値データ配列のままでなされる。
ップフロップFF1〜FF4にプリセットされる場合にも、１
ライン前のデータに“1"が存在すればフリップフロップ
による論理和動作により、データa,b,c,dのうちの輪郭
画素であったビットが“1"に戻される。この輪郭画素ビ
ットの復活は元の２値データ配列のままでなされる。
こうした構成による輪郭画素抽出は、各部がハードウ
ェアとして構成され、第３図の判定論理Ａを採用すると
きには４連結性を保った輪郭画素データが得られ、判定
論理Ｂを採用するときには８連結性を保った輪郭画素デ
ータが得られる。例えば、第５図（Ａ）に示す２値デー
タに対して、判定論理Ａによるときには第５図（Ｂ）に
示すような輪郭画素データになるし、判定論理Ｂによる
ときには第５図（Ｃ）に示すようなデータになる。これ
ら図中、○印及び×印は夫々の輪郭に属する黒画素“1"
として示し、○と×を重ね書きした印は両方の輪郭に属
する部分を示す。
ェアとして構成され、第３図の判定論理Ａを採用すると
きには４連結性を保った輪郭画素データが得られ、判定
論理Ｂを採用するときには８連結性を保った輪郭画素デ
ータが得られる。例えば、第５図（Ａ）に示す２値デー
タに対して、判定論理Ａによるときには第５図（Ｂ）に
示すような輪郭画素データになるし、判定論理Ｂによる
ときには第５図（Ｃ）に示すようなデータになる。これ
ら図中、○印及び×印は夫々の輪郭に属する黒画素“1"
として示し、○と×を重ね書きした印は両方の輪郭に属
する部分を示す。
G.発明の効果 以上のとおり、本発明は、ラスタスキャン２値データ
のうち４つの画素単位についての連結性から輪郭画素を
抽出するようにしたため、従来の画面メモリとソフトウ
ェアによる処理に較べて、ハードウェアによる高速処理
でしかも回路構成も容易に実現される。
のうち４つの画素単位についての連結性から輪郭画素を
抽出するようにしたため、従来の画面メモリとソフトウ
ェアによる処理に較べて、ハードウェアによる高速処理
でしかも回路構成も容易に実現される。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるラスタスキャンと４ビット情報の関係を
示す図、第３図は第１図における輪郭画素判定回路３の
判定論理図、第４図は第１図における画素編集回路４の
回路図、第５図（Ａ）は読取画素データ例を示す図、第
５図（Ｂ）及び第５図（Ｃ）は第５図（Ａ）に対する本
発明の輪郭抽出データ例を示す図、第６図は従来の輪郭
画素抽出態様を示す図である。 １……２値データ入力部、２……画素抽出回路、３……
輪郭画素判定回路、４……画素編集回路。
第１図におけるラスタスキャンと４ビット情報の関係を
示す図、第３図は第１図における輪郭画素判定回路３の
判定論理図、第４図は第１図における画素編集回路４の
回路図、第５図（Ａ）は読取画素データ例を示す図、第
５図（Ｂ）及び第５図（Ｃ）は第５図（Ａ）に対する本
発明の輪郭抽出データ例を示す図、第６図は従来の輪郭
画素抽出態様を示す図である。 １……２値データ入力部、２……画素抽出回路、３……
輪郭画素判定回路、４……画素編集回路。
Claims (1)
- 【請求項１】対象物のラスタスキャン２値データから該
対象物の輪郭画素を抽出するにおいて、前記２値データ
から隣接する４つの画素を順次抽出する画素抽出回路
と、この画素抽出回路の抽出データについて４連結性又
は８連結性を持って順次輪郭画素判定出力を得る判定回
路と、この判定回路の判定でノイズと判定した輪郭画素
を復活させて輪郭画素とその他の画素とを論理「１」と
「０」に対応づけて得る画素編集回路とを備えたことを
特徴とする輪郭画素抽出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060744A JPH083849B2 (ja) | 1987-03-16 | 1987-03-16 | 輪郭画素抽出装置 |
| US07/168,372 US4817173A (en) | 1987-03-16 | 1988-03-15 | Image contour detecting apparatus |
| DE3854822T DE3854822T2 (de) | 1987-03-16 | 1988-03-15 | Gerät zur Bildkonturentdeckung |
| EP88104101A EP0282972B1 (en) | 1987-03-16 | 1988-03-15 | Image contour detecting apparatus |
| KR1019880002757A KR0125276B1 (ko) | 1987-03-16 | 1988-03-16 | 영상 윤곽 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060744A JPH083849B2 (ja) | 1987-03-16 | 1987-03-16 | 輪郭画素抽出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226784A JPS63226784A (ja) | 1988-09-21 |
| JPH083849B2 true JPH083849B2 (ja) | 1996-01-17 |
Family
ID=13151078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060744A Expired - Lifetime JPH083849B2 (ja) | 1987-03-16 | 1987-03-16 | 輪郭画素抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083849B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535872A (ja) * | 1991-07-31 | 1993-02-12 | Victor Co Of Japan Ltd | ２値画像の輪郭追跡方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603060A (ja) * | 1983-06-20 | 1985-01-09 | Mitsubishi Heavy Ind Ltd | 画像輪郭線収集装置 |
-
1987
- 1987-03-16 JP JP62060744A patent/JPH083849B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63226784A (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3035920B2 (ja) | 動体抽出装置及び動体抽出方法 | |
| JPH1166325A (ja) | 物体の境界決定方法および装置並びに物体の境界決定プログラムを記録した記録媒体 | |
| JP2659198B2 (ja) | 画像２値化装置 | |
| JPH083849B2 (ja) | 輪郭画素抽出装置 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JP2993007B2 (ja) | 画像領域識別装置 | |
| JPH0362177A (ja) | 画像処理装置 | |
| JP2969930B2 (ja) | 画像処理装置のラインメモリ | |
| JP2777189B2 (ja) | 立体影付加処理装置 | |
| JP2853140B2 (ja) | 画像領域識別装置 | |
| CN114866758A (zh) | 视差图像填补方法以及图像处理装置 | |
| KR910010225B1 (ko) | 화상정보처리방법 | |
| JPH0887597A (ja) | 画像処理装置 | |
| JP2962613B2 (ja) | パターン塗り潰し方法 | |
| JP3061830B2 (ja) | 画像処理装置 | |
| JP2641432B2 (ja) | インタフエース装置 | |
| JPH029389B2 (ja) | ||
| JP2785269B2 (ja) | ノイズ除去装置 | |
| JP2561521B2 (ja) | スポークレジスタ生成回路 | |
| JP2800199B2 (ja) | 画像領域識別装置 | |
| JPH0522598A (ja) | 画像入力装置 | |
| JPS62107383A (ja) | 輪郭描画方法 | |
| JPS61217883A (ja) | 画像前処理方式 | |
| JPH02245986A (ja) | ２値画像の雑音除去方法および装置 | |
| JPS61281382A (ja) | 文字位置情報作成回路 |