JPH0837479A

JPH0837479A - 逐次ディジタル適応等化器

Info

Publication number: JPH0837479A
Application number: JP6170738A
Authority: JP
Inventors: Hajime Hamada; 一浜田; Makoto Uchijima; 誠内島; Atsushi Yamashita; 敦山下; Michiharu Nakamura; 道春中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-07-22
Filing date: 1994-07-22
Publication date: 1996-02-06

Abstract

(57)【要約】【目的】逐次復号アルゴリズムを適用した逐次ディジ
タル適応等化器に関し、等化特性を低下させることな
く、メモリ等の回路規模を縮小する。【構成】データ部間にトレーニング信号を挿入したバ
ースト信号を受信して一旦蓄積するバッファメモリ１
と、このバッファメモリ１から読出したトレーニング信
号と既知トレーニング信号とを用いて伝搬路のインパル
ス応答ＣＩＲを算出する伝搬路インパルス応答算出部２
と、算出したインパルス応答と等化出力信号とからレプ
リカ信号を生成するレプリカ生成部３と、バッファメモ
リ１からトレーニング信号の前と後とのデータ部を別個
に読出し、レプリカ信号との差分を加算器５により順次
求めてブランチメトリックを算出し、逐次復号アルゴリ
ズムによって、トレーニング信号の前のデータ部と後の
データ部とをそれぞれ等化処理する逐次等化部４とを備
えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逐次復号アルゴリズム
を適用した逐次ディジタル適応等化器に関する。伝搬路
を介して受信した信号は、各種の歪みや干渉を受けたも
のとなるから、この受信信号を等化して受信識別する必
要があり、その為の各種の等化器が知られている。例え
ば、ディジタル信号伝送に於いて、１シンボル前の等化
出力信号をフィードバックして遅延波の影響を打ち消す
判定帰還型等化器が一般的である。又ビタビ復号アルゴ
リズムを適用し、最尤推定により受信信号の等化を行う
最尤系列推定（ＭＬＳＥ；Ｍaximum Ｌikelihood Ｓeq
uence Ｅstimation ）型等化器が提案されている。この
最尤系列推定型等化器を経済的に実現できるようにする
ことが要望されている。

【０００２】

【従来の技術】図６は従来例の説明図であり、最尤系列
推定型（ＭＬＳＥ）の等化器として、ビタビ復号アルゴ
リズムを用いたディジタル適応等化器の要部を示し、４
０はバッファメモリ、４１は伝搬路インパルス応答算出
部、４２はレプリカ生成部、４３は加算器、４４は最尤
系列推定部、４５はブランチメトリック算出部、４６は
ＡＣＳ回路、４７はパスメモリ、４８はセレクタであ
る。

【０００３】バースト信号により送受信するシステムに
於いては、そのバースト信号の先頭にトレーニング信号
を付加して送信する場合が一般的である。そのトレーニ
ング信号を含む受信バースト信号をバッファメモリ４０
に一旦蓄積する。即ち、図示を省略した受信部に於いて
受信復調し、軟判定を行った複数ビット構成の判定デー
タを受信バースト信号としてバッファメモリ４０に蓄積
する。

【０００４】このバッファメモリ４０から順次読出して
等化処理するものであり、先ず、先頭のトレーニング信
号を読出し、セレクタ４８によって既知トレーニング信
号を選択して伝搬路インパルス応答算出部４１とレプリ
カ生成部４２とに加える。受信トレーニング信号は既知
トレーニング信号と同一のパターンを有するものであ
り、従って、伝搬路インパルス応答算出部４１に於いて
伝搬路のインパルス応答（ＣＩＲ；Ｃhannel Ｉmpalse
Ｒesponse ）を算出することができる。

【０００５】このインパルス応答ＣＩＲを算出した後、
セレクタ４８によって既知トレーニング信号を切り離
し、それ以後、そのインパルス応答ＣＩＲを用いて等化
処理を行うことも可能であるが、伝搬路の特性の変化を
考慮し、データ部の等化出力信号を用いてインパルス応
答ＣＩＲの補正を行う為に、セレクタ４８により既知ト
レーニング信号から等化出力信号に切替えるものであ
る。そして、バッファメモリ４０から順次読出したデー
タ部について、レプリカ生成部４２からのレプリカ信号
との差分を加算器４３に於いて求め、その差分を最尤系
列推定部４４に入力する。

【０００６】この最尤系列推定部４４は、ブランチメト
リック算出部４５とＡＣＳ回路４６とパスメモリ４７と
を含み、又ＡＣＳ回路４６は、加算器（Ａ）と比較器
（Ｃ）とセレクタ（Ｓ）とから構成されている。又ブラ
ンチメトリック算出部４５は、加算器４３に於いて推定
された受信信号に相当するレプリカ信号を減算された信
号を基にブランチメトリックを算出し、ＡＣＳ回路４６
の加算器（Ａ）によりブランチメトリックと前回の生き
残りパスのパスメトリックとを加算して新たなパスメト
リックとし、比較器（Ｃ）によりブランチ間の新たなパ
スメトリックを比較し、大きい方のパスメトリックを生
き残りのパスのパスメトリックとしてセレクタ（Ｓ）に
より選択し、その生き残りのパスをパスメモリ４７に記
憶し、このパスメモリ４７の最終段から等化出力信号を
送出する。このようなビタビ復号アルゴリズムを用いた
ディジタル適応等化器は、例えば、特開平４−２６１２
１０号公報にも示されている。

【０００７】又ビタビ復号アルゴリズムを用いたディジ
タル適応等化器に比較して、回路規模を縮小できるファ
ノアルゴリズム（Ｆano Ａlgorithm）やスタックアルゴ
リズム（Ｓtack Ａlgorithm）等の逐次復号アルゴリズ
ムを用いたディジタル適応等化器を、本出願人によって
先に提案した（例えば、特願平５−２０１３３４号参
照）。

【０００８】

【発明が解決しようとする課題】従来例のビタビ復号ア
ルゴリズムを用いたディジタル適応等化器は、判定帰還
型等化器に比較してディジタル通信に於ける等化性能が
優れているが、ディジタル通信の変調方式の多値数や遅
延波の遅延時間が大きくなるに従って、パスメモリ４７
を含む最尤系列推定部４４の回路規模が非常に大きくな
り、又演算量が指数関数的に増大し、ディジタル適応等
化器が高価なものとなると共に、等化処理時間が長くな
る問題点があった。

【０００９】又ビタビ復号アルゴリズムの代わりに、畳
込み符号の復号に用いられる逐次復号アルゴリズムを適
用して先に提案したディジタル適応等化器は、回路規模
の縮小を図ることができるが、伝搬路のＣ／Ｎが良好で
ない時に、バースト信号のバースト長が長くなるに従っ
て指数関数的に演算量が増大し、且つその時に充分な等
化特性を得る為には、大容量のメモリを必要とするもの
であった。従って、経済的な問題が生じる。本発明は、
逐次復号アルゴリズムを適用し、等化特性を低下させる
ことなく、メモリ等の大幅な削減を図ることを目的とす
る。

【００１０】

【課題を解決するための手段】本発明の逐次ディジタル
適応等化器は、図１を参照して説明すると、データ部間
にトレーニング信号を挿入したバースト信号を送信し、
このバースト信号を受信して等化するディジタル適応等
化器に於いて、バースト信号を受信して蓄積するバッフ
ァメモリ１と、このバッファメモリ１から読出したデー
タ部間のトレーニング信号と既知トレーニング信号とを
用いて伝搬路のインパルス応答を算出する伝搬路インパ
ルス応答算出部２と、この伝搬路インパルス応答算出部
２からのインパルス応答と等化出力信号とからレプリカ
信号を生成するレプリカ生成部３と、バッファメモリ１
からトレーニング信号の前後のデータ部を別々に読出し
てレプリカ生成部３からのレプリカ信号との差を順次求
めてブランチメトリックを算出し、このブランチメトリ
ックを基に逐次復号アルゴリズムによってトレーニング
信号の前後のデータ部を別々に等化処理する逐次等化部
とを備えている。

【００１１】又バースト信号は、所定間隔毎に既知シン
ボルを複数シンボル分挿入した複数ブロックにより構成
し、逐次等化部４は、バースト信号の１ブロック毎に逐
次等化を行う構成とすることができる。

【００１２】又伝搬路インパルス応答算出部２は、レプ
リカ信号とバッファメモリ１からのデータ部との差を基
に、逐次等化部に於けるパス伸長毎に伝搬路のインパル
ス応答を算出する構成とすることができる。

【００１３】又ダイバーシティ受信経路対応に、バッフ
ァメモリ１と、伝搬路インパルス応答算出部２と、レプ
リカ生成部３と、逐次等化部４とをそれぞれ設け、最初
に等化処理が終了した逐次等化部４からの等化出力信号
を選択する構成を設けることができる。

【００１４】

【作用】データ部間にトレーニング信号を挿入した形式
のバースト信号を受信してバッファメモリ１に蓄積す
る。このバースト信号の中のトレーニング信号を読出
し、既知トレーニング信号を用いて伝搬路インパルス応
答算出部２に於いて伝搬路のインパルス応答を算出す
る。トレーニング信号についての処理が終了すると、バ
ッファメモリ１からトレーニング信号の前又は後のデー
タ部を順次読出し、又レプリカ生成部３からインパルス
応答と等化出力信号とを基にしたレプリカ信号を生成
し、加算器５に於いて遅延波成分を除去して逐次等化部
４に入力する。逐次等化部４は、ファノアルゴリズムや
スタックアルゴリズム等の逐次復号アルゴリズムによっ
て等化処理する。即ち、バースト信号の中央部分に於け
るトレーニング信号を基にトレーニングし、そのトレー
ニング信号の前後のデータ部を別々に等化処理する。

【００１５】又バースト信号の所定間隔毎に既知シンボ
ルを挿入した各ブロックについて、逐次等化部４は、既
知シンボルまでの等化処理によってトレースバック等に
よって等化出力信号を得ることができる。即ち、バース
ト長が長い場合でも、ブロック単位で等化処理を行うこ
とができる。

【００１６】又伝搬路インパルス応答算出部２は、トレ
ーニング信号と既知トレーニング信号とを用いて伝搬路
のインパルス応答を算出した後に於いても、データ部を
基に伝搬路のインパルス応答を算出し、伝搬路の特性の
変動に対しても等化特性を追従させることができる。

【００１７】又ダイバーシティ受信経路対応に等化を行
い、その場合に最良の受信経路に於ける逐次等化部に於
ける等化処理が最も早く完了するから、その等化出力信
号を選択し、誤りの少ない受信処理が可能となる。

【００１８】

【実施例】図２は本発明の第１の実施例の説明図であ
り、１１は伝搬路インパルス応答算出部、１２はレプリ
カ生成部、１３はブランチメトリック算出部、１４は変
換テーブル、１５はスタック制御部、１６はスタックメ
モリ、１７はサブスタックメモリ、１８は逐次等化部、
１９は加算器、２０はバッファメモリである。

【００１９】図１の逐次等化部４に対応する逐次等化部
１８は、ブランチメトリック算出部１３と、変換テーブ
ル１４と、スタック制御部１５と、スタックメモリ１６
と、サブスタックメモリ１７とを含む構成を有し、スタ
ックアルゴリズム（ＳtackＡlgorithm）を用いた場合を
示す。又バッファメモリ２０は、受信バースト信号を一
旦蓄積するものであり、この受信バースト信号は、デー
タ間にトレーニング信号が挿入された構成のものであ
る。

【００２０】図３は本発明の実施例のバースト構成説明
図であり、（Ａ）はバースト信号のデータ部間にトレー
ニング部を設けた場合を示し、又通常のバースト信号の
場合と同様に既知シンボルからなるターミネーション・
シンボルを設けている。又同図の（Ｂ）は、更に、デー
タ部の所定間隔毎に既知シンボル群を挿入してブロック
構成とした場合を示す。この既知シンボル群は、ターミ
ネーション・シンボルと同様なパターンとすることも可
能である。

【００２１】例えば、図３の（Ａ）に示すバースト信号
を受信してバッファメモリ２０に蓄積すると、先ず、バ
ースト信号の中央部分のトレーニング信号をバッファメ
モリ２０から読出して加算器１９を介して伝搬路インパ
ルス応答算出部１１とレプリカ生成部１２とに加え、又
既知トレーニング信号を伝搬路インパルス応答算出部１
１に加える。それによって、従来例と同様に、受信トレ
ーニング信号と既知トレーニング信号とを用いて伝搬路
のインパルス応答ＣＩＲの算出を行う。

【００２２】伝搬路のインパルス応答ＣＩＲを求めるト
レーニング期間が終了すると、バッファメモリ２０から
バースト信号のトレーニング信号の例えば後に受信した
データ部を順次読出し、加算器１９を介して逐次等化部
１８に加える。即ち、トレーニング信号の前に受信した
データ部を残し、バッファメモリ２０からトレーニング
信号を読出してインパルス応答ＣＩＲを算出した後、そ
の後のデータ部を順次読出すものである。又伝搬路イン
パルス応答算出部１１はトレーニング期間中に求めたイ
ンパルス応答に従ってレプリカ生成部１２を制御し、等
化出力信号を基にレプリカ信号を生成して加算器１９に
加える。

【００２３】この加算器１９からの受信信号とレプリカ
信号との差分は、逐次等化部１８のブランチメトリック
算出部１３に加えられ、その絶対値の二乗からブランチ
メトリックが算出され、変換テーブル１４によって整数
のメトリックに変換され、スタック制御部１５により、
パスメトリックの算出，比較，パスの推定，生き残りと
してのパス及びそのパスメトリックのスタックメモリ１
６への書込み、パスメトリックが最大となるパスのサブ
スタックメモリ１７への書込みを行う。

【００２４】又データ部のシンボル数は予め定められて
おり、又後半のデータの最後は既知シンボルのターミネ
ーション・シンボルであり、このシンボル又はパスの深
さ（パスを延ばす段数）によってデータ部の等化終了を
判定することができ、その時に、サブスタックメモリ１
７の内容を基にスタックメモリ１６をトレースバックす
ることにより、等化出力信号が得られる。

【００２５】トレーニング信号の後に受信したデータ部
について等化処理が終了すると、スタックメモリ１６及
びサブスタックメモリ１７をクリアし、バッファメモリ
２０からトレーニング信号の前に受信したデータ部を順
次読出して、前述と同様な等化処理を行う。この場合、
バッファメモリ２０の読出制御手段によっては、トレー
ニング信号側から先頭側（ターミネーション・シンボル
側）に向かって順次等化処理を行うことも可能である。
即ち、既知シンボルに挟まれたデータについては、何れ
の方向からでも等化処理が可能となる。

【００２６】前述のように、バースト信号をトレーニン
グ信号によって２分割した構成とし、前半のデータ部と
後半のデータ部とについてそれぞれ等化処理を行うもの
であるから、スタックメモリ１６及びサブスタックメモ
リ１７は、バースト信号の長さの半分の長さの信号に対
して等化処理する場合の容量で済むことになり、単純計
算では先に提案した逐次復号アルゴリズムを用いたディ
ジタル適応等化器に於けるスタックメモリ１６及びサブ
スタックメモリ１７の半分の容量で済む利点がある。

【００２７】又バースト長が長いバースト信号の場合
に、その先頭にトレーニング信号を付加した場合、トレ
ーニング信号を用いて伝搬路のインパルス応答ＣＩＲを
算出しても、バースト信号の最後の部分に於いては時間
が経過しているから、伝搬路の特性が変動する可能性が
大きいものである。しかし、本発明に於いては、前述の
ように、バースト信号の中間部分にトレーニング信号を
付加し、そのトレーニング信号を用いて伝搬路のインパ
ルス応答ＣＩＲを算出するから、その前半のデータ部の
先頭部分及び後半のデータの最後尾部分に於いても、ト
レーニング信号からの時間の経過が短いから、伝搬路の
特性の変動は無視できる程度となる。

【００２８】又図３の（Ｂ）に示すバースト信号の場合
は、既知シンボル群まで受信信号の等化処理を行うこと
により、等化出力信号をスタックメモリ１６のトレース
バックによって得ることができる。即ち、既知シンボル
群により分割されたブロックの長さに相当するスタック
メモリ１６及びサブスタックメモリ１７の容量で済むこ
とになる。

【００２９】図４はスタックアルゴリズムに於けるパス
探索説明図であり、丸印は節点、その中の数字０〜３０
は節点番号を示す。又受信シンボルを“０”と仮定した
時は上側のパス、“１”と仮定した時は下側のパスを選
択してそれぞれ次の節点に延ばす場合を示す。又パスを
延ばした先の節点に於いて、パスのファノメトリックを
順次加算した値をパスメトリックとする。例えば、節点
０に於いて、受信シンボルを“０”と仮定した時のパス
(v) のファノメトリックが−７、“１”と仮定した時の
パス(i) のファノメトリックが−１であるとすると、パ
ス（ｖ）を延ばした先の節点１のパスメトリックは−７
となり、パス（ｉ）を延ばした先の節点２のパスメトリ
ックは−１となる。

【００３０】従って、この場合の節点２のパスメトリッ
ク（−１）が節点１のパスメトリック（−７）より大き
いから、この節点２からパスを延ばすことになる。そし
て、節点２に於いて“０”と仮定した時と、“１”と仮
定した時とのパスのファノメトリックが共に−４である
とすると、パス (ii),(iii) の何れを延ばしても良いこ
とになるが、例えば、“０”と仮定したパスを延ばすこ
とを予め定めることができる。その場合には、パス(ii)
を延ばすことになる。

【００３１】パス(ii)を延ばした節点５のパスメトリッ
クは−５となり、節点１のパスメトリックの−７より大
きいから、この節点５からパスを延ばすことになる。こ
の節点５に於いて“０”と仮定した時にパスのファノメ
トリックが−１、“１”と仮定した時にパスのファノメ
トリックが−７とすると、“０”と仮定した時のファノ
メトリックが大きいからパス（iv) を延ばすことにな
る。

【００３２】この場合のパス（iv) の先の節点１１のパ
スメトリックは−６となり、節点２から延ばしたパス
（iii)の先の節点６のパスメトリックの−５より小さい
から、この節点６からパスを延ばし、この節点６からの
それぞれのパスの先の節点１３，１４のパスメトリック
が図示のようにそれぞれ−９であるとすると、節点１１
のパスメトリック（−６）の方が大きいから、この節点
１１からパスを延ばすことになる。その場合に、“０”
と仮定した時も“１”と仮定した時も共にパスのファノ
メトリックが−４であるとすると、節点２３，２４のパ
スメトリックは共に−１０となり、節点１のパスメトリ
ック（−７）より小さくなる。

【００３３】このような場合は、節点１に戻ってからパ
スを延ばすことになる。即ち、バッファメモリ２０の既
に読出したデータを再度読出して等化処理することにな
る。この節点１に於いて“０”と仮定した時に−７，
“１”と仮定した時に−１のそれぞれパスのファノメト
リックの場合、パス(vi)を延ばした先の節点４のパスメ
トリックは−８となる。この節点４に於いて、“０”と
仮定した時に−２，“１”と仮定した時に０のそれぞれ
のパスのファノメトリックの場合、ファノメトリックの
大きい方のパス(vii) を延ばすことになる。

【００３４】このパス(vii) の先の節点１０に於いて、
“０”と仮定した時に２，“１”と仮定した時に−１０
のそれぞれパスのファノメトリックの場合、パス(viii)
を延ばすことになる。従って、この場合の最終段の節点
２１，２２，２３，２４のパスメトリックはそれぞれ−
６，−１８，−１０，−１０となる。前述の節点の情
報、即ち、パス(i) 〜(viii)及びパスメトリックはスタ
ックメモリ１６（図２参照）に記憶され、サブスタック
メモリ１７にパスメトリックの大きい順に節点の情報が
記憶されている。

【００３５】前述の場合、サブスタックメモリ１７を検
索することにより、節点２１のパスメトリック（−６）
が最大であることが判るから、この節点２１からスタッ
クメモリ１６をトレースバックする。それによって太線
で示すパス(viii),(vii),(vi),(v) が選択されたことが
判り、この場合の等化出力信号は、“０１１０”とな
る。前述のバースト信号は２値変調方式の場合で、２本
のパスを延ばすものであるが、Ｍ値変調方式の場合は、
Ｍ本のパスを延ばすことになる。

【００３６】或る時点ｊに於ける前述のパスのファノメ
トリックγ_jは、 γ_j＝Σ_(i=1) ^(i=N)〔log₂｛Ｐ（ｒ_ji｜ｘ_ji）／ｆ（ｒ_ji）｝−Ｂ〕 …（１）で表される。なお、Σ_(i=1) ^(i=N)は、ｉ＝１からｉ＝
Ｎまでの各ビットの和を求めることを示し、Ｎは符号化
に於ける符号化率、ｘ_jiは送信シンボル、ｒ_jiは受信シ
ンボル、Ｐ（ｒ_ji｜ｘ_ji）は送信シンボルｘ_jiを送信し
た時に、受信シンボルｒ_jiが受信できる確率、ｆ
（ｒ_ji）は受信シンボルｒ_jiの生起確率、Ｂはバイアス
値である。このバイアス値Ｂは、受信シンボルが確から
しい時に、メトリックが正となるような値に選定される
もので、誤り訂正符号の復号に於ける最適値は１／Ｎで
あることが知られている。

【００３７】前述の逐次等化に於けるファノメトリック
は、逐次復号に於ける本来のファノメトリックとは多少
異なるものあるが、本発明の実施例に於いては、同一表
現のファノメトリックとして説明する。

【００３８】受信信号の実部成分と虚部成分とに、それ
ぞれ等しい分散σ²で平均値０の独立なガウス雑音ｘ，
ｙが付加されていると仮定すると、雑音ｘ，ｙの結合確
率分布ｐ（ｘ，ｙ）は、ｐ（ｘ，ｙ）＝（１／２πσ²） exp〔−（ｘ²＋ｙ²）／２σ²〕 …（２）となる。

【００３９】この（２）式に於いて、雑音ｘ，ｙを極座
標表示のｘ＝Ｒcos Θ，ｙ＝ＲsinΘと置き換えて雑音
の振幅分布ｐ（Ｒ）を求めると、ｐ（Ｒ）＝（Ｒ／σ²） exp（−Ｒ²／２σ²） …（３）となる。

【００４０】ブランチメトリックがａ以上で且つｂ以下
となる確率Ｐ（ａ，ｂ）は、振幅Ｒがａ^1/2以上で且つ
ｂ^1/2以下である確率であるから、Ｐ（ａ，ｂ）＝∫_(a) ^(b)ｐ（Ｒ）ｄＲ＝ exp（−ａ／２σ²）− exp（−ｂ／２σ²） …（４）となる。なお、∫_(a) ^(b)はａ^1/2からｂ^1/2までの積
分を示す。

【００４１】この（４）式を基にファノメトリックＦＭ
（ｎ）をＦＭ（ｎ）＝＜α×｛ log（Ｐ（ｎδ，（ｎ＋１）δ））＋β｝＞ …（５）として表すことができる。なお、α，βは定数、＜Ｘ＞
の＜＞はＸを超えない最大の整数を表す記号を示す。又
定数として、例えば、α＝８．０、β＝４．０、δ＝
６．０／２５６とし、又ｎ＝０〜２５５の整数とするこ
とができる。

【００４２】図２の実施例に於ける変換テーブル１４
は、前述の（５）式により求めたファノメトリックＦＭ
（ｎ）を、ブランチメトリック算出部１３に於いて求め
たブランチメトリックをアドレスとして格納したもので
あり、整数のメトリックとした場合を示す。

【００４３】図５は本発明の第２の実施例の説明図であ
り、２１は伝搬路インパルス応答算出部、２２はレプリ
カ生成部、２３はブランチメトリック算出部、２４は変
換テーブル、２５はスタック制御部、２６はスタックメ
モリ、２７はサブスタックメモリ、２８は逐次等化部、
２９は加算器、３０はバッファメモリ、３１はセレクタ
である。

【００４４】セレクタ３１は、既知トレーニング信号と
等化出力信号とを切替えて伝搬路インパルス応答算出部
２１とレプリカ生成部２２とに加える為のものであり、
図３の（Ａ）又は（Ｂ）に示す構成のバースト信号を受
信してバッファメモリ３０に蓄積し、データ部間のトレ
ーニング信号を読出した時に、セレクタ３１は既知トレ
ーニング信号を選択して伝搬路インパルス応答算出部２
１とレプリカ生成部２２とに加えて、伝搬路のインパル
ス応答ＣＩＲを算出する。

【００４５】トレーニング信号を用いた伝搬路のインパ
ルス応答ＣＩＲの算出が終了すると、前述の第１の実施
例に於いては、そのインパルス応答ＣＩＲを保持してレ
プリカ生成部２２を制御するものであるが、この第２の
実施例は、等化出力信号を用いて伝搬路の特性の変動に
対応したインパルス応答ＣＩＲを算出できるようにした
ものである。即ち、セレクタ３１は、トレーニング信号
による伝搬路のインパルス応答ＣＩＲを算出した後、等
化出力信号を選択して伝搬路インパルス応答算出部２１
とレプリカ生成部２２とに加え、１シンボルの等化処理
によるパスの伸長毎に伝搬路のインパルス応答ＣＩＲを
算出する。それにより、フェージング等による伝搬路の
特性変動に追従して等化処理を行うことができる。

【００４６】又逐次等化部２８は、前述の第１の実施例
と同様にブランチメトリック算出部２３と、変換テーブ
ル２４と、スタック制御部２５と、スタックメモリ２６
と、サブスタックメモリ２７とを含む構成を有し、スタ
ックアルゴリズムによって等化処理を行うものであり、
１ブロック等についての等化処理が終了した時、サブス
タックメモリ２７を検索し、スタックメモリ２６のトレ
ースバックにより等化出力信号を得ることができる。

【００４７】又ダイバーシティ方式に於いては、複数の
受信経路の中の最良の受信経路を選択する方式等が知ら
れている。そこで、ダイバーシティ方式の複数の受信経
路対応に、図２又は図５に示す構成を設ける。逐次復号
アルゴリズムを用いた場合、受信信号のＣ／Ｎが良好な
場合は、パスの伸長に於いて後戻りの回数が少なく、順
次パスを延ばしていくことができるから、等化処理が短
時間で終了するが、Ｃ／Ｎが劣化している場合は、パス
の伸長に於いて後戻りの回数が多くなり、等化処理の終
了が遅くなる。そこで、等化処理が最初に終了した受信
経路が良好なＣ／Ｎの状態を示すから、その受信経路の
等化出力信号を選択出力する。それにより、最良の受信
経路の選択制御は非常に簡単となる。

【００４８】又前述の実施例はスタックアルゴリズムに
よる場合を示すが、ファノアルゴリズムによる逐次等化
を行うことができる。このファノアルゴリズムは、例え
ば、前方ブランチメトリック算出部と、後方ブランチメ
トリック算出部と、変換テーブルと、パス判定制御部
と、バッファメモリとにより、前述の実施例に於ける逐
次等化部を構成し、受信バースト信号のデータ部間のト
レーニング信号と既知トレーニング信号とを用いて伝搬
路のインパルス応答ＣＩＲを算出して、そのトレーニン
グ信号の例えば後に受信したデータ部の等化を行い、次
にトレーニング信号の前に受信したデータ部の等化を行
うものである。

【００４９】このデータ部の等化を行う場合のファノア
ルゴリズムは、複数段階の閾値を設け、パス判定制御部
によりパスメトリックが或る閾値を超えたか否かを判定
し、超えた場合は前進によるパス探索を行い、次のシン
ボルに対してもパスメトリックが閾値を超えた場合は前
進によるパス探索を行うことを繰り返し、且つパスメト
リックが増大するに伴って閾値が大きくするように切替
える。又閾値より小さいパスメトリックとなる場合は、
後進によるパス探索に移行し、その後進によっても閾値
を超えない場合は、閾値が小さくなるように切替える。
前進によるパス探索が継続してターミネーション・シン
ボル或いは既知シンボル群等の既知シンボル間のデータ
部についての等化が終了すると、パス判定制御部からバ
ッファメモリに格納されたパス情報に従った等化出力信
号が送出される。

【００５０】本発明は、前述の各実施例のみに限定され
るものではなく、種々付加変更することができるもので
あり、例えば、伝搬路インパルス応答算出部，レプリカ
生成部，加算器，ブランチメトリック算出部，スタック
制御部等は、マイクロプロセッサ等の演算処理機能によ
って実現することも可能であり、又スタックメモリやサ
ブスタックメモリを用いたパス伸長等の制御は、既に知
られているスタックアルゴリズムによる制御手段を採用
することも可能である。

【００５１】

【発明の効果】以上説明したように、本発明は、データ
部間にトレーニング信号を挿入したバースト信号を送信
し、そのバースト信号を受信して等化するもので、その
バースト信号をバッファメモリ１に一旦蓄積し、このバ
ッファメモリ１からトレーニング信号を読出して、既知
トレーニング信号を用いて伝搬路のインパルス応答ＣＩ
Ｒを算出し、そして、バッファメモリ１からトレーニン
グ信号の前又は後に受信したデータ部を読出して逐次復
号アルゴリズムによって等化し、次にトレーニング信号
の後又は前に受信したデータ部を読出して逐次復号アル
ゴリズムによって等化するものであり、バースト信号長
を長くした場合に於いても、その中央部分のトレーニン
グ信号を用いて伝搬路のインパルス応答ＣＩＲを算出す
るから、その前後のデータ部についても安定に等化処理
することができる利点がある。更に従来例に比較して逐
次等化部４に必要とするメモリの容量を約半分に削減す
ることが可能となり、回路規模の縮小が可能であるか
ら、経済化を図ることができる利点がある。

【００５２】又バースト信号の所定間隔毎に既知シンボ
ル群を挿入して複数ブロックとすることにより、逐次等
化部４に於いては既知シンボル群までのデータの等化処
理を終了する毎に等化出力信号を送出することができる
から、バースト信号長が長い場合でも、短いバースト信
号と同様に等化処理することができるから、逐次等化部
４に於いて必要とするメモリ容量を更に削減することが
可能となる。

【００５３】又トレーニング信号を用いて伝搬路のイン
パルス応答ＣＩＲを算出した後の伝搬路の特性変動に対
しては、逐次等化部４に於けるパス伸長毎に等化出力信
号を用いることにより、そのインパルス応答ＣＩＲを算
出することができる。従って、フェージング等の激しい
環境下に於いても、等化処理が可能となる。

【００５４】又ダイバーシティ受信経路対応に、逐次等
化部４を含む構成を設けて、等化処理が最初に終了した
受信経路の等化出力信号を用いることにより、簡単な制
御によって、複数の受信経路の中の最良のＣ／Ｎの受信
経路を選択して受信処理することができる利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例の説明図である。

【図３】本発明の実施例のバースト構成説明図である。

【図４】スタックアルゴリズムに於けるパス探索説明図
である。

【図５】本発明の第２の実施例の説明図である。

【図６】従来例の説明図である。

【符号の説明】

１バッファメモリ２伝搬路インパルス応答算出部３レプリカ生成部４逐次等化部５加算器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 27/01 (72)発明者中村道春神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】データ部間にトレーニング信号を挿入し
たバースト信号を送信し、該バースト信号を受信して等
化するディジタル適応等化器に於いて、前記バースト信号を受信して蓄積するバッファメモリ
と、該バッファメモリから読出した前記データ部間のトレー
ニング信号と既知トレーニング信号とを用いて伝搬路の
インパルス応答を算出する伝搬路インパルス応答算出部
と、該伝搬路インパルス応答算出部からのインパルス応答と
等化出力信号とからレプリカ信号を生成するレプリカ生
成部と、前記バッファメモリから前記トレーニング信号の前後の
データ部を別々に読出して前記レプリカ生成部からのレ
プリカ信号との差を順次求めてブランチメトリックを算
出し、該ブランチメトリックを基に逐次復号アルゴリズ
ムによって前記トレーニング信号の前後のデータ部を別
々に等化処理する逐次等化部とを備えたことを特徴とす
る逐次ディジタル適応等化器。
【請求項２】前記バースト信号は、所定間隔毎に既知
シンボルを複数シンボル分挿入した複数ブロックにより
構成し、前記逐次等化部は、前記バースト信号の前記１
ブロック毎に逐次等化を行う構成を有することを特徴と
する請求項１記載の逐次ディジタル適応等化器。
【請求項３】前記伝搬路インパルス応答算出部は、前
記レプリカ信号と前記バッファメモリからの前記データ
部との差を基に、前記逐次等化部に於けるパス伸長毎に
伝搬路インパルス応答を算出する構成としたことを特徴
とする請求項１記載の逐次ディジタル適応等化器。
【請求項４】ダイバーシティ受信経路対応に、前記バ
ッファメモリと、前記伝搬路インパルス応答算出部と、
前記レプリカ生成部と、逐次等化部とをそれぞれ設け、
最初に等化処理が終了した前記逐次等化部からの等化出
力信号を選択する構成を設けたことを特徴とする請求項
１記載の逐次ディジタル適応等化器。