JPH0837304A - サブミクロンｃｍｏｓ高電圧トランジスタ - Google Patents

サブミクロンｃｍｏｓ高電圧トランジスタ

Info

Publication number
JPH0837304A
JPH0837304A JP6340929A JP34092994A JPH0837304A JP H0837304 A JPH0837304 A JP H0837304A JP 6340929 A JP6340929 A JP 6340929A JP 34092994 A JP34092994 A JP 34092994A JP H0837304 A JPH0837304 A JP H0837304A
Authority
JP
Japan
Prior art keywords
region
drain
impurity
diffusion
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6340929A
Other languages
English (en)
Inventor
Vijay Pathak
パサック ビジャイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0837304A publication Critical patent/JPH0837304A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】高いブレークダウン電圧を有する半導体装置
と、付加的な処理工程段階を必要とせずに製造するその
製造法を提供する。 【構成】改良されたドレイン拡散分布が、延長されたド
レイン領域１４の中の連結していないＮＳＤ／ＮＷＥＬ
Ｌ窓を通して注入される。このことにより、わずかに拡
散した（ＬＤＤ）構造体１６が得られ、それにより、薄
いゲート酸化物を備えた小さな寸法の装置で高いドレイ
ン／ソース・ブレークダウン電圧を有する半導体装置が
得られる。さらに、多数の側壁酸化物層、不純物補償、
または酸素注入を例えば組み込んだまた別の構造体によ
り、ドレイン／ソースの高いブレークダウン電圧を得
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄いゲート酸化物を備
えた小さな寸法の装置において、ドレイン／ソース・ブ
レークダウン電圧（ＢＶｄｓｓ）が低いという問題点を
解決する方法に関する。
【０００２】
【従来の技術およびその問題点】ＢＶｄｓｓを改良する
ための従来の解決方法は、ゲート酸化物をさらに厚くす
る、または重なり合ったＮＷＥＬＬ拡散を用いるのいず
れかが必要であり、それにより通常、閾値電圧（Ｖｔ）
が高くなる、または直列抵抗値が高くなる。このことに
よりまた、トランジスタの駆動性能が限定される。
【０００３】
【問題点を解決するための手段】本発明の１つの特徴に
より、使用中にチヤンネル領域を設定することができる
制御電極と、前記チヤンネル領域におのおのが電気的に
接続された２個の不純物添加領域とを有する、半導体装
置が得られる。このチヤンネル領域が設定される時、１
つの不純物添加領域から他の不純物添加領域へ電流が流
れることができる。前記不純物添加領域の少なくとも１
つが傾斜形分布を有し、そしてこの傾斜形分布の厚さが
チヤンネル領域に向かって減少する。それにより、使用
中、この装置は比較的高いブレークダウン電圧を有す
る。
【０００４】本発明の方法では、延長されたドレイン領
域の中に、連結されていないＮＳＤ／ＮＷＥＬＬ窓を通
して注入される、改良されたドレイン拡散分布体を得る
という利点が得られる。このことにより、改良されたわ
ずかに拡散された（ＬＤＤ）構造体が事実上得られる。
【０００５】さらに本発明により、例えば、多数個の側
壁酸化物層、不純物補償、または酸化物注入を組み込む
ことにより達成される他の構造体によって、ドレイン／
ソース・ブレークダウン電圧が低いという問題点を解決
するまた別の方法が得られる。
【０００６】本発明により改良されたＬＤＤ構造体は、
他の解決法と比べる時、多数の利点を有している。本発
明により、この構造体を製造するのに付加的な処理工程
段階を必要としないで、高い駆動性能を有する高電圧ト
ランジスタを製造することができる。
【０００７】高電圧性能を外部領域とインタフェースす
ることが必要である時場合にはいつでも、本発明を応用
することができるであろう。このような設計は、自動車
への応用、フィールド・プログラマブルゲート・アレイ
のためのプログラミング・トランジスタ、強固な（Ｒｏ
ｂｕｓｔ）Ｉ／ＯおよびＥＳＤ保護回路に応用されるで
あろう。
【０００８】
【実施例】添付図面を参照して本発明を説明する。添付
図面は、例として示された本発明の１つの実施例の図面
である。
【０００９】高電圧トランジスタは、回路設計の多くの
実用的応用に用いられている。これらの実用的応用は、
フィールド・プログラマブルアレイのためのプログラミ
ング・トランジスタから自動車の応用のための出力トラ
ンジスタまでの範囲にわたっている。トランジスタが高
電圧に耐える性能を有するためには、Ｎチヤンネル・ト
ランジスタの場合、ゲート／ドレインの近傍の電界が小
さくなければならない。この高電界領域は、基板の中の
浅いソース／ドレイン拡散の湾曲効果から生ずるが、こ
の高電界領域を小さくしなければならない。これらの効
果は、サブミクロン寸法においてさらに顕著になる。そ
れはこのような寸法では、他の寸法の場合よりも、ソー
ス／ドレイン拡散がさらに浅くなるからである
【００１０】ゲート／ドレイン領域付近の高電界領域の
中の電界を小さくするために、ゲート酸化物の厚さを増
加させるが、そのための従来の方法では、付加的な処理
工程段階を必要とする。図１および図２に示されている
ように、本発明の方法の主要な点は、付加的な処理工程
段階を必要としないで、ゲート／ドレイン領域の中に傾
斜形拡散体分布を生ずる設計で、ＢＶｄｓｓを大きくす
ることである。
【００１１】図１は、本発明の方法により高い電圧ブレ
ークダウンを得るために、注入体を拡散した後の構成体
の横断面図である。Ｐ＋形基板１９がデボジット、また
は成長されたＰ形エピタクシャル層１８で被覆される。
このＰ形エピタクシャル層１８の中にＮＳＤ拡散体１５
および１７が作成され、これらがソース１１とドレイン
１４コンタクトのための基本体となる。ＬＤＤ１６を備
えたゲート領域２２の下から、ドレインコンタクト領域
１４の下のドレイン拡散１７に向かう１つの分布に従っ
て、高濃度ソース／ドレイン分布が次第に終端する。ゲ
ートの一部分の上の金属張出し１３が保持される。デバ
イス・シュミレーションが示しているように、この金属
張出し１３が保持されることにより、ピーク電界が小さ
くなるであろう。
【００１２】図２は、図１に示された構成体の平面図で
ある。ゲート領域２４の上からメタライゼーション２
３、２６が除去され、そしてドレイン領域２８およびソ
ース領域２９のための接合用窓領域が作成され、それに
よりＮＳＤ拡散２２、２７に対する直接の接触を行うこ
とができる。金属が保持されていて、金属張出し２０が
形成される。マスク用窓を通してのＮＷＥＬＬ／ＮＳＤ
の拡散により、連結されていないストリップ２１が作成
される。連結されていないこのストリップ体（またはリ
ング体）の総数は、変更することができる。ストリップ
の総数を増やすと、容易に想像することができるよう
に、さらに完全な分布が得られるであろう。これらのス
トリップの間の距離は、拡散の後、それらが接合するよ
うに構成される。接合用窓は、平面図でのみ示されてい
る。
【００１３】図３は、３個の連結されていないこのスト
リップを用いて達成することができる、１つの形式の傾
斜形分布を示した図面である。連結されていないストリ
ップ体の幅が大きい程、拡散の深さが増加する。
【００１４】図１および図２に示されているように、高
濃度のソース／ドレイン分布が、これらの連結されてい
ないストリップを通しての注入拡散で支援されたＬＤＤ
で、ゲートの下で徐々に終端する。連結されていないス
トリップの間の距離は、図３に示された形式の傾斜形分
布を生ずる拡散の後、接合するように構成される。
【００１５】横方向の拡散は、拡散による駆動または熱
処理の前に、溶解していた添加不純物の量に最も依存す
るから、拡散ストリップの幅は、ドレイン領域からゲー
ト領域に向かって次第に小さくなるように作成される。
この幅の減少は、必要な傾斜形分布を達成するためであ
る。これらのストリップの間の間隔は、通常、必要な垂
直方向の拡散の２倍以下であるであろう。拡散ストリッ
プの総数を増加することにより、さらに規則正しい分布
が得られるであろう。
【００１６】延長されたドレイン領域にＮＳＤ拡散を用
いることはドレイン抵抗値を小さくする効果を有し、そ
の結果、トランジスタ駆動性能が増大する。サブミクロ
ン寸法では、ＮＳＤ拡散体は必要な傾斜形接合を作成す
るのに十分であるであろう。もし十分でないならば、そ
の場合には、ＮＷＥＬＬ拡散は必要とされる最も適切な
ものであるであろう。このＮＷＥＬＬ拡散は、ＮＷＥＬ
ＬとＮＳＤとに共通のマスク窓で作成することができ
る。
【００１７】半導体デバイス・シミュレーション・ソフ
トウエア・パッケージを用いたデバイス・シミュレーシ
ョンは、前記で説明したような金属張出し構造では、ゲ
ートのポリシリコンに金属が張り出していない標準的な
場合よりも、等電位線の間隔がさらに大きいことを示し
ている。その結果、金属張出し構造を備えた装置は、小
さなピーク電界を有するであろう。
【００１８】ＢＶｄｓｓ装置構造体に及ぼす傾斜形分布
の効果を研究しかつ記録するために、本発明の形式の装
置構造体が、ギズ流（Ｇｉｚｓ ｆｌｏｗ）の中でＤＭ
ＯＳ−４に処理されたバーに植え込まれた。便宜上、４
４ＰｉｎＪＬＣＣパッケージが組立体に対し選定され
た。記の表は関連するＰｉｎアウトの詳細を示し、およ
びこれらの構造体を説明している。本発明に関係する構
造体のみが、表に示されている。
【００１９】
【表１】
【００２０】これらの目的のために、ＮＷＥＬＬまたは
ＮＳＤの１個のストリップだけが用いられる。ただし、
さらに多数個のストリップを用いることができるが、そ
の場合には、ドレイン領域を犠牲にすることになる。Ｂ
Ｖｄｓｓに及ぼす傾斜形分布の効果を研究しかつ記録す
るのが目的であるから、これらの構造体の上のポリゲー
トはフローテイングのままである。
【００２１】前記表に挙げられた構造体の逆方向ブレー
クダウン特性（ＢＶｄｓｓ）が、図４および図５に示さ
れている。図４は低電流でのＢＶｄｓｓを示し、そして
前記表から特定のＰｉｎ番号が識別される。Ｐｉｎ３５
は、標準形構造体の典型的なブレークダウン電圧であ
る。図５は大電流でのＢＶｄｓｓを示し、そして前記で
挙げられた構造体のＰｉｎ番号が識別される。
【００２２】図４および図５に示された値は、ドレイン
領域の中の付加的拡散はＢＶｄｓｓを増大するという利
益をもたらし、そして標準形トランジスタと比べて、さ
らに鋭いＩ−Ｖ特性を有することを明らかに示してい
る。ＮＳＤ拡散ストリップまたはＮＷＥＬＬ拡散ストリ
ップを備えたすべての構造体では、ブレークダウン電圧
の温度係数は正であり（標準形構造体のブレークダウン
電圧の温度係数は負である）、このことは、これらの構
造体は真のアバランチ・ブレークダウン特性を示すこと
を表す。
【００２３】これらの構造体に及ぼす金属張出し体の効
果は、それらのＩ−Ｖ特性からは十分には評価できな
い。けれども、金属張出し体を備えた装置は緩和された
電界分布を有するから、このことはホット電子の信頼性
を多分改善するであろう。
【００２４】延長されたドレイン領域の中にＮＳＤ拡散
体を用いることは、さらに小さな直列ドレイン抵抗値を
与え、その結果、トランジスタの駆動性能が増大する。
ポリゲートがフローテイングのままである時、このこと
は示されない。けれども、大電流でのブレークダウン特
性（図５）は、ブレークダウンにおける装置のインピー
ダンスの中に差を示す。
【００２５】ＢＶｄｓｓ特性に及ぼす改良された僅かに
拡散されたドレイン（ＩＬＤＤ）の結論としての有益な
効果が、本発明のこの明細書に示されている。これらの
装置により、１８０オングストロームの酸化物を有する
処理工程で、２０ボルトのブレークダウンが達成され
た。さらに、この形式の構造体は、構造体の上に装置を
組み立てるために、付加的な処理工程ストリップを必要
としない。
【００２６】ウエル・ウエル寸法およびモート・モート
寸法に必要な微細制御が保持できない技術では、ＮＷＥ
ＬＬ拡散体およびＮＳＤ拡散体の組み合わせが、要求さ
れた結果を達成するであろう。
【００２７】本発明の処理工程の最も顕著な特徴は、延
長されたドレイン領域の中にＮＳＤ拡散体を用いること
であり、それにより、駆動性能をなんら犠牲にすること
なく、さらに高い電圧性能を備えるという利点が得られ
る。
【００２８】図３に示された傾斜形分布はまた、他の方
法により作成することができる。
【００２９】図６は、順次の側壁酸化物デポジットとそ
の後のＮ形注入拡散とを用いた、要求された拡散分布を
達成する１つの可能な方法を示す。拡散分布の中の１つ
のステップを得るために、側壁酸化物６０と注入体６２
を作成するための第１側壁酸化と１つの注入体拡散が必
要であるであろう。次に、エッチング段階が実行され、
この酸化物が除去される。その後、側壁酸化と注入拡散
により、側壁酸化物６４および６８と、インプラント６
６および７０が作成される。
【００３０】または、要求された拡散体分布を不純物補
償、すなわち反対形不純物の添加、により作成すること
ができる。図７に示されているように、Ｐ形不純物がマ
スク用窓１００を通して拡散される。この窓の幅は、Ｎ
形不純物に応じて変わる。さ差し引き正味の添加不純物
はなおＮ形であるであろうが、その体積密度はドレイン
領域からソース領域に向かって進むにつれて減少し、そ
れにより、図３に示されたのと同様な拡散体分布を与え
るであろう。Ｐ形拡散は、Ｎ形拡散の前または後に行う
ことができる。
【００３１】要求された拡散体分布はまた、拡散障壁と
して酸素インプラントを用いることにより作成すること
ができる。図８に示された連結されていないストリップ
１０２を通して酸素をインプラントし、その後Ｎ形注入
体の拡散を行うことにより、図３に示されたような添加
不純物分布を得ることができる。ここで、酸素原子はＮ
形不純物に対する障壁として働き、その結果、酸素が注
入されている領域ではＮ形不純物濃度が減少する。
【００３２】
【表２】図１に対する表 １１ ソース １２ ゲート １３ 金属張出し １４ ドレイン １５ ＮＳＤ １６ ＬＤＤ拡散 １７ ＮＳＤ １８ Ｐ形エピタクシャル層 １９ Ｐ＋形基板
【００３３】
【表３】図２に対する表 ２０ 金属張出し ２１ ＮＳＤまたはＮＷＥＬＬの連結されていない
ストリップ ２２ ＮＳＤ ２３ 金属 ２４ ポリ・ゲート ２５ Ｎ形モート ２６ 金属 ２７ ＮＳＤ ２８ 接合用窓ドレイン ２９ 接合用窓ソース
【００３４】
【表４】図６に対する表 ６０ 側壁酸化物 ６２ インプラント ６４ 側壁酸化物 ６６ インプラント ６８ 側壁酸化物 ７０ インプラント ７２ ソース ７４ ドレイン １８ Ｐ形エピタクシャル層 １９ Ｐ＋形基板
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１） 使用中にチヤンネル領域を設定することができ
る制御電極と、前記チヤンネル領域が設定される時１つ
の不純物添加領域から他の不純物添加領域に電流を流す
ことができるように前記チヤンネル領域に電気的に接続
された２個の前記不純物添加領域とを有し、かつ前記不
純物添加領域の少なくとも１つが傾斜形分布を有し、か
つ前記不純物添加領域の厚さが前記チヤンネル領域に向
かって減少し、かつそれにより使用中に比較的高いブレ
ークダウン電圧を有する、半導体装置。 （２） 第１項記載の半導体装置において、前記少なく
とも１つの不純物添加領域の前記傾斜形分布が前記チヤ
ンネル領域の近傍に厚さがステップ的に変化する第１領
域と、かつ前記第１領域を越えて厚さが事実上一定であ
る第２領域とを有する、前記半導体装置。 （３） 第２項記載の半導体装置において、３個のステ
ップが存在する前記半導体装置。 （４） 第１項〜第３項のいずれかに記載の半導体装置
において、前記装置がトランジスタである前記半導体装
置。 （５） 第１項〜第４項のいずれかに記載の半導体装置
において、前記装置がＭＯＳＦＥＴ装置である前記半導
体装置。 （６） 第１項〜第５項のいずれかに記載の半導体装置
において、前記制御電極がゲート領域の形式である前記
半導体装置。 （７） 第１項〜第６項のいずれかに記載の半導体装置
において、前記２個の不純物添加領域がソース領域およ
びドレイン領域の形式である前記半導体装置。
【００３６】（８） 基板の上に第１導電形の層を作成
する段階と、第３領域により分離され、かつそれらの少
なくとも１つが傾斜形分布を有し、かつ前記傾斜形分布
の厚さが前記第３領域に向かって減少する、第１不純物
添加領域および第２不純物添加領域を前記層の中に作成
する段階と、使用中に前記第３領域を前記第１領域と前
記第２領域との間でチヤンネル領域として動作させるこ
とができる制御電極を作成する段階と、を有する半導体
装置の製造法。 （９） 第８項記載の製造法において、前記第１不純物
添加領域および前記第２不純物添加領域を作成する前記
段階がマスク用窓を通してＮＷＥＬＬ／ＮＳＤ拡散によ
り前記領域を作成する段階をさらに有する前記製造法。 （１０） 第８項記載の製造法において、前記第１不純
物添加領域および前記第２不純物添加領域を作成する前
記段階が順次の側壁酸化および注入体拡散により前記領
域を作成する段階をさらに有する前記製造法。 （１１） 第８項記載の製造法において、前記第１不純
物添加領域および前記第２不純物添加領域を作成する前
記段階が不純物補償法により前記領域を作成する段階を
さらに有する前記製造法。 （１２） 第８項記載の製造法において、前記第１不純
物添加領域および前記第２不純物添加領域を作成する前
記段階が酸素注入により前記領域を作成する段階をさら
に有する前記製造法。 （１３） 添付図面に基づいて実質的に前記で説明され
た装置。 （１４） 添付図面に基づいて実質的に前記で説明され
た方法。
【００３７】（１５） 本発明は、薄いゲート酸化物を
備えた小さな寸法の装置のドレイン／ソースのブレーク
ダウン電圧（ＢＶｄｓｓ）が低いという問題点を解決す
る方法に関する。改良されたドレイン拡散分布体が、延
長されたドレイン領域の中の連結していないＮＳＤ／Ｎ
ＷＥＬＬ窓を通して注入される。このことにより、改良
されたわずかに拡散した（ＬＤＤ）構造体が本質的に得
られる。本発明はさらに、多数の側壁酸化物層、不純物
補償、または酸素注入を例えば組み込むことにより達成
することができるまた別の構造体において、ドレイン／
ソースのブレークダウン電圧が低いという問題点を解決
するまた別の方法に関する。本発明によるこの改良され
たＬＤＤ構造体は、他の解決手段に比べる時、多数の利
点を有する。この構造体を製造するのに付加的な処理工
程段階を必要とせずに、高い駆動性能を有する高電圧ト
ランジスタを製造することができる。高電圧性能が外部
領域とインタフェースするすることが要求される時には
いつでも、本発明を応用できることが分かるであろう。
このような設計体の例としては、自動車への応用、フィ
ールド・プログラム可能ゲート・アレイのためのプログ
ラミング・トランジスタ、強固なＩ／ＯおよびＥＳＤ保
護回路がある。
【図面の簡単な説明】
【図１】高い電圧のブレークダウンを達成するために、
注入拡散の後の構造体の横断面図。
【図２】それを通して拡散体が注入される連結されてい
ないストリップを特に示した、図１の構造体の平面図。
【図３】拡散の後に達成された傾斜形分布と、図２に示
された連結されていないストリップ２１との関係を示し
たグラフ。
【図４】特定のＰＩＮ数に基づく低電流における実験的
構造体のＩ−Ｖ特性のグラフ。
【図５】図４に示されたのと同じＰＩＮ番号に基づく低
電流における実験的構造体のＩ−Ｖ特性のグラフ。
【図６】本発明の第２実施例の横断面図。
【図７】本発明の第３実施例の横断面図。
【図８】本発明の第４実施例の横断面図。
【符号の簡単な説明】
１１ ソース １２ ゲート １３ 金属張出し １４ ドレイン １５ ＮＳＤ １６ ＬＤＤ拡散 １７ ＮＳＤ １８ Ｐ形エピタクシャル層 １９ Ｐ＋形基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 使用中にチヤンネル領域を設定すること
    ができる制御電極と、前記チヤンネル領域が設定される
    時１つの不純物添加領域から他の不純物添加領域に電流
    を流すことができるように前記チヤンネル領域に電気的
    に接続された２個の前記不純物添加領域とを有し、かつ
    前記不純物添加領域の少なくとも１つが傾斜形分布を有
    し、かつ前記不純物添加領域の厚さが前記チヤンネル領
    域に向かって減少し、かつそれにより使用中に比較的高
    いブレークダウン電圧を有する、半導体装置。
  2. 【請求項２】 基板の上に第１導電形の層を作成する段
    階と、 第３領域により分離され、かつそれらの少なくとも１つ
    が傾斜形分布を有し、かつ前記傾斜形分布の厚さが前記
    第３領域に向かって減少する、第１不純物添加領域およ
    び第２不純物添加領域を前記層の中に作成する段階と、 使用中に前記第３領域を前記第１領域と前記第２領域と
    の間でチヤンネル領域として動作させることができる制
    御電極を作成する段階と、を有する半導体装置の製造
    法。
JP6340929A 1993-12-23 1994-12-26 サブミクロンｃｍｏｓ高電圧トランジスタ Pending JPH0837304A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB939326344A GB9326344D0 (en) 1993-12-23 1993-12-23 High voltage transistor for sub micron cmos processes
GB9326344.0 1993-12-23

Publications (1)

Publication Number Publication Date
JPH0837304A true JPH0837304A (ja) 1996-02-06

Family

ID=10747130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6340929A Pending JPH0837304A (ja) 1993-12-23 1994-12-26 サブミクロンｃｍｏｓ高電圧トランジスタ

Country Status (5)

Country Link
US (1) US5837571A (ja)
EP (1) EP0660419A3 (ja)
JP (1) JPH0837304A (ja)
KR (1) KR950021537A (ja)
GB (1) GB9326344D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235407A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
US6200836B1 (en) 1999-08-06 2001-03-13 Taiwan Semiconductor Manufacturing Company Using oxide junction to cut off sub-threshold leakage in CMOS devices
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6482703B1 (en) 2001-09-28 2002-11-19 Taiwan Semiconductor Manufacturing Company Method for fabricating an electrostatic discharge device in a dual gate oxide process
US7034364B2 (en) * 2004-05-25 2006-04-25 Texas Instruments Incorporated Reduced finger end MOSFET breakdown voltage (BV) for electrostatic discharge (ESD) protection
US8193046B2 (en) * 2009-11-02 2012-06-05 Analog Devices, Inc. Junction field effect transistor
US8390039B2 (en) 2009-11-02 2013-03-05 Analog Devices, Inc. Junction field effect transistor
US8462477B2 (en) 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US11664443B2 (en) 2021-05-10 2023-05-30 Nxp Usa, Inc. LDMOS transistor with implant alignment spacers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2241875B1 (ja) * 1973-08-21 1977-09-09 Radiotechnique Compelec
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
JPS57104259A (en) * 1980-12-22 1982-06-29 Hitachi Ltd Metal oxide semiconductor device
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
JP2892765B2 (ja) * 1990-04-27 1999-05-17 株式会社日立製作所 パターン構造を有する素子の製造方法
US5424234A (en) * 1991-06-13 1995-06-13 Goldstar Electron Co., Ltd. Method of making oxide semiconductor field effect transistor
JPH05197128A (ja) * 1991-10-01 1993-08-06 Oki Electric Ind Co Ltd ホトマスク及びそれを用いたパターン形成方法
US5200352A (en) * 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
JPH05267327A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd Ｍｉｓｆｅｔ及びその製造方法
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235407A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR950021537A (ko) 1995-07-26
GB9326344D0 (en) 1994-02-23
US5837571A (en) 1998-11-17
EP0660419A3 (en) 1996-06-26
EP0660419A2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
US5382535A (en) Method of fabricating performance lateral double-diffused MOS transistor
US5684319A (en) Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
CA1215476A (en) Schottky-barrier mos devices
US5346835A (en) Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US9111958B2 (en) Threshold voltage adjustment of a transistor
JP3425967B2 (ja) 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
US7397084B2 (en) Semiconductor device having enhanced performance and method
US6833586B2 (en) LDMOS transistor with high voltage source and drain terminals
JP3205361B2 (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法
US4373253A (en) Integrated CMOS process with JFET
US20020005559A1 (en) Lateral semiconductor device
US5663079A (en) Method of making increased density MOS-gated semiconductor devices
US20060001050A1 (en) High voltage FET gate structure
JP2010161384A (ja) ＢｉＣＤＭＯＳ構造及びその製造方法
US7732862B2 (en) Power semiconductor device having improved performance and method
KR20040053338A (ko) 다결정 실리콘 소스 접점 구조를 가진 트렌치ｍｏｓｆｅｔ 디바이스
EP0671759A2 (en) Low junction leakage MOSFETs
US20050006701A1 (en) High voltage metal-oxide semiconductor device
JPH0837304A (ja) サブミクロンｃｍｏｓ高電圧トランジスタ
US20070080396A1 (en) Metal oxide semiconductor device and fabricating method thereof
JP4990140B2 (ja) パワー半導体デバイス
JP4800566B2 (ja) 半導体装置及びその製造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
JP3437967B2 (ja) 減少した閾値電圧を有する電力ｆｅｔ
TW201714305A (zh) 高壓半導體裝置及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060106