JPH0834220B2 - ヘテロ接合型半導体装置 - Google Patents
ヘテロ接合型半導体装置Info
- Publication number
- JPH0834220B2 JPH0834220B2 JP2415180A JP41518090A JPH0834220B2 JP H0834220 B2 JPH0834220 B2 JP H0834220B2 JP 2415180 A JP2415180 A JP 2415180A JP 41518090 A JP41518090 A JP 41518090A JP H0834220 B2 JPH0834220 B2 JP H0834220B2
- Authority
- JP
- Japan
- Prior art keywords
- heterojunction
- chip
- emitter
- thin film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ヘテロ接合型の半導
体装置の配線技術に関するものであり、具体的には、動
作性能および配線集積度の改善に寄与する配線構成を含
むヘテロ接合型の半導体装置に関するものである。
体装置の配線技術に関するものであり、具体的には、動
作性能および配線集積度の改善に寄与する配線構成を含
むヘテロ接合型の半導体装置に関するものである。
【０００２】
【従来の技術】集積回路技術においては、仕様に関する
要求が次第に厳格になるにつれて、多くの矛盾した状況
に遭遇している。たとえば、集積密度に関する要求を満
たすために、相互配線の集積度を高めて、より迅速な応
答特性を有する小型のデバイスの出現が望まれている。
しかしながら、このような要求を満足させようとする
と、回路上の多くの点で動作性能に悪影響を及ぼす寄生
的な抵抗および容量が増大する傾向になり、回路性能
上、この要求を満足することが困難になる。電圧が印加
される導体相互間の間隔が狭まる程、寄生的な抵抗およ
び容量による悪影響が大きくなる。同様にして、導体の
断面が小さくなる程、その抵抗はそれだけ大きくなる。
一方、デバイス自体の集積度を向上させるためにデバイ
ス寸法をより小さくすることにより、迅速な応答特性を
得ようとする目標は、それを達成することがより困難に
なる。その理由は、多くの集積回路には、寄生的な抵抗
および容量の減少化に関して、回路上の制約があるから
である。これらの制約の組み合わせによる影響のため
に、デバイス集積度の向上を達成させることが困難にな
っている。
要求が次第に厳格になるにつれて、多くの矛盾した状況
に遭遇している。たとえば、集積密度に関する要求を満
たすために、相互配線の集積度を高めて、より迅速な応
答特性を有する小型のデバイスの出現が望まれている。
しかしながら、このような要求を満足させようとする
と、回路上の多くの点で動作性能に悪影響を及ぼす寄生
的な抵抗および容量が増大する傾向になり、回路性能
上、この要求を満足することが困難になる。電圧が印加
される導体相互間の間隔が狭まる程、寄生的な抵抗およ
び容量による悪影響が大きくなる。同様にして、導体の
断面が小さくなる程、その抵抗はそれだけ大きくなる。
一方、デバイス自体の集積度を向上させるためにデバイ
ス寸法をより小さくすることにより、迅速な応答特性を
得ようとする目標は、それを達成することがより困難に
なる。その理由は、多くの集積回路には、寄生的な抵抗
および容量の減少化に関して、回路上の制約があるから
である。これらの制約の組み合わせによる影響のため
に、デバイス集積度の向上を達成させることが困難にな
っている。
【０００３】
【発明が解決しようとする課題】この発明の主な目的
は、高感度、高動作速度および高集積度を発揮するヘテ
ロ接合型半導体装置を提供することである。この発明の
他の目的は、寄生的な抵抗および容量を増加することな
しに配線集積密度を向上させる独特の配線構成を有する
ヘテロ接合型半導体装置を提供することである。この発
明の他の目的は、極低温の動作環境において、配線相互
間の単位間隔当りの寄生的な容量および抵抗を著しく減
少させて高速動作を遂行できると同時に、より高い電流
ゲイン性能を示すヘテロ接合型半導体装置を提供するこ
とである。
は、高感度、高動作速度および高集積度を発揮するヘテ
ロ接合型半導体装置を提供することである。この発明の
他の目的は、寄生的な抵抗および容量を増加することな
しに配線集積密度を向上させる独特の配線構成を有する
ヘテロ接合型半導体装置を提供することである。この発
明の他の目的は、極低温の動作環境において、配線相互
間の単位間隔当りの寄生的な容量および抵抗を著しく減
少させて高速動作を遂行できると同時に、より高い電流
ゲイン性能を示すヘテロ接合型半導体装置を提供するこ
とである。
【０００４】
【課題を解決するための手段】前述の目的は、次の構成
を有する本発明のヘテロ接合型半導体装置により、達成
される。少なくともエミッタ・ベース接合としてヘテロ
接合を含み極低温の動作温度でより高い感度を示すよう
に構成されたトランジスタを複数個含んでいる半導体チ
ップであって、前記トランジスタの各々には、エミッタ
およびベースへ各々接続されて前記チップの表面に露出
している導電性端子部材が設けられている前記チップ
と、前記トランジスタの動作温度よりも高い遷移温度を
有する酸化物超伝導材料からなり、複数個のトランジス
タの対応する前記露出した端子部材相互間を接続して前
記チップ表面上に延びているナノメータ・オーダの厚み
を有する相互配線用薄膜導体と、前記相互配線用薄膜導
体を含む半導体チップ全体を前記極低温動作温度に維持
する手段と、より成る高感度のヘテロ接合型半導体装
置。
を有する本発明のヘテロ接合型半導体装置により、達成
される。少なくともエミッタ・ベース接合としてヘテロ
接合を含み極低温の動作温度でより高い感度を示すよう
に構成されたトランジスタを複数個含んでいる半導体チ
ップであって、前記トランジスタの各々には、エミッタ
およびベースへ各々接続されて前記チップの表面に露出
している導電性端子部材が設けられている前記チップ
と、前記トランジスタの動作温度よりも高い遷移温度を
有する酸化物超伝導材料からなり、複数個のトランジス
タの対応する前記露出した端子部材相互間を接続して前
記チップ表面上に延びているナノメータ・オーダの厚み
を有する相互配線用薄膜導体と、前記相互配線用薄膜導
体を含む半導体チップ全体を前記極低温動作温度に維持
する手段と、より成る高感度のヘテロ接合型半導体装
置。
【０００５】この発明の半導体装置によれば、感度、す
なわち電流ゲイン、が常温よりも極低温において極端に
増大するタイプの接合デバイス、すなわち、ある種類の
ヘテロ接合デバイス、と、この接合デバイスの極低温の
動作範囲にわたって超伝導性を示す酸化物超伝導材料の
配線とを組み合わせることにより、配線相互間の寄生的
な容量および抵抗を増加せずに動作性能および集積度を
大幅に向上できるばかりではなく、配線導体として通常
使用されるアルミニューム材料よりも製造プロセス変数
の許容範囲（プロセス・ウインドウとも呼ぶ）を広く選
択できる。たとえは゛、アルミニューム配線材料に比べ
てより高温度での熱処理が可能になる。良好な実施例と
しては、Ｓｉ／ＳｉＧｅまたはＧａＡｓ／ＧａＡｌＡｓ
のようなヘテロ接合デバイスを有する集積回路において
酸化物超伝導材料として広く知られているＹ1Ｂａ2Ｃｕ
3Ｏ7のような超伝導材料を少なくともチップ・レベルの
相互接続配線として使用するが、本発明は、このような
特定の材料に限定されるものでないことは勿論である。
なわち電流ゲイン、が常温よりも極低温において極端に
増大するタイプの接合デバイス、すなわち、ある種類の
ヘテロ接合デバイス、と、この接合デバイスの極低温の
動作範囲にわたって超伝導性を示す酸化物超伝導材料の
配線とを組み合わせることにより、配線相互間の寄生的
な容量および抵抗を増加せずに動作性能および集積度を
大幅に向上できるばかりではなく、配線導体として通常
使用されるアルミニューム材料よりも製造プロセス変数
の許容範囲（プロセス・ウインドウとも呼ぶ）を広く選
択できる。たとえは゛、アルミニューム配線材料に比べ
てより高温度での熱処理が可能になる。良好な実施例と
しては、Ｓｉ／ＳｉＧｅまたはＧａＡｓ／ＧａＡｌＡｓ
のようなヘテロ接合デバイスを有する集積回路において
酸化物超伝導材料として広く知られているＹ1Ｂａ2Ｃｕ
3Ｏ7のような超伝導材料を少なくともチップ・レベルの
相互接続配線として使用するが、本発明は、このような
特定の材料に限定されるものでないことは勿論である。
【０００６】
【実施例】この発明は、極低温範囲で極端に増大した高
電流ゲイン性能を示すヘテロ接合半導体デバイスのチッ
プ・レベルでの相互接続配線として、この半導体デバイ
スの高電流ゲイン性能の動作温度よりも可成り高い遷移
温度（Ｔc）をもつ酸化物超伝導材料のナノメータ・オ
ーダの厚さおよびサブミクロン・オーダの幅をもつ薄膜
導体を使用することにより、寄生的な抵抗および容量を
減小すると共にデバイス性能を改善できる。たとえば、
ヘテロ接合デバイスがほぼ７７゜Ｋの極低温において極
めて高い電流ゲインの動作性能を発揮する半導体装置が
選択されたものと仮定する。この場合、配線材料とし
て、約９４゜ＫのＴcを有するＹ1Ｂａ2Ｃｕ3Ｏ7なる酸
化物超伝導材料を使用することにより、この配線を含む
半導体装置全体を、ヘテロ接合デバイスおよび配線材料
に最適な同一極低温雰囲気内に配置できる。さらに、こ
の配線導体は、超伝導状態で使用されるので、ナノメー
タ・オーダの極めて薄くかつサブミクロン・オーダの狭
い幅の薄膜条片形状のもので十分であり、そのため、寄
生的な容量および抵抗は勿論、断面積も著しく減少でき
る。これらの特徴の組み合わせにより、デバイス集積度
を増大させると同時に、配線導体の寸法を大幅に縮小さ
せることができるので、従来技術で遭遇している多くの
制約が簡略化できることになる。
電流ゲイン性能を示すヘテロ接合半導体デバイスのチッ
プ・レベルでの相互接続配線として、この半導体デバイ
スの高電流ゲイン性能の動作温度よりも可成り高い遷移
温度（Ｔc）をもつ酸化物超伝導材料のナノメータ・オ
ーダの厚さおよびサブミクロン・オーダの幅をもつ薄膜
導体を使用することにより、寄生的な抵抗および容量を
減小すると共にデバイス性能を改善できる。たとえば、
ヘテロ接合デバイスがほぼ７７゜Ｋの極低温において極
めて高い電流ゲインの動作性能を発揮する半導体装置が
選択されたものと仮定する。この場合、配線材料とし
て、約９４゜ＫのＴcを有するＹ1Ｂａ2Ｃｕ3Ｏ7なる酸
化物超伝導材料を使用することにより、この配線を含む
半導体装置全体を、ヘテロ接合デバイスおよび配線材料
に最適な同一極低温雰囲気内に配置できる。さらに、こ
の配線導体は、超伝導状態で使用されるので、ナノメー
タ・オーダの極めて薄くかつサブミクロン・オーダの狭
い幅の薄膜条片形状のもので十分であり、そのため、寄
生的な容量および抵抗は勿論、断面積も著しく減少でき
る。これらの特徴の組み合わせにより、デバイス集積度
を増大させると同時に、配線導体の寸法を大幅に縮小さ
せることができるので、従来技術で遭遇している多くの
制約が簡略化できることになる。
【０００７】図１を参照すると、極低温で高電流ゲイン
を示すように構成されているヘテロ接合デバイスと、該
デバイス相互間を接続するための配線導体とを例示する
概略的なスケッチ図が図示されている。この図１におい
て、チップ１内のカット・アウト２は、バイポーラ・タ
イプの代表的なヘテロ接合デバイスの概略的な断面が、
該カット・アウトの背部において示すように例示されて
いる。ヘテロ接合型のトランジスタは、ｐーｎ接合部を
形成する異種半導体材料による３端子式のデバイスであ
り、また、一般的にはバイポーラ型および電界効果型の
ものである。このバイポーラの選択は、一般的には、２
個の導体がチップの表面で極めて近接した状態になるよ
うな例示のためになされたものであり、この発明におけ
る基本的な配線導体の小型化に対する必要性が、バイポ
ーラ・タイプのデバイスの場合に、ある程度明確になる
ようにされている。
を示すように構成されているヘテロ接合デバイスと、該
デバイス相互間を接続するための配線導体とを例示する
概略的なスケッチ図が図示されている。この図１におい
て、チップ１内のカット・アウト２は、バイポーラ・タ
イプの代表的なヘテロ接合デバイスの概略的な断面が、
該カット・アウトの背部において示すように例示されて
いる。ヘテロ接合型のトランジスタは、ｐーｎ接合部を
形成する異種半導体材料による３端子式のデバイスであ
り、また、一般的にはバイポーラ型および電界効果型の
ものである。このバイポーラの選択は、一般的には、２
個の導体がチップの表面で極めて近接した状態になるよ
うな例示のためになされたものであり、この発明におけ
る基本的な配線導体の小型化に対する必要性が、バイポ
ーラ・タイプのデバイスの場合に、ある程度明確になる
ようにされている。
【０００８】図１において、チップ１内のバイポーラ・
デバイス、すなわちトランジスタ、４は、基板３上のコ
レクタ層５と、ヘテロ接合部８を介してその上に形成さ
れたベース層６と、ヘテロ接合部９を介してその上に形
成された小面積のエミッタ層７とを含む。ヘテロ接合部
とは、異なる特性を有する異種半導体材料間の界面であ
り、たとえば、ＧａＡｓとＧａＡｌＡｓとの界面、およ
び、ＳｉとＳｉ／Ｇｅとの界面である。このデバイス４
における第１の界面はコレクタ・ベース接合部８であ
り、また、第２の界面はエミッタ・ベース接合部９であ
る。８および９として例示されているヘテロ接合部は、
デバイスの増幅特性に関連があるものである。本共同発
明者のうち、ジ・エル・パットンおよびジェ・エム・シ
ー・ストークの両名が、すでに、著名な英文雑誌”ＩＥ
ＥＥ，ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲ
Ｓ”Ｖｏｌ９，ＮＯ４，Ａｐｒｉｌ １９８８，ｐｐ１
６５−１６７によりＳｉとＳｉ／Ｇｅからなるヘテロ接
合型デバイスが極低温の動作範囲において極めて高い増
幅特性を示すことを発表してきた。トランジスタ４の活
性領域であるコレクタ５、ベース６およびエミッタ７に
は、それぞれに、表面にまで延びている接続導体１０、
１１および１２が備えられている。活性領域のうちの最
低層であるコレクタ５に至る接続導体１０は、通常はイ
オン注入のものである。導体１１はベース６に接続され
ている。このベース接続導体の特性として、エミッタ７
に近接していなければならないが、エミッタ７またはエ
ミッタ接続導体１２に短絡すべきではない。このため
に、ベース接続導体１１およびエミッタ接続導体１２の
各寸法が重要になる。チップ１の表面上には、さらに、
幾つかの層が形成されている。その中の層１３および１
４が例示の目的で示されている。また、各デバイスの活
性領域に至る各接続導体が、これらの層を通して延長し
ている。第１の層１３は、一般的には、表面上に露出し
ている活性領域内に不純物が侵入することを防止するた
めの表面安定化層であり、また、その上に形成されてい
る第２の層１４は、一般的には、絶縁材料による平面化
層であって、図示されていない別の導電パターンを設け
ることを許容するものである。本発明では、トランジス
タ４のエミッタ、ベースおよびコレクタの各接続導体１
２、１１および１０から延びていて、符号１５、１６お
よび１７が、それぞれ、付されている各相互配線導体が
超伝導材料の薄膜から構成されている。これらの各相互
配線薄膜導体は、チップ１の縁１９において外部接続用
の別の配線基板１８に相互接続される。
デバイス、すなわちトランジスタ、４は、基板３上のコ
レクタ層５と、ヘテロ接合部８を介してその上に形成さ
れたベース層６と、ヘテロ接合部９を介してその上に形
成された小面積のエミッタ層７とを含む。ヘテロ接合部
とは、異なる特性を有する異種半導体材料間の界面であ
り、たとえば、ＧａＡｓとＧａＡｌＡｓとの界面、およ
び、ＳｉとＳｉ／Ｇｅとの界面である。このデバイス４
における第１の界面はコレクタ・ベース接合部８であ
り、また、第２の界面はエミッタ・ベース接合部９であ
る。８および９として例示されているヘテロ接合部は、
デバイスの増幅特性に関連があるものである。本共同発
明者のうち、ジ・エル・パットンおよびジェ・エム・シ
ー・ストークの両名が、すでに、著名な英文雑誌”ＩＥ
ＥＥ，ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲ
Ｓ”Ｖｏｌ９，ＮＯ４，Ａｐｒｉｌ １９８８，ｐｐ１
６５−１６７によりＳｉとＳｉ／Ｇｅからなるヘテロ接
合型デバイスが極低温の動作範囲において極めて高い増
幅特性を示すことを発表してきた。トランジスタ４の活
性領域であるコレクタ５、ベース６およびエミッタ７に
は、それぞれに、表面にまで延びている接続導体１０、
１１および１２が備えられている。活性領域のうちの最
低層であるコレクタ５に至る接続導体１０は、通常はイ
オン注入のものである。導体１１はベース６に接続され
ている。このベース接続導体の特性として、エミッタ７
に近接していなければならないが、エミッタ７またはエ
ミッタ接続導体１２に短絡すべきではない。このため
に、ベース接続導体１１およびエミッタ接続導体１２の
各寸法が重要になる。チップ１の表面上には、さらに、
幾つかの層が形成されている。その中の層１３および１
４が例示の目的で示されている。また、各デバイスの活
性領域に至る各接続導体が、これらの層を通して延長し
ている。第１の層１３は、一般的には、表面上に露出し
ている活性領域内に不純物が侵入することを防止するた
めの表面安定化層であり、また、その上に形成されてい
る第２の層１４は、一般的には、絶縁材料による平面化
層であって、図示されていない別の導電パターンを設け
ることを許容するものである。本発明では、トランジス
タ４のエミッタ、ベースおよびコレクタの各接続導体１
２、１１および１０から延びていて、符号１５、１６お
よび１７が、それぞれ、付されている各相互配線導体が
超伝導材料の薄膜から構成されている。これらの各相互
配線薄膜導体は、チップ１の縁１９において外部接続用
の別の配線基板１８に相互接続される。
【０００９】従来、チップ上の配線およびリード線引き
出しには、多くの方法が提案され、使用されてきた。そ
のあるものは、チップ外部に直接引き出すようにチップ
周縁上に接続部を有しており、他のものは、多層レベル
のセラミック・モジュールの構成のものである。この発
明によれば、超伝導体材料で相互配線されたヘテロ接合
のトランジスタは、たとえば、大体７７゜Ｋの液体窒素
の近傍温度の雰囲気条件の下で動作するように選択され
る。この雰囲気条件は、図１では、符号２０を付した要
素で示されている。
出しには、多くの方法が提案され、使用されてきた。そ
のあるものは、チップ外部に直接引き出すようにチップ
周縁上に接続部を有しており、他のものは、多層レベル
のセラミック・モジュールの構成のものである。この発
明によれば、超伝導体材料で相互配線されたヘテロ接合
のトランジスタは、たとえば、大体７７゜Ｋの液体窒素
の近傍温度の雰囲気条件の下で動作するように選択され
る。この雰囲気条件は、図１では、符号２０を付した要
素で示されている。
【００１０】現在の技術の代表的なチップにおいては、
数十万個にも及ぶ多数のトランジスタ４が全て相互に配
線されていることから、図１におけるスケールは実際の
比率とは関係がないことは明らかであろう。
数十万個にも及ぶ多数のトランジスタ４が全て相互に配
線されていることから、図１におけるスケールは実際の
比率とは関係がないことは明らかであろう。
【００１１】この発明の重要な局面は雰囲気温度であ
る。この発明者の知見によれば、ヘテロ接合トランジス
タは極低温度では極めて感度が高く、特に、雰囲気温度
が約７７゜Ｋに維持されているときには、接合部が高電
流ゲインを示すことが可能である。このことは次の事実
と結合されている。すなわち、相互配線導体１５、１６
および１７のための超伝導材料としては、７７゜Ｋより
も可成り高温度の遷移温度（Ｔc）を有するような超伝
導体材料を選択しなければならないという事実と結合さ
れている。このような超伝導材料の配線導体およびヘテ
ロ接合型のトランジスタが、ともに、最も豊富で最も安
価なガスである窒素によって、動作雰囲気状態に維持さ
れることになる。
る。この発明者の知見によれば、ヘテロ接合トランジス
タは極低温度では極めて感度が高く、特に、雰囲気温度
が約７７゜Ｋに維持されているときには、接合部が高電
流ゲインを示すことが可能である。このことは次の事実
と結合されている。すなわち、相互配線導体１５、１６
および１７のための超伝導材料としては、７７゜Ｋより
も可成り高温度の遷移温度（Ｔc）を有するような超伝
導体材料を選択しなければならないという事実と結合さ
れている。このような超伝導材料の配線導体およびヘテ
ロ接合型のトランジスタが、ともに、最も豊富で最も安
価なガスである窒素によって、動作雰囲気状態に維持さ
れることになる。
【００１２】次に図２を参照すると、エミッタ接続導体
１２に到達したときの相互配線用薄膜導体１５が、拡大
破断されて示されている。この破断図においては、接続
導体１２の頂部を示すために、相互配線薄膜導体１５の
先頭部が破断されている。この薄膜導体１５は、通常
は、前縁２１まで延びているものである。平面化層１４
の厚さは、一般的には、この薄膜導体１５とほぼ同じ厚
みのものである。寸法Ｄは本質的には薄膜導体の高さ、
すなわち厚さ、であって、超伝導電流を流通させるため
の絶対的な最小寸法、すなわち、精々、数十ナノメータ
であるナノメータ・オーダの厚さ、に維持することが可
能である。この寸法Ｄがより小さくなる程、その寄生的
な容量が減少することになる。同様にして、チップ占有
面積を規定する幅寸法Ｗはできるだけ狭く決定される。
その理由は、超伝導性の回路の場合、大電流を流通させ
る必要性は比較的小さいものであり、通常、サブミクロ
ン・オーダの幅の細片状の導体で十分だからである。こ
の幅Ｗの減少によっても、その寄生的な容量が減少す
る。
１２に到達したときの相互配線用薄膜導体１５が、拡大
破断されて示されている。この破断図においては、接続
導体１２の頂部を示すために、相互配線薄膜導体１５の
先頭部が破断されている。この薄膜導体１５は、通常
は、前縁２１まで延びているものである。平面化層１４
の厚さは、一般的には、この薄膜導体１５とほぼ同じ厚
みのものである。寸法Ｄは本質的には薄膜導体の高さ、
すなわち厚さ、であって、超伝導電流を流通させるため
の絶対的な最小寸法、すなわち、精々、数十ナノメータ
であるナノメータ・オーダの厚さ、に維持することが可
能である。この寸法Ｄがより小さくなる程、その寄生的
な容量が減少することになる。同様にして、チップ占有
面積を規定する幅寸法Ｗはできるだけ狭く決定される。
その理由は、超伝導性の回路の場合、大電流を流通させ
る必要性は比較的小さいものであり、通常、サブミクロ
ン・オーダの幅の細片状の導体で十分だからである。こ
の幅Ｗの減少によっても、その寄生的な容量が減少す
る。
【００１３】一般的に高遷移温度（Ｔc）の超伝導体と
して知られた酸化物型の超伝導体材料が存在する。これ
らの材料は、代表的には、７７゜Ｋよりも高い遷移温度
を有しており、これらの材料は、この発明の目的のため
には適当である。これらの化合物の中の最もよく調べら
れたものは、その過渡的な温度が９４゜Ｋのものであっ
て、化学式がＹ1Ｂａ2Ｃｕ3Ｏ7-yであるような、イット
リウム、バリウム、銅および酸素から形成されるもので
ある。ただし、ｙは約０．１である。この化合物は、１
ー２ー３化合物として従来から知られている。化合物の
別のファミリーとしては、たとえば次のものがある。す
なわち、約１０８゜Ｋの遷移温度を有するビスマス、ス
トロンチュウム、カルシュウム、銅および酸素からなる
もの、１２５゜Ｋの遷移温度を有するタリウム、ストロ
ンチュウム、カルシュウム、銅および酸素からなるも
の、および、約３７゜Ｋの遷移温度を有するランタン、
ストロンチュウム、銅および酸素からなるものである。
超伝導体化合物のファミリーに関する検討については、
次の雑誌に呈示されている。すなわち、材料研究会 Ｍ
ＲＳ ブレティン、第ＸＩＶ巻、第１号、１９８９年１
月、第４５頁ないし第４８頁（Materials Research Soc
iety MRS Bulletin, Volume XIV, No.1, January 1989,
pages 45 to 48）に呈示されている。一般的に、１ー
２ー３型の化合物は、各構成元素の酸化物が層状に付着
され、次に、その主要な雰囲気条件を変更しないで、７
００゜Ｃ程度の高温度にまで上昇されてアニーリング処
理がなされるが、これは、熱処理温度に約４５０℃の上
限がある通常のアルミニュウム導体とは対照的のことで
ある。高いＴcの超伝導体の利点の一つは、それらの材
料に付随するプロセス・ウインドウが、一般的には、通
常の金属導体よりは相当に広いことである。超伝導体の
相互接続のための配線付着プロセスは、多様な蒸着技術
によって実施することができる。これらの技術について
の諸例は次の雑誌において検討されている。すなわち、
材料研究会 ＭＲＳ ブレティン、第ＸＩＶ巻、第１号、
１９８９年１月、第５８頁ないし第６２頁（Materials
Research Society MRS Bulletin, Volume XIV, No.1, J
anuary 1989, pages 58-62）において検討されている。
図２における厚みまたはＤなる寸法のためには、薄膜導
体１５が所要の形状にわたって連続していることだけが
必要とされる。これの意味することは、そのプロセスに
依存して、層の厚みが数十ナノメータであるということ
である。フィルムのパターン操作は、半導体分野では好
適に採用されている薄膜エッチング技術を用いることに
より達成できる。ナノメータ・オーダーの薄膜厚みのた
めに、配線導体の縁取りおよび隣接導体相互間の容量が
相当に減少される。このために、回路配線密度を制限す
る要因がリソグラフィ解像能力だけになる。ここで説明
された半導体集積回路技術は、少なくともチップ・レベ
ルの相互接続用の配線材料として高遷移温度の超伝導材
料を使用すると共にしその遷移温度を下回る極低温にお
いて高感度の動作を行うヘテロ接合のトランジスタを使
用するものである。
して知られた酸化物型の超伝導体材料が存在する。これ
らの材料は、代表的には、７７゜Ｋよりも高い遷移温度
を有しており、これらの材料は、この発明の目的のため
には適当である。これらの化合物の中の最もよく調べら
れたものは、その過渡的な温度が９４゜Ｋのものであっ
て、化学式がＹ1Ｂａ2Ｃｕ3Ｏ7-yであるような、イット
リウム、バリウム、銅および酸素から形成されるもので
ある。ただし、ｙは約０．１である。この化合物は、１
ー２ー３化合物として従来から知られている。化合物の
別のファミリーとしては、たとえば次のものがある。す
なわち、約１０８゜Ｋの遷移温度を有するビスマス、ス
トロンチュウム、カルシュウム、銅および酸素からなる
もの、１２５゜Ｋの遷移温度を有するタリウム、ストロ
ンチュウム、カルシュウム、銅および酸素からなるも
の、および、約３７゜Ｋの遷移温度を有するランタン、
ストロンチュウム、銅および酸素からなるものである。
超伝導体化合物のファミリーに関する検討については、
次の雑誌に呈示されている。すなわち、材料研究会 Ｍ
ＲＳ ブレティン、第ＸＩＶ巻、第１号、１９８９年１
月、第４５頁ないし第４８頁（Materials Research Soc
iety MRS Bulletin, Volume XIV, No.1, January 1989,
pages 45 to 48）に呈示されている。一般的に、１ー
２ー３型の化合物は、各構成元素の酸化物が層状に付着
され、次に、その主要な雰囲気条件を変更しないで、７
００゜Ｃ程度の高温度にまで上昇されてアニーリング処
理がなされるが、これは、熱処理温度に約４５０℃の上
限がある通常のアルミニュウム導体とは対照的のことで
ある。高いＴcの超伝導体の利点の一つは、それらの材
料に付随するプロセス・ウインドウが、一般的には、通
常の金属導体よりは相当に広いことである。超伝導体の
相互接続のための配線付着プロセスは、多様な蒸着技術
によって実施することができる。これらの技術について
の諸例は次の雑誌において検討されている。すなわち、
材料研究会 ＭＲＳ ブレティン、第ＸＩＶ巻、第１号、
１９８９年１月、第５８頁ないし第６２頁（Materials
Research Society MRS Bulletin, Volume XIV, No.1, J
anuary 1989, pages 58-62）において検討されている。
図２における厚みまたはＤなる寸法のためには、薄膜導
体１５が所要の形状にわたって連続していることだけが
必要とされる。これの意味することは、そのプロセスに
依存して、層の厚みが数十ナノメータであるということ
である。フィルムのパターン操作は、半導体分野では好
適に採用されている薄膜エッチング技術を用いることに
より達成できる。ナノメータ・オーダーの薄膜厚みのた
めに、配線導体の縁取りおよび隣接導体相互間の容量が
相当に減少される。このために、回路配線密度を制限す
る要因がリソグラフィ解像能力だけになる。ここで説明
された半導体集積回路技術は、少なくともチップ・レベ
ルの相互接続用の配線材料として高遷移温度の超伝導材
料を使用すると共にしその遷移温度を下回る極低温にお
いて高感度の動作を行うヘテロ接合のトランジスタを使
用するものである。
【００１４】
【発明の効果】この発明により、集積回路技術におい
て、動作速度および集積密度の双方における高い性能が
達成される。
て、動作速度および集積密度の双方における高い性能が
達成される。
【図１】デバイスを例示する集積回路の一部と、この発
明の低い温度の環境における相互接続用配線部との概略
的な斜視図である。
明の低い温度の環境における相互接続用配線部との概略
的な斜視図である。
【図２】相互接続用導体の拡大した概略的な斜視図であ
る。
る。
１ チップ ２ カット・アウト ３ 基板 ４ デバイス（トランジスタ） ５ コレクタ層 ６ ベース層 ７ エミッタ層 ８ コレクターベース接合部 ９ エミッターベース接合部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 39/22 ＺＡＡ Ｚ Ｈ０１Ｌ 29/205 (72)発明者 リチャード・ジョセフ・ガンビノ アメリカ合衆国ニューヨーク州ヨークタウ ン・ハイツ、 ハンダーブロック・ロード 2433番地 (72)発明者 ロジャー・ヒルセン・コーク アメリカ合衆国ニューヨーク州アマウォー ク、 ベデル・ロード ６エー・エー番地 (72)発明者 ロバート・ベンジャミン・ライボイツ アメリカ合衆国ニューヨーク州ピークスキ ル、 ファースト・ドック・ロード 407 番地 (72)発明者 ガリー・リー・パツトン アメリカ合衆国ニューヨーク州ポキプシ ー、 シーニック・ヒルズ・ドライブ 47 番地 (72)発明者 ジョージ・アンソニイ・サイ・ハラス アメリカ合衆国ニューヨーク州マウント・ キスコ、 スチュワート・プレイス 25番 地 (72)発明者 ジョハニス・マリア・コーネリス・ストー ク アメリカ合衆国ニューヨーク州ヨークタウ ン・ハイツ、 スプリングハースト・スト リート 2728番地 (56)参考文献 特開 昭61−74757（ＪＰ，Ａ) ＩＥＥＥ，ＥＬＥＣＴＲＯＮ ＤＥＶＩ ＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．９，Ｎ Ｏ．４，ＡＰＲＩＬ 1988，，Ｐ．165〜 Ｐ．167 新技術開発事業団編「高温超電導データ ブック▲ＩＩ▼」、丸善、1989年12月発行 大森正道編超高速デジタルデバイスシリ ーズ３「超高速化合物半導体デバイス」培 風館、平成６年11月発行
Claims (4)
- 【請求項１】少なくともエミッタ・ベース接合としてヘ
テロ接合を含み極低温の動作温度でより高い感度を示す
ように構成されたトランジスタを複数個含んでいる半導
体チップであって、前記トランジスタの各々には、エミ
ッタおよびベースへ各々接続されて前記チップの表面に
露出している導電性端子部材が設けられている前記チッ
プと、 前記トランジスタの前記動作温度よりも高い遷移温度を
有する酸化物超伝導材料からなり、複数個のトランジス
タの対応する前記露出した端子部材相互間を接続して前
記チップ表面上に延びているナノメータ・オーダの厚み
を有する相互配線用薄膜導体と、 前記相互配線用薄膜導体を含む半導体チップ全体を前記
極低温動作温度に維持する手段と、 より成る高感度のヘテロ接合型半導体装置。 - 【請求項２】前記ヘテロ接合トランジスタは、シリコン
・ゲルマニュウムのベースとヘテロ接合部により分離さ
れたシリコンのエミッタからなる請求項１に記載の装
置。 - 【請求項３】前記ヘテロ接合トランジスタは、ガリウム
・アルミニュウム・ヒ化物のベースとヘテロ接合部によ
り分離されたガリウム・ヒ化物のエミッタからなる請求
項１に記載の装置。 - 【請求項４】少なくとも１個の相互配線用薄膜導体は、
チップの外縁に隣接した外部配線基板上の対応する相互
接続配線導体に対する延長部を含んでいる請求項１に記
載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US473483 | 1983-03-09 | ||
| US47348390A | 1990-02-01 | 1990-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750307A JPH0750307A (ja) | 1995-02-21 |
| JPH0834220B2 true JPH0834220B2 (ja) | 1996-03-29 |
Family
ID=23879717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2415180A Expired - Lifetime JPH0834220B2 (ja) | 1990-02-01 | 1990-12-27 | ヘテロ接合型半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0439750B1 (ja) |
| JP (1) | JPH0834220B2 (ja) |
| DE (1) | DE69030247D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822773B2 (ja) * | 1992-04-28 | 1998-11-11 | 住友電気工業株式会社 | 超電導インタフェース回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0282012A3 (en) * | 1987-03-09 | 1989-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Superconducting semiconductor device |
| JPS63314850A (ja) * | 1987-06-18 | 1988-12-22 | Fujitsu Ltd | 半導体装置 |
| JPS6474757A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Semiconductor device |
| JPH0262082A (ja) * | 1988-08-29 | 1990-03-01 | Fujitsu Ltd | 超伝導トランジスタ |
| EP0413333A3 (en) * | 1989-08-18 | 1991-07-24 | Hitachi, Ltd. | A superconductized semiconductor device |
-
1990
- 1990-12-13 DE DE69030247T patent/DE69030247D1/de not_active Expired - Lifetime
- 1990-12-13 EP EP90124051A patent/EP0439750B1/en not_active Expired - Lifetime
- 1990-12-27 JP JP2415180A patent/JPH0834220B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| ＩＥＥＥ，ＥＬＥＣＴＲＯＮＤＥＶＩＣＥＬＥＴＴＥＲＳ，ＶＯＬ．９，ＮＯ．４，ＡＰＲＩＬ１９８８，，Ｐ．１６５〜Ｐ．１６７ |
| 大森正道編超高速デジタルデバイスシリーズ３「超高速化合物半導体デバイス」培風館、平成６年１１月発行 |
| 新技術開発事業団編「高温超電導データブック▲ＩＩ▼」、丸善、１９８９年１２月発行 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750307A (ja) | 1995-02-21 |
| DE69030247D1 (de) | 1997-04-24 |
| EP0439750A2 (en) | 1991-08-07 |
| EP0439750B1 (en) | 1997-03-19 |
| EP0439750A3 (en) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005540B1 (ko) | 초전도체의 배선을 가지는 반도체 장치 | |
| US3341755A (en) | Switching transistor structure and method of making the same | |
| US3506893A (en) | Integrated circuits with surface barrier diodes | |
| US3575646A (en) | Integrated circuit structures including controlled rectifiers | |
| US3590479A (en) | Method for making ambient atmosphere isolated semiconductor devices | |
| JP3156307B2 (ja) | 一電子トンネルトランジスタ及びその集積回路 | |
| US3475664A (en) | Ambient atmosphere isolated semiconductor devices | |
| JPS6233750B2 (ja) | ||
| JPS648468B2 (ja) | ||
| US3284639A (en) | Semiconductor switch device of controlled rectifier type responsive to approximately equal gate signals of either polarity | |
| JPH0834220B2 (ja) | ヘテロ接合型半導体装置 | |
| US3707656A (en) | Transistor comprising layers of silicon dioxide and silicon nitride | |
| US3825997A (en) | Method for making semiconductor device | |
| JPS61113270A (ja) | モノリシックトランジスタ論理回路 | |
| US4388636A (en) | Static memory cell and memory constructed from such cells | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| US20050092981A1 (en) | Superconducting integrated circuit and methods of forming same | |
| JPH0252863B2 (ja) | ||
| US5089873A (en) | Integrated circuit having a vertical transistor | |
| US6579741B2 (en) | Monolithically integrated sensing device and method of manufacture | |
| US4042948A (en) | Integrated circuit isolation with mesas and/or insulating substrate | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| CA1087321A (en) | Integrated circuit with static induction transistor | |
| RU2166220C2 (ru) | Биполярный транзистор |