JPH08340060A - Package for semiconductor and semiconductor module - Google Patents

Package for semiconductor and semiconductor module

Info

Publication number
JPH08340060A
JPH08340060A JP14706295A JP14706295A JPH08340060A JP H08340060 A JPH08340060 A JP H08340060A JP 14706295 A JP14706295 A JP 14706295A JP 14706295 A JP14706295 A JP 14706295A JP H08340060 A JPH08340060 A JP H08340060A
Authority
JP
Japan
Prior art keywords
package
conductive resin
semiconductor
resin
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14706295A
Other languages
Japanese (ja)
Inventor
Takashi Takahashi
孝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14706295A priority Critical patent/JPH08340060A/en
Publication of JPH08340060A publication Critical patent/JPH08340060A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE: To provide a ceramic package for semiconductor which have connecting bumps as input output terminals and can improve the reliability of connecting sections against heat history, etc., and the electrical connection of the bumps without using any solder alloy containing Pb. CONSTITUTION: Electrode pads 3 are formed on one main surface of the main body of a ceramic package 1 containing an internal wiring layer 2 so that the pads 3 can be electrically connected to the layer 2. Conductive resin bumps 6 which are composed of a resin material having conductivity in at least its surface section are connected to the pads 3 through an anisotropic conductive resin layer 5. The resin layer 5 contains conductive sections only at the parts which are held between the pads 3 and bumps 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入出力端子として突起
接続体(バンプ)を有する半導体用パッケージおよびそ
れを用いた半導体実装モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having a bump connection body (bump) as an input / output terminal and a semiconductor mounting module using the same.

【0002】[0002]

【従来の技術】LSI等の半導体チップが実装されるセ
ラミックス、樹脂、金属等からなる各種のパッケージ
は、LSIの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。
2. Description of the Related Art Various packages made of ceramics, resin, metal, etc., on which semiconductor chips such as LSI are mounted, are highly densified by high integration, high speed, large power consumption, and large chips of LSI. There is a trend toward higher speeds and higher heat dissipation. In addition, these semiconductors are also used for workstations, personal computers, minicomputers,
From industrial applications such as large-scale computers to electronic devices such as portable devices, printers, copiers, cameras, televisions, and video devices, semiconductor performance has improved.

【0003】高性能、高集積なLSIを搭載するパッケ
ージには、LSIと多端子・狭ピッチで接続ができるこ
と、配線密度が高いこと、放熱性がよいこと、高速の信
号を扱うことができること、パッケージの端子自体を多
端子・狭ピッチ化できること、等が求められている。さ
らに、これらの条件を満足する高性能なパッケージを、
簡単な工程でかつ高信頼性の下で安価に作製する技術が
必要になっている。
A high-performance, highly-integrated LSI package can be connected to the LSI at multiple terminals with a narrow pitch, has a high wiring density, has good heat dissipation, and can handle high-speed signals. It is required that the terminals of the package itself be multi-terminal and have a narrow pitch. In addition, a high-performance package that satisfies these conditions
There is a need for a technique that can be easily manufactured at low cost with high reliability.

【0004】上述したようなパッケージの多端子・狭ピ
ッチ化を満足させるために、パッケージ構造は従来のピ
ン挿入型からQFP(Quad Flat Package) やBGA(Ba
llGrid Array)等の表面実装型に移行している。表面実
装型の中でも、特にパッケージの入出力端子として半田
からなる突起接続体(バンプ)を用いたBGAパッケー
ジは接続距離の短縮が図れ、接続部のインダクタンスに
よる高速信号の反射や遅延等が抑制できる等の利点を有
することから、高性能、高集積なLSIのパッケージと
して期待されている。BGAは、当初はスーパーコンピ
ュータや大型コンピュータ等の用途に使用され、最近で
はパーソナルコンピュータや携帯機器等の民生品へと使
用用途が広がってきている。
In order to satisfy the multi-terminal / narrow pitch of the package as described above, the package structure is changed from the conventional pin insertion type to QFP (Quad Flat Package) or BGA (Ba).
llGrid Array) and other surface-mount types. Among the surface mount types, the BGA package using the bump connection body (bump) made of solder as the input / output terminal of the package can shorten the connection distance and can suppress reflection and delay of high-speed signals due to the inductance of the connection portion. Since it has advantages such as the above, it is expected as a high performance and highly integrated LSI package. BGA was initially used for applications such as supercomputers and large-scale computers, and has recently been used for consumer products such as personal computers and portable devices.

【0005】また、BGAは半田バンプによる接続距離
の短縮に加えて、バンプ形成により狭ピッチ・多端子化
が容易であり、さらにこのバンプ形成による狭ピッチ・
多端子化はパッケージサイズそのものを縮小化し、プリ
ント基板等への実装密度の向上、配線の寄生容量、イン
ダクタンス、抵抗等の低減による電気特性の向上、パッ
ケージの小型化による高周波特性の改善等が期待でき
る。上記半田バンプの形成材料としては、一般に Pb-Sn
系の共晶半田が使用されており、このような半田バンプ
はパッド上に Sn-Pb共晶半田ペースト等を印刷し、この
半田ペースト上に治具を用いて Sn-Pb共晶半田ボールを
載せた後、半田ペーストを溶融することによって接合さ
れる。
In addition to shortening the connection distance by solder bumps, BGA also facilitates narrow pitch and multiple terminals by forming bumps.
The use of multiple terminals will reduce the package size itself, and it is expected to improve the mounting density on the printed circuit board, improve electrical characteristics by reducing wiring parasitic capacitance, inductance, resistance, etc., and improve high-frequency characteristics by reducing the package size. it can. Generally, Pb-Sn is used as the material for forming the solder bumps.
This type of eutectic solder is used.For such solder bumps, Sn-Pb eutectic solder paste is printed on the pad, and a Sn-Pb eutectic solder ball is printed on the solder paste using a jig. After mounting, they are joined by melting the solder paste.

【0006】さらに、LSIの高速化に伴って消費電力
が上昇し、発熱量は年々増加する傾向にあることから、
パッケージの放熱面からは放熱性に優れる構造や材料が
必要となっている。高放熱性パッケージとしては、セラ
ミックスパッケージ、金属をパッケージ本体とするも
の、プリント基板、樹脂等からなるパッケージに放熱用
のヒートシンクを取り付けたもの等が使用されている
が、セラミックスパッケージを使用する場合が多い。セ
ラミックスパッケージの中でも、窒化アルミニウム(Al
N) 等の高熱伝導性材料を使用したものは、特にパッケ
ージの熱抵抗が低いものとして使用されている。
Further, as the speed of the LSI increases, the power consumption increases and the amount of heat generated tends to increase year by year.
From the heat dissipation surface of the package, a structure and material with excellent heat dissipation are required. As the high heat dissipation package, a ceramic package, a package with a metal body, a package made of a printed circuit board, a resin, etc. with a heat sink for heat dissipation are used. Many. Among the ceramic packages, aluminum nitride (Al
Those using high thermal conductivity materials such as N) are especially used as packages having low thermal resistance.

【0007】上述したように、セラミックスを用いたB
GAパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体素子用のパ
ッケージとして期待されている。しかしながら、セラミ
ックス製BGAパッケージは、プリント基板等に搭載し
た際に、セラミックス製のパッケージ本体とプリント基
板との間の熱膨張係数の差が大きいことから、接続部で
ある半田バンプ部分の信頼性が低下しやすいという問題
を有している。
As described above, B using ceramics
The GA package is a high-density package satisfying high heat dissipation and excellent electrical characteristics, capable of multiple terminals and narrow pitches, and is expected as a package for high-speed and highly integrated semiconductor elements. . However, when the ceramic BGA package is mounted on a printed circuit board or the like, the difference in the coefficient of thermal expansion between the ceramic package body and the printed circuit board is large, and therefore the reliability of the solder bump portion, which is the connection portion, is high. It has a problem that it tends to decrease.

【0008】すなわち、一般にセラミックス材料の熱膨
張係数は10-6/Kオーダで、樹脂材料のそれは10-5/Kのオ
ーダであるため、BGAパッケージをプリント基板に搭
載する際のリフロー半田付け工程で受ける熱履歴や、通
常の使用中における環境温度変化による熱履歴によっ
て、半田バンプ部分に亀裂等が発生し、接合強度の低下
や接続抵抗の増加による接続不良等を招いていた。この
ようなことから、熱履歴に対して信頼性に優れるバンプ
構造が求められている。
That is, since the coefficient of thermal expansion of a ceramic material is generally on the order of 10 -6 / K and that of a resin material is on the order of 10 -5 / K, a reflow soldering process when mounting a BGA package on a printed circuit board. Due to the heat history received in the above, and the heat history due to the change in the ambient temperature during normal use, cracks and the like are generated in the solder bump portion, resulting in poor connection strength and connection failure due to an increase in connection resistance. For this reason, there is a demand for a bump structure that is highly reliable with respect to thermal history.

【0009】一方、上記した半田バンプの熱疲労等によ
る信頼性低下とは別に、最近の環境破壊に対する関心の
高まりによって、Pbを含むはんだ合金の使用を削減する
ことが求められている。すなわち、Pbを含むはんだ合金
を多量に使用した廃電子部品は、従来、通常の産業廃棄
物や一般廃棄物と同様に、主として埋め立て処理するこ
とが一般的であったが、Pbを含むはんだ合金を多量に使
用した廃電子部品をそのまま埋立て等により処理し続け
ると、廃電子部品中に存在するPb成分の溶出によって、
環境や生物等に対して悪影響を及ぼすことが危惧されて
いる。このようなことからも、 Pb-Sn半田合金等を用い
ることなく、バンプの形成と接合を実現することが求め
られている。
On the other hand, in addition to the decrease in reliability due to the thermal fatigue of the solder bumps, etc., there has been a demand for reducing the use of solder alloys containing Pb due to the recent growing interest in environmental damage. That is, waste electronic components that use a large amount of Pb-containing solder alloys, like ordinary industrial waste and general waste, have generally been mainly landfilled, but solder alloys containing Pb If you continue to dispose of the waste electronic components that used a large amount of by directly landfilling etc., due to the elution of the Pb component existing in the waste electronic components,
It is feared that the environment and living things will be adversely affected. Therefore, it is required to realize bump formation and bonding without using Pb-Sn solder alloy or the like.

【0010】[0010]

【発明が解決しようとする課題】上述したように、従来
のセラミックス製BGAパッケージでは、それをプリン
ト基板等に実装する際のリフロー半田付け工程や使用中
における環境温度変化による熱履歴を受けた際に、セラ
ミックス製パッケージとプリント基板等との間の熱膨張
差によって、接続部である半田バンプ部分に応力や歪が
発生し、半田バンプが熱疲労破壊したり、あるいはセラ
ミックス製パッケージが応力破壊する等、接続部信頼性
が低いという問題を有していた。また、Pbを含むはんだ
合金等は、最近の環境破壊に対する関心の高まりによっ
て、その使用を削減することが求められており、このよ
うなことからも半田バンプおよび半田ペーストによる接
合に代り得るバンプ構造および接合方法が求められてい
る。
As described above, in the conventional ceramic BGA package, when it is subjected to a reflow soldering process for mounting it on a printed circuit board or the like or a thermal history due to a change in environmental temperature during use. In addition, due to the difference in thermal expansion between the ceramic package and the printed circuit board or the like, stress or strain is generated in the solder bump portion, which is the connection portion, and the solder bump undergoes thermal fatigue fracture or the ceramic package undergoes stress fracture. Therefore, there is a problem that the reliability of the connection portion is low. In addition, solder alloys containing Pb have been required to reduce their use due to the recent growing concern over environmental damage. From this reason as well, a bump structure that can replace solder bumps and solder paste bonding can be used. And a joining method is required.

【0011】本発明は、このような課題に対処するべく
なされたもので、入出力端子として突起接続体(バン
プ)を有するセラミックス製パッケージの熱履歴等に対
する接続部信頼性を向上させると共に、Pbを含む半田合
金を使用することなく、突起接続体部分の電気的接続を
高信頼性の下で実現した半導体用パッケージ、およびそ
れを用いた半導体実装モジュールを提供することを目的
としている。
The present invention has been made to solve such a problem, and improves the reliability of the connecting portion against the thermal history of a ceramic package having a bump connecting body (bump) as an input / output terminal, and Pb An object of the present invention is to provide a semiconductor package in which the electrical connection of the projection connection body portion is realized with high reliability without using a solder alloy containing the above, and a semiconductor mounting module using the same.

【0012】[0012]

【課題を解決するための手段】本発明の半導体用パッケ
ージは、内部配線層を有するセラミックス製パッケージ
本体と、前記内部配線層と電気的に接続するように、前
記セラミックス製パッケージの一主面上に形成された電
極パッドと、少なくとも表面部に導電性が付与された樹
脂材料により形成され、前記電極パッド上に異方性導電
樹脂層を介して接合された突起接続体とを具備すること
を特徴としている。
SUMMARY OF THE INVENTION A semiconductor package according to the present invention is a ceramic package body having an internal wiring layer, and a ceramic package on one main surface thereof so as to be electrically connected to the internal wiring layer. An electrode pad formed on the electrode pad, and a projection connector formed of a resin material having conductivity at least on the surface thereof and joined to the electrode pad via an anisotropic conductive resin layer. It has a feature.

【0013】また、本発明の半導体実装モジュールは、
上記した本発明の半導体用パッケージと、前記半導体用
パッケージに搭載された半導体素子とを有する半導体パ
ッケージ部品と、前記半導体パッケージ部品と導電手段
を介して接続されたプリント基板とを具備することを特
徴としている。
Further, the semiconductor mounting module of the present invention is
A semiconductor package component having the above-described semiconductor package of the present invention, a semiconductor element mounted on the semiconductor package, and a printed circuit board connected to the semiconductor package component via a conductive means. I am trying.

【0014】[0014]

【作用】本発明の半導体用パッケージにおいては、まず
突起接続体を主として樹脂材料により形成しているた
め、変位量が同等であるとすれば突起接続体にかかる応
力を大幅に削減することができ、また変位量が多少大き
くなったとしても突起接続体にかかる応力を小さくする
ことができる。よって、突起接続体に発生する内部応力
が低減されるため、プリント基板等に生じる反り等が原
因で発生する突起接続体やその接続部の亀裂進展が抑制
され、同様にクリープ等の機械的強度の低下が抑制され
る。従って、熱履歴の印加等による接続部信頼性の低下
を抑制することが可能となる。
In the semiconductor package of the present invention, since the protrusion connecting body is formed mainly of the resin material, the stress applied to the protrusion connecting body can be greatly reduced if the displacement amounts are equal. Further, even if the displacement amount is slightly increased, the stress applied to the projection connection body can be reduced. Therefore, since the internal stress generated in the protrusion connection body is reduced, the crack propagation of the protrusion connection body and its connection portion caused by the warpage of the printed circuit board is suppressed, and the mechanical strength such as creep is also suppressed. Is suppressed. Therefore, it is possible to suppress deterioration in reliability of the connection portion due to application of heat history.

【0015】また、本発明の半導体用パッケージにおい
ては、突起接続体を少なくとも表面部に導電性が付与さ
れた樹脂材料により形成していると共に、このような突
起接続体を電極パッドに対して異方性導電樹脂層を介し
て接合している。異方性導電樹脂層によれば、突起接続
体と電極パッド間の接続部分の熱履歴に対する信頼性の
向上を図った上で、突起接続体と電極パッド間の電気的
接続部としての機能を十分に確保することができる。そ
して、本発明の半導体用パッケージによれば、突起接続
体の形成およびその接続を、環境破壊の原因として懸念
されているPbを含む半田合金を用いることなく、高信頼
性の下で実現することが可能となる。
Further, in the semiconductor package of the present invention, the projection connection body is formed of a resin material having conductivity at least on the surface portion, and such a projection connection body is different from the electrode pad. Bonding is performed through the anisotropic conductive resin layer. The anisotropic conductive resin layer improves the reliability of the thermal history of the connection part between the projection connection body and the electrode pad, and then functions as an electrical connection part between the projection connection body and the electrode pad. You can secure enough. Further, according to the semiconductor package of the present invention, the formation and the connection of the protrusion connection body can be realized with high reliability without using a solder alloy containing Pb which is feared as a cause of environmental damage. Is possible.

【0016】本発明の半導体実装モジュールは、上述し
たような本発明の半導体用パッケージを用いているた
め、良好な接続部信頼性が得られる。
Since the semiconductor mounting module of the present invention uses the semiconductor package of the present invention as described above, good reliability of the connecting portion can be obtained.

【0017】[0017]

【実施例】以下、本発明の実施例について図面を参照し
てを説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1は、本発明の一実施例によるセラミッ
クス製BGAパッケージおよびそれをプリント基板に実
装して構成した実装モジュールの構造を模式的に示す断
面図である。同図において、1は多層セラミックス回路
基板からなるセラミックス製パッケージ本体であり、例
えば32×32× 1.5mmというような外形を有している。上
記セラミックス製パッケージ本体1の構成材料として
は、窒化アルミニウム、窒化ケイ素、アルミナ、ムライ
ト、ガラスセラミックス等の種々のセラミックス材料を
用いることができ、これらの 1種または 2種以上の組合
せにより構成される。また、本発明の半導体用パッケー
ジは、上述したようなセラミックス単体で作製したパッ
ケージ本体に限らず、後に詳述する突起接続体の形成部
が少なくともセラミックス材料からなるパッケージ本体
を適用することも可能である。
FIG. 1 is a sectional view schematically showing the structure of a ceramic BGA package according to an embodiment of the present invention and a mounting module configured by mounting the same on a printed circuit board. In the figure, reference numeral 1 denotes a ceramics package body composed of a multilayer ceramics circuit board, which has an outer shape of, for example, 32 × 32 × 1.5 mm. As the constituent material of the ceramic package body 1, various ceramic materials such as aluminum nitride, silicon nitride, alumina, mullite, and glass ceramics can be used, and they are composed of one kind or a combination of two or more kinds. . Further, the semiconductor package of the present invention is not limited to the package body made of the ceramics alone as described above, and it is also possible to apply the package body in which the formation portion of the projection connector described later is made of at least a ceramic material. is there.

【0019】セラミックス製パッケージ本体1は、スル
ーホールへのメタライズ充填等により形成された内部配
線層2を有していると共に、下方の主面の所定領域には
内部配線層2に電気的に接続された円形パッド(電極パ
ッド)3が形成されている。また、チップ搭載面となる
上方の主面には、内部配線層2に電気的に接続された表
面配線層4が設けられている。
The ceramic package body 1 has an internal wiring layer 2 formed by filling a through hole with metallization, and is electrically connected to the internal wiring layer 2 in a predetermined region on the lower main surface. Circular pads (electrode pads) 3 are formed. A surface wiring layer 4 electrically connected to the internal wiring layer 2 is provided on the upper main surface which is the chip mounting surface.

【0020】上述した円形パッド3は、上記同時焼成法
による Wメタライズ層や焼結後のメタライズによる金属
層等からなるものである。また、円形パッド3の表面に
は必要に応じて、接合性を高める Ni/Auメッキ処理等が
施される。このような円形パット3には、それぞれ異方
性導電樹脂層5を介して、少なくとも表面部に導電性が
付与された樹脂材料からなる導電性樹脂バンプ6が突起
接続体として接続されており、これらによってセラミッ
クス製BGAパッケージ7が構成されている。ここで、
上記導電性樹脂バンプ6は、少なくとも表面部に導電性
が付与された樹脂材料からなるものであればよく、例え
ば図2に示すようにヤング率が 10000MPa 以下の樹脂か
らなる樹脂バンプ本体8と、その表面に形成された金属
コーティング層9とから構成されたものが例示される。
樹脂バンプ本体8の構成材料となる樹脂としては、ヤン
グ率が10000MPa以下であれば種々の樹脂材料を用いるこ
とができ、例えばエポキシ樹脂、ポリイミド樹脂、アク
リル樹脂等が例示される。上述したような樹脂のうち、
特にヤング率が5000MPa 以下の樹脂材料を用いることが
望ましい。また、樹脂バンプ本体8中に、アルミナ、シ
リカ、窒化ケイ素、窒化ホウ素、窒化アルミニウム等の
1種または 2種以上をフィラーとして混合してもよい。
The circular pad 3 described above is composed of a W metallized layer by the above-mentioned simultaneous firing method, a metal layer by metallization after sintering, and the like. If necessary, the surface of the circular pad 3 is subjected to Ni / Au plating treatment or the like to enhance the bondability. A conductive resin bump 6 made of a resin material having conductivity at least on the surface is connected as a projection connector to each of the circular pads 3 via an anisotropic conductive resin layer 5, respectively. These make up the ceramic BGA package 7. here,
The conductive resin bump 6 may be made of a resin material having conductivity at least on the surface portion, and for example, as shown in FIG. 2, a resin bump body 8 made of a resin having a Young's modulus of 10000 MPa or less, An example is one composed of a metal coating layer 9 formed on the surface thereof.
As the resin constituting the resin bump body 8, various resin materials can be used as long as the Young's modulus is 10,000 MPa or less, and examples thereof include epoxy resin, polyimide resin, acrylic resin and the like. Of the above resins,
In particular, it is desirable to use a resin material having a Young's modulus of 5000 MPa or less. In addition, in the resin bump body 8, alumina, silica, silicon nitride, boron nitride, aluminum nitride, etc.
You may mix 1 type (s) or 2 or more types as a filler.

【0021】また、樹脂バンプ本体8の表面に形成する
金属コーティング層9は、導電性の良好なNi、Cu、Au、
Sn等により形成することが好ましく、またその厚さは 1
〜10μm 程度とすることが好ましい。金属コーティング
層9の厚さが 1μm 未満であると、十分な導電性を得ら
れないおそれがあり、一方10μm を超えると歪により剥
がれが生じるおそれがある。このような金属コーティン
グ層9は、めっき法、蒸着法等で樹脂バンプ本体8の表
面に形成することができる。このような金属コーティン
グ層9を使用することによって、導電性樹脂バンプ6の
実質的な抵抗値を従来の半田ボールと同等とすることが
できる。
The metal coating layer 9 formed on the surface of the resin bump body 8 is made of Ni, Cu, Au, which has good conductivity.
It is preferably formed of Sn or the like, and its thickness is 1
It is preferably about 10 μm. If the thickness of the metal coating layer 9 is less than 1 μm, sufficient conductivity may not be obtained, while if it exceeds 10 μm, peeling may occur due to strain. Such a metal coating layer 9 can be formed on the surface of the resin bump body 8 by a plating method, a vapor deposition method, or the like. By using such a metal coating layer 9, the substantial resistance value of the conductive resin bump 6 can be made equal to that of the conventional solder ball.

【0022】上述した導電性樹脂バンプ6の形状は、通
常の半田バンプと同様な球状に限らず、図2に示した円
柱体や、鼓体、角柱体等を適用することができる。特に
本発明においては、導電性樹脂バンプ6を異方性導電樹
脂層5で接合する際に加圧するため、円柱体、鼓体、角
柱体等の電極との対向面が平坦な形状をする導電性樹脂
バンプ6を用いることが好ましい。
The shape of the above-mentioned conductive resin bump 6 is not limited to the spherical shape similar to that of a normal solder bump, and the columnar body shown in FIG. 2, the drum body, the prismatic body or the like can be applied. Particularly in the present invention, since pressure is applied when the conductive resin bumps 6 are bonded by the anisotropic conductive resin layer 5, the conductive surface having a flat surface facing the electrode such as a columnar body, a drum body, or a prismatic body is used. It is preferable to use the resin bumps 6.

【0023】また、導電性樹脂バンプ6は、上述したよ
うな樹脂バンプ本体8の表面に金属コーティング層9を
設けたものに限らず、導電性樹脂バンプ6の導電性が例
えば配線電気抵抗として 1.5Ω以下を満足していれば種
々の導電性樹脂材料を適用することができる。例えば、
樹脂マトリックス内に導電性フィラーを配合した導電性
樹脂材料、あるいは繊維状の導電性フィラーを一定方向
に配向させて充填した異方性導電樹脂材料等を用いて、
導電性樹脂バンプ6を作製することも可能である。
Further, the conductive resin bump 6 is not limited to the one having the metal coating layer 9 provided on the surface of the resin bump body 8 as described above, and the conductivity of the conductive resin bump 6 is, for example, 1.5 as a wiring electric resistance. Various conductive resin materials can be applied as long as they satisfy Ω or less. For example,
Using a conductive resin material in which a conductive filler is mixed in the resin matrix, or an anisotropic conductive resin material or the like filled by orienting a fibrous conductive filler in a certain direction,
It is also possible to manufacture the conductive resin bumps 6.

【0024】上述したような導電性樹脂バンプ6は異方
性導電樹脂層5を介して、円形パッド3に機械的に接合
され、かつ電気的に接続されている。ここで、異方性導
電樹脂層5は、異方性導電樹脂ペーストの塗布層や異方
性導電樹脂フィルムからなるものであり、円形パッド3
と導電性樹脂バンプ6との間にのみ導電性が付与されて
いる。異方性導電樹脂は、例えばエポキシ樹脂等の接着
性を有する絶縁性樹脂をマトリックスとし、この絶縁性
樹脂マトリックス内に直径 5〜10μm 程度の金属粒子や
金属コーティング粒子等の導電性フィラーを配合したも
のである。この際、導電性フィラーの配合量は、絶縁性
樹脂マトリックス内で互いに分離して存在するように調
製され、通常状態では絶縁性を有している。ところが、
加圧により異方性導電樹脂マトリックスが変形して導電
性フィラー間の距離が縮まり、さらに図3に示すように
異方性導電樹脂マトリックス10内の導電性フィラー1
1が互いに接触すると、この加圧部分のみは導電性を有
するようになる。
The conductive resin bumps 6 as described above are mechanically bonded and electrically connected to the circular pad 3 via the anisotropic conductive resin layer 5. Here, the anisotropic conductive resin layer 5 is composed of a coated layer of an anisotropic conductive resin paste or an anisotropic conductive resin film, and the circular pad 3
Conductivity is provided only between the conductive resin bump 6 and the conductive resin bump 6. The anisotropic conductive resin uses, for example, an insulating resin having adhesiveness such as epoxy resin as a matrix, and a conductive filler such as metal particles or metal coating particles having a diameter of about 5 to 10 μm is mixed in the insulating resin matrix. It is a thing. At this time, the blending amount of the conductive filler is adjusted so as to be present separately from each other in the insulating resin matrix, and has an insulating property in a normal state. However,
By applying pressure, the anisotropic conductive resin matrix is deformed to reduce the distance between the conductive fillers, and as shown in FIG.
When the 1's come into contact with each other, only this pressed part becomes conductive.

【0025】すなわち、異方性導電樹脂ペーストの塗布
層や異方性導電樹脂フィルムからなる異方性導電樹脂層
5を介して、円形パッド3上に配置された導電性樹脂バ
ンプ6に圧力を加えると、図2に示したように、異方性
導電樹脂層5の導電性樹脂バンプ6が存在する部分(バ
ンプ対応領域A)のみに圧力が加わって、その部分のみ
に導電性が付与される。一方、導電性樹脂バンプ6が存
在しない部分(バンプ間領域B)は加圧されないため、
当初の絶縁性が維持される。
That is, pressure is applied to the conductive resin bumps 6 arranged on the circular pad 3 via the anisotropic conductive resin paste coating layer and the anisotropic conductive resin layer 5 made of an anisotropic conductive resin film. When added, as shown in FIG. 2, pressure is applied only to the portion of the anisotropic conductive resin layer 5 where the conductive resin bumps 6 are present (the bump corresponding area A), and conductivity is imparted only to that portion. It On the other hand, since the portion where the conductive resin bumps 6 do not exist (inter-bump area B) is not pressed,
The original insulation is maintained.

【0026】そして、加圧する際に同時に加熱して、エ
ポキシ樹脂等からなる絶縁性樹脂マトリックス10を硬
化させることによって、円形パッド3と導電性樹脂バン
プ6との間のバンプ対応領域Aのみに導電部5aが形成
される。一方、バンプ間領域Bは絶縁部5bとなり、隣
り合う導電性樹脂バンプ6間は絶縁され、ショート等を
生じることはない。このようにして、円形パッド3と導
電性樹脂バンプ6間の良好な電気的な接続が確保されて
いると共に、導電性樹脂バンプ6間は確実に絶縁されて
いる。また、バンプ間領域Bに存在する異方性導電樹脂
層5の絶縁部5bは、導電性樹脂バンプ6の保護膜とし
ても機能する。
At the same time when the pressure is applied, the insulating resin matrix 10 made of epoxy resin or the like is heated to cure, so that only the bump corresponding region A between the circular pad 3 and the conductive resin bump 6 is conductive. The part 5a is formed. On the other hand, the inter-bump region B becomes the insulating portion 5b, and the conductive resin bumps 6 adjacent to each other are insulated from each other, so that a short circuit or the like does not occur. In this way, good electrical connection between the circular pad 3 and the conductive resin bump 6 is ensured, and the conductive resin bump 6 is reliably insulated. The insulating portion 5b of the anisotropic conductive resin layer 5 existing in the inter-bump region B also functions as a protective film for the conductive resin bump 6.

【0027】なお、異方性導電樹脂層5としては、上述
したような絶縁性樹脂マトリックス内への導電性フィラ
ーの配合量を調製したものに限らず、繊維状の導電性フ
ィラーが一方向に配向されて充填されたもの、すなわち
繊維状導電性フィラーの配向方向のみに導電性が付与さ
れる異方性導電樹脂等を用いることができる。
The anisotropic conductive resin layer 5 is not limited to the one prepared by adjusting the amount of the conductive filler mixed in the insulating resin matrix as described above, and the fibrous conductive filler is unidirectional. It is possible to use an oriented and filled one, that is, an anisotropic conductive resin or the like in which conductivity is imparted only in the orientation direction of the fibrous conductive filler.

【0028】上述したような構成のセラミックス製BG
Aパッケージ7には、セラミックス製パッケージ本体1
の上方の主面上に、半田、ろう材、ガラス系接着剤等の
接合材12を介して半導体素子13が接合搭載される。
そして、半導体素子13と表面配線層4とをボンディン
グワイヤ14を介して電気的に接続すると共に、セラミ
ックス製リッド15等で半導体素子13を気密封止する
ことによって、半導体パッケージ部品16が得られる。
A ceramic BG having the above-mentioned structure
The A package 7 includes the ceramic package body 1
The semiconductor element 13 is bonded and mounted on the main surface above the substrate via a bonding material 12 such as solder, a brazing material, or a glass-based adhesive.
Then, the semiconductor element 13 and the surface wiring layer 4 are electrically connected via the bonding wire 14, and the semiconductor element 13 is hermetically sealed with the ceramic lid 15 or the like, whereby the semiconductor package component 16 is obtained.

【0029】このような半導体パッケージ部品16は、
図1に示したように、ガラスエポキシ系等のプリント基
板17に実装することによって、実装モジュール18と
して使用される。このプリント基板17への実装は、例
えばセラミックス製BGAパッケージ7の樹脂ボール6
とプリント基板17の端子19とを、セラミックス製B
GAパッケージ7側の接続と同様に、異方性導電樹脂層
20を介して接続することによって行われる。
The semiconductor package component 16 as described above is
As shown in FIG. 1, it is used as a mounting module 18 by mounting it on a printed circuit board 17 made of glass epoxy or the like. The mounting on the printed board 17 is performed by, for example, the resin balls 6 of the ceramic BGA package 7.
And the terminal 19 of the printed circuit board 17 between the ceramic B
Similar to the connection on the GA package 7 side, the connection is made through the anisotropic conductive resin layer 20.

【0030】上述したセラミックス製BGAパッケージ
7および実装モジュール18は、例えば以下のようにし
て作製される。その製造工程を図4を参照して説明す
る。
The ceramic BGA package 7 and the mounting module 18 described above are manufactured, for example, as follows. The manufacturing process will be described with reference to FIG.

【0031】まず、例えばセラミックスグリーンシ−ト
にスルーホールを形成し、タングステンメタライズペー
ストによる表面印刷やスルーホールへのメタライズ充填
を行った後、積層、圧着および還元雰囲気中での焼結を
行って、セラミックス製パッケージ本体1を作製する。
この際に、電極パッドとしての円形パッド3を同時に形
成する。さらに、半導体チップ13の搭載やセラミック
ス製リッド15の接合等を行って、導電性樹脂バンプ6
の接続工程を除いて、半導体パッケージ部品16を完成
させる。
First, for example, a through hole is formed in a ceramic green sheet, surface printing with a tungsten metallizing paste and metallization filling into the through hole are performed, and then lamination, pressure bonding and sintering in a reducing atmosphere are performed. The ceramic package body 1 is manufactured.
At this time, the circular pad 3 as an electrode pad is simultaneously formed. Further, the conductive resin bumps 6 are mounted by mounting the semiconductor chip 13 and joining the ceramic lid 15 and the like.
The semiconductor package component 16 is completed except for the connecting step.

【0032】次に、直径 5〜10μm 程度の金属粒子や金
属コーティング粒子等の導電性フィラーをエポキシ樹脂
等の絶縁性樹脂マトリックス内に分散させた異方性導電
樹脂をペースト化したものを、セラミックス製パッケー
ジ本体1の円形パッド3の形成面側に塗布し、異方性導
電樹脂の塗布層5′を形成する(図4−a)。あるい
は、異方性導電樹脂フィルムを円形パッド3の形成面上
に配置する。
Next, a paste of anisotropic conductive resin in which a conductive filler such as metal particles or metal coating particles having a diameter of about 5 to 10 μm is dispersed in an insulating resin matrix such as epoxy resin is used as a ceramic material. It is applied to the side of the package body 1 on which the circular pad 3 is formed to form an anisotropic conductive resin coating layer 5 '(FIG. 4-a). Alternatively, the anisotropic conductive resin film is arranged on the surface on which the circular pad 3 is formed.

【0033】次いで、異方性導電樹脂の塗布層5′上に
導電性樹脂バンプ6を円形パッド3の位置に応じて配置
し、例えば導電性接着剤等により仮接続する(図4−
b)。この後、同様に異方性導電樹脂の塗布層20′を
形成するか、あるいは異方性導電樹脂フィルムを配置し
たプリント基板17上に、パッドを合せて半導体パッケ
ージ部品16を載置する。そして、パッド当たり50〜20
0g程度の荷重を加えながら、異方性導電樹脂の絶縁性樹
脂マトリックスに応じた温度で加熱して、半導体パッケ
ージ部品16とプリント基板17とを機械的に接合しつ
つ電気的に接続する。
Next, the conductive resin bumps 6 are arranged on the anisotropic conductive resin coating layer 5'according to the positions of the circular pads 3, and are temporarily connected by, for example, a conductive adhesive or the like (FIG. 4-).
b). Thereafter, similarly, an anisotropic conductive resin coating layer 20 'is formed, or the semiconductor package component 16 is placed on the printed board 17 on which the anisotropic conductive resin film is arranged, with the pads aligned. And 50-20 per pad
While applying a load of about 0 g, the semiconductor package component 16 and the printed circuit board 17 are mechanically joined and electrically connected by heating at a temperature according to the insulating resin matrix of the anisotropic conductive resin.

【0034】ここで、従来の半田バンプを用いたBGA
パッケージでは、まずセラミックス製パッケージ本体に
半田リフロー工程を経て半田バンプを接続し、再度半田
リフロー工程を実施してパッケージをプリント基板17
に実装していた。これに対して、異方性導電樹脂を用い
ることによって、セラミックス製パッケージ本体1への
導電性樹脂バンプ6の接続および半導体パッケージ部品
16とプリント基板17との接続を、 1回の熱処理で実
現することができるため、実装プロセスのコストを大幅
に削減することができる。
Here, a BGA using a conventional solder bump is used.
In the package, first, the solder bump is connected to the ceramic package body through the solder reflow process, and the solder reflow process is performed again to mount the package on the printed circuit board 17.
Was implemented in. On the other hand, by using the anisotropic conductive resin, the connection of the conductive resin bump 6 to the ceramic package body 1 and the connection of the semiconductor package component 16 and the printed board 17 are realized by one heat treatment. Therefore, the cost of the mounting process can be significantly reduced.

【0035】なお、セラミックス製BGAパッケージ1
6の使用用途等によっては、予めセラミックス製パッケ
ージ本体1に導電性樹脂バンプ6を接続してセラミック
ス製BGAパッケージ16を完成させ、従来のBGAパ
ッケージと同様に、半導体素子13の搭載やプリント基
板17への実装を行うことも可能である。
The ceramic BGA package 1
Depending on the intended use of 6, the conductive resin bumps 6 are connected to the ceramic package body 1 in advance to complete the ceramic BGA package 16, and the mounting of the semiconductor element 13 and the printed circuit board 17 are performed in the same manner as the conventional BGA package. It is also possible to implement.

【0036】上述したような構成の実装モジュール18
においては、セラミックス製BGAパッケージ16とそ
れが実装されるプリント基板17との熱膨張率が異なる
ことに起因して、温度変化に伴う変位が生じても、突起
接続体をヤング率が小さい導電性樹脂バンプ6により構
成しているため、突起接続体の内部応力を低減すること
ができる。
The mounting module 18 having the above-mentioned configuration
In the case of (1), even though the ceramics BGA package 16 and the printed circuit board 17 on which the BGA package 16 is mounted have different coefficients of thermal expansion, even if displacement due to temperature change occurs, the projection connector has a small Young's modulus of conductivity. Since the bumps are made of the resin bumps 6, the internal stress of the protrusion connection body can be reduced.

【0037】ここで、半田バンプ等の突起接続体を入出
力端子として用いた半導体用パッケージにおいて、突起
接続体からなる接続部の疲労は、温度変化による熱履歴
を受けた際にパッケージとそれが実装されるプリント基
板等との間の熱膨張差に起因して発生する、繰り返し塑
性変形に基く低サイクル疲労である。ここで、突起接続
体の低サイクル疲労寿命Nf と塑性歪振幅δとの間に
は、下記の (1)式で表される Coffin-Mansonの実験式が
成立つことが知られている。
Here, in a semiconductor package using a bump connection body such as a solder bump as an input / output terminal, the fatigue of the connection part formed by the projection connection body and the package when the thermal history due to the temperature change is received. Low cycle fatigue due to repeated plastic deformation that occurs due to the difference in thermal expansion between the printed circuit board and the like to be mounted. Here, it is known that the Coffin-Manson empirical formula represented by the following formula (1) is established between the low cycle fatigue life N f of the projection connection body and the plastic strain amplitude δ.

【0038】Nf =C(δ)-2 ……(1) (式中、Cは定数である) また、突起接続体の塑性歪振幅δは、 δ=d・△α・△T ……(2) (式中、dはパッケージ中心から接続部までの距離、△
αはプリント基板に対するパッケージの相対的熱膨張
率、△Tは温度変化幅である)で表される。なお、本来
は突起接続体の高さhを考慮した最大せん断歪γ(=δ
/h)で議論するべきであるが、ここでは簡易化のため
に塑性歪振幅δで考察する。
N f = C (δ) -2 (1) (where C is a constant) Further, the plastic strain amplitude δ of the projection connection body is δ = d · Δα · ΔT. (2) (where d is the distance from the center of the package to the connection part, △
α is a relative thermal expansion coefficient of the package with respect to the printed circuit board, and ΔT is a temperature change width). Originally, the maximum shear strain γ (= δ
/ H), the plastic strain amplitude δ is considered here for simplification.

【0039】パッケージとそれが実装されるプリント基
板等の構成材料の熱膨張率が異なる場合には、温度変化
が生じた際のそれぞれの伸びが異なるために、上述した
ような塑性歪振幅δが生じ、その結果として接続部に塑
性歪振幅δと突起接続体の構成材料のヤング率εとによ
り決まる内部応力σ(=ε・δ)が生じる。この内部応
力は、例えばプリント基板側に反りを発生させる。そし
て、上記内部応力σやプリント基板側の反りによって、
突起接続体に亀裂等が発生して接続強度が低下したり、
また接続抵抗の増加による (1)式で決まる接続不良が発
生する。
When the package and the constituent material such as a printed circuit board on which the package is mounted have different coefficients of thermal expansion, the respective elongations when the temperature changes are different. As a result, an internal stress σ (= ε · δ), which is determined by the plastic strain amplitude δ and the Young's modulus ε of the constituent material of the projection connection body, is generated at the connection portion. This internal stress causes a warp on the printed circuit board side, for example. Then, due to the internal stress σ and the warp on the printed circuit board side,
Cracks etc. occur in the projection connection body and the connection strength decreases,
Also, due to the increase in connection resistance, a connection failure determined by Eq. (1) will occur.

【0040】上述したように、温度変化に伴う突起接続
体の疲労Nは、内部応力σと塑性歪振幅δとにより決定
される。すなわち、応力−歪曲線の面積により決定さ
れ、下記のように表される。
As described above, the fatigue N of the projection connection body due to the temperature change is determined by the internal stress σ and the plastic strain amplitude δ. That is, it is determined by the area of the stress-strain curve and expressed as follows.

【0041】 N=σ・δ=(ε・δ)・δ=ε・δ2 ……(3) パッケージの構成材料がセラミックスで、それが実装さ
れる基板材料が樹脂である場合には、温度変化に伴う塑
性歪振幅δの発生は避けがたいものの、突起接続体のヤ
ング率εを小さく設定することができるため、突起接続
体やその接続部分の内部応力、ひいては熱履歴による疲
労等を小さくすることができる。
N = σ · δ = (ε · δ) · δ = ε · δ 2 (3) If the constituent material of the package is ceramics and the substrate material on which it is mounted is resin, the temperature is Although it is unavoidable to generate the plastic strain amplitude δ due to the change, since the Young's modulus ε of the protrusion connection can be set to a small value, internal stress of the protrusion connection and its connection, and eventually fatigue due to thermal history, etc. can be reduced. can do.

【0042】従って、プリント基板17に生じる反り等
が原因で発生する突起接続体としての導電性樹脂バンプ
6やその接続部分である異方性導電樹脂層5の亀裂進展
が抑制され、同様にクリープ等の機械的強度の低下が抑
制される。これらによって、熱履歴の印加等による接続
部信頼性の低下を抑制することが可能となる。
Therefore, the crack propagation of the conductive resin bump 6 as the projection connecting body and the anisotropic conductive resin layer 5 which is the connecting portion due to the warp or the like generated on the printed circuit board 17 is suppressed, and the creep is similarly generated. It is possible to suppress a decrease in mechanical strength. As a result, it becomes possible to prevent the reliability of the connection portion from being lowered due to the application of heat history.

【0043】また、突起接続体としての導電性樹脂バン
プ6を樹脂バンプ本体8の表面に金属コーティング層9
を形成した導電性樹脂材料等で構成すると共に、円形パ
ッド3と導電性樹脂バンプ6、さらには導電性樹脂バン
プ6とプリント基板17側の端子19とを異方性導電樹
脂層5、20で接続しているため、導電性樹脂バンプ6
の電気的接続部としての機能は、従来の半田バンプと同
様に良好に確保することができる。そして、このような
電気的接続部をPbを含む半田合金を用いることなく実現
しているため、環境破壊の抑制にも大きく貢献する。
Further, the conductive resin bumps 6 as the projection connecting bodies are provided on the surface of the resin bump main body 8 with the metal coating layer 9
Are formed of a conductive resin material or the like, and the circular pads 3 and the conductive resin bumps 6, and further the conductive resin bumps 6 and the terminals 19 on the printed circuit board 17 side are formed by anisotropic conductive resin layers 5 and 20. Conductive resin bump 6 because it is connected
The function as the electrical connection portion of can be ensured as well as the conventional solder bump. Since such an electrical connection portion is realized without using a solder alloy containing Pb, it greatly contributes to the suppression of environmental damage.

【0044】次に、上述したセラミックス製BGAパッ
ケージ16およびそれをプリント基板17に実装して構
成した実装モジュール18の具体例とその評価結果につ
いて述べる。
Next, a specific example of the ceramic BGA package 16 and the mounting module 18 formed by mounting the same on the printed circuit board 17 and the evaluation results thereof will be described.

【0045】実施例1 まず、窒化アルミニウム製のパッケージ本体を作製する
と共に、アクリル樹脂からなる樹脂バンプ本体の表面に
厚さ 5μm のNiコーティング層を形成した導電性樹脂バ
ンプを用意した。上記窒化アルミニウム製パッケージ本
体の円形パッド形成面に、直径 5〜10μm 程度の銀粒子
をエポキシ樹脂中に 5体積% 分散させた異方性導電樹脂
ペーストを 100μm の厚さで塗布した。
Example 1 First, a package body made of aluminum nitride was prepared, and a conductive resin bump having a Ni coating layer with a thickness of 5 μm formed on the surface of a resin bump body made of acrylic resin was prepared. On the circular pad forming surface of the aluminum nitride package body, an anisotropic conductive resin paste in which silver particles having a diameter of about 5 to 10 μm were dispersed in an epoxy resin in an amount of 5% by volume was applied to a thickness of 100 μm.

【0046】次に、異方性導電樹脂ペーストの塗布層上
に、上記した導電性樹脂バンプを円形パッドの位置に応
じて配置して仮接続した後、これを同様に異方性導電樹
脂ペーストの塗布層を形成したプリント基板上にパッド
を合せて載置した。そして、パッド当たり100gの荷重を
加えながら443Kで 1分間加熱して、パッケージとプリン
ト基板とを接合した。
Next, the above-mentioned conductive resin bumps are arranged on the coated layer of the anisotropic conductive resin paste in accordance with the positions of the circular pads and temporarily connected, and then this is similarly subjected to the anisotropic conductive resin paste. The pads were placed together on the printed circuit board on which the coating layer was formed. Then, the package and the printed circuit board were joined by heating at 443 K for 1 minute while applying a load of 100 g per pad.

【0047】また、本発明との比較として、 10%Sn-90%
Pb組成の半田バンプおよび60%Sn-40%Pb組成の半田ペー
ストを用いて、上記実施例1と同様な窒化アルミニウム
製BGAパッケージを作製すると共に、ガラスエポキシ
系プリント基板に実装した。このようにして得た実施例
および比較例による実装モジュールの電気特性(接続抵
抗)を調べたところ、実施例による実装モジュールは比
較例によるそれとほぼ同等の電気特性を有していること
を確認した。また、実施例および比較例による実装モジ
ュールの信頼性試験を以下のようにして行った。すなわ
ち、208Kで30分保持した後、室温で 5保持し、さらに39
8Kで30分保持する。これを 1サイクルとする冷熱サイク
ル試験を行い、一定のサイクル経過後において良否を判
定した。良否判定には電気抵抗を調べ、初期値の倍の電
気抵抗に到達した場合に不良と判定した。その結果、比
較例の半田ボールを用いたBGAパッケージは、 100サ
イクル経過後において不良が発生したのに対して、実施
例によるBGAパッケージは、 500サイクルの冷熱サイ
クル試験後においても抵抗値は初期の 1.1倍程度と良好
な結果が得られた。
As a comparison with the present invention, 10% Sn-90%
Using a solder bump having a Pb composition and a solder paste having a composition of 60% Sn-40% Pb, a BGA package made of aluminum nitride similar to that of Example 1 was prepared and mounted on a glass epoxy printed board. When the electric characteristics (connection resistance) of the mounting modules according to the examples and comparative examples thus obtained were examined, it was confirmed that the mounting modules according to the example had substantially the same electric characteristics as those according to the comparative example. . Further, the reliability tests of the mounted modules according to the examples and the comparative examples were conducted as follows. That is, hold at 208K for 30 minutes, then hold at room temperature for 5
Hold at 8K for 30 minutes. A thermal cycle test was conducted with this as one cycle, and the quality was judged after a certain cycle had elapsed. The electrical resistance was examined to determine pass / fail, and when the electrical resistance reached twice the initial value, it was determined to be defective. As a result, the BGA package using the solder balls of the comparative example had a defect after 100 cycles, whereas the BGA package of the example had an initial resistance value even after the 500-cycle thermal cycle test. A good result of about 1.1 times was obtained.

【0048】実施例2 実施例1と同様に、窒化アルミニウム製のパッケージ本
体を作製すると共に、ポリイミド樹脂からなる樹脂バン
プ本体の表面に厚さ 5μm のNiコーティング層を形成し
た導電性樹脂バンプを用意した。上記窒化アルミニウム
製パッケージ本体の円形パッド形成面に異方性導電樹脂
フィルム(3M社製;ZAF)を配置した。次に、異方性導
電樹脂フィルム上に上記した導電性樹脂バンプを円形パ
ッドの位置に応じて配置して仮接続した後、これを同様
に異方性導電樹脂フィルムを配置したプリント基板上に
パッドを合せて載置した。そして、荷重を加えながら45
3Kで20秒間加熱して、パッケージとプリント基板とを接
合した。
Example 2 As in Example 1, a package body made of aluminum nitride was prepared, and a conductive resin bump having a Ni coating layer with a thickness of 5 μm formed on the surface of the resin bump body made of polyimide resin was prepared. did. An anisotropic conductive resin film (manufactured by 3M; ZAF) was arranged on the circular pad forming surface of the aluminum nitride package body. Next, after the conductive resin bumps described above are arranged on the anisotropic conductive resin film according to the positions of the circular pads and temporarily connected, this is similarly placed on the printed circuit board on which the anisotropic conductive resin film is arranged. The pads were placed together. And while applying load 45
The package and the printed board were joined by heating at 3K for 20 seconds.

【0049】この実施例2による実装モジュールの電気
特性(接続抵抗)を調べたところ、実施例1と同様に、
良好な電気特性を有していることを確認した。また、こ
の実施例2による実装モジュールの信頼性試験を実施例
1と同様にして行ったところ、 500サイクルの冷熱サイ
クル試験後においても抵抗値は初期の 1.1倍程度と良好
な結果が得られた。また、この実施例2では、加熱汎用
溶剤により剥離することも可能であり、比較的容易に修
正、リペアすることができる。
When the electrical characteristics (connection resistance) of the mounted module according to the second embodiment were examined, it was found that, as in the first embodiment,
It was confirmed that it had good electrical characteristics. Further, when the reliability test of the mounted module according to the second embodiment was performed in the same manner as the first embodiment, the resistance value was about 1.1 times the initial value even after the thermal cycle test of 500 cycles, which was a good result. . Further, in Example 2, it is also possible to peel off with a heating general-purpose solvent, and it is possible to repair and repair relatively easily.

【0050】[0050]

【発明の効果】以上説明したように、本発明の半導体用
パッケージによれば、温度変化に伴う突起接続体(バン
プ)の内部応力を低減できることから、突起接続体やそ
の接続部の亀裂進展やクリープ等の機械的強度の低下を
抑制することができる。また、このような信頼性の高い
突起接続体および接続部がPbを含む半田合金を用いるこ
となく実現可能となる。従って、突起接続体による接続
部の信頼性を向上させたPbレスの半導体用パッケージを
提供することが可能となる。また、本発明の半導体実装
モジュールによれば、再現性よく良好な接続部信頼性が
得られる。
As described above, according to the semiconductor package of the present invention, the internal stress of the bump connection body (bump) due to the temperature change can be reduced. A decrease in mechanical strength such as creep can be suppressed. Further, such a highly reliable protrusion connecting body and connecting portion can be realized without using a solder alloy containing Pb. Therefore, it is possible to provide a Pb-less semiconductor package in which the reliability of the connection portion formed by the protrusion connection body is improved. Further, according to the semiconductor mounting module of the present invention, good reproducibility and good connection portion reliability can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例によるセラミックス製BG
Aパッケージおよびそれを用いた実装モジュールの構成
を示す断面図である。
FIG. 1 is a ceramic BG according to an embodiment of the present invention.
It is sectional drawing which shows the structure of an A package and a mounting module using the same.

【図2】 図1に示すセラミックス製BGAパッケージ
の突起接続体部分を拡大して示す断面図である。
FIG. 2 is an enlarged cross-sectional view showing a protrusion connecting body portion of the ceramic BGA package shown in FIG.

【図3】 図1に示すセラミックス製BGAパッケージ
における突起接続体の接続構造を説明するための図であ
る。
FIG. 3 is a diagram for explaining a connection structure of a protrusion connector in the ceramic BGA package shown in FIG.

【図4】 図1に示すセラミックス製BGAパッケージ
の要部製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a main part manufacturing process of the ceramic BGA package shown in FIG. 1.

【符号の説明】[Explanation of symbols]

1……セラミックス製パッケージ本体 2……内部配線層 3……円形パッド 5……異方性導電樹脂層 5a…導電部 5b…絶縁部 6……導電性樹脂バンプ 7……セラミックス製BGAパッケージ 1 ... Ceramic package body 2 ... Internal wiring layer 3 ... Circular pad 5 ... Anisotropic conductive resin layer 5a ... Conductive part 5b ... Insulating part 6 ... Conductive resin bump 7 ... Ceramic BGA package

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 内部配線層を有するセラミックス製パッ
ケージ本体と、 前記内部配線層と電気的に接続するように、前記セラミ
ックス製パッケージの一主面上に形成された電極パッド
と、 少なくとも表面部に導電性が付与された樹脂材料により
形成され、前記電極パッド上に異方性導電樹脂層を介し
て接合された突起接続体とを具備することを特徴とする
半導体用パッケージ。
1. A ceramic package body having an internal wiring layer, an electrode pad formed on one main surface of the ceramic package so as to be electrically connected to the internal wiring layer, and at least a surface portion. A semiconductor package, comprising: a protrusion connecting body formed of a resin material having conductivity and joined to the electrode pad via an anisotropic conductive resin layer.
【請求項2】 請求項1記載の半導体用パッケージにお
いて、 前記異方性導電樹脂層は、絶縁性樹脂マトリックス内に
導電性フィラーが充填された異方性導電樹脂ペーストの
塗布層または異方性導電樹脂フィルムからなり、前記電
極パッドおよび突起接続体間のみに導電性が付与されて
いることを特徴とする半導体用パッケージ。
2. The semiconductor package according to claim 1, wherein the anisotropic conductive resin layer is an anisotropic conductive resin paste coating layer or an anisotropic layer in which a conductive filler is filled in an insulating resin matrix. A semiconductor package, comprising a conductive resin film, wherein conductivity is imparted only between the electrode pad and the protrusion connection body.
【請求項3】 請求項1記載の半導体用パッケージにお
いて、 前記突起接続体は、表面に金属コーティング層が形成さ
れた樹脂材料または導電性樹脂材料からなることを特徴
とする半導体用パッケージ。
3. The semiconductor package according to claim 1, wherein the protrusion connection body is made of a resin material or a conductive resin material having a metal coating layer formed on a surface thereof.
【請求項4】 請求項1記載の半導体用パッケージと、
前記半導体用パッケージに搭載された半導体素子とを有
する半導体パッケージ部品と、 前記半導体パッケージ部品と導電手段を介して接続され
たプリント基板とを具備することを特徴とする半導体実
装モジュール。
4. A semiconductor package according to claim 1,
A semiconductor mounting module comprising: a semiconductor package component having a semiconductor element mounted on the semiconductor package; and a printed circuit board connected to the semiconductor package component via a conductive means.
JP14706295A 1995-06-14 1995-06-14 Package for semiconductor and semiconductor module Withdrawn JPH08340060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14706295A JPH08340060A (en) 1995-06-14 1995-06-14 Package for semiconductor and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14706295A JPH08340060A (en) 1995-06-14 1995-06-14 Package for semiconductor and semiconductor module

Publications (1)

Publication Number Publication Date
JPH08340060A true JPH08340060A (en) 1996-12-24

Family

ID=15421634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14706295A Withdrawn JPH08340060A (en) 1995-06-14 1995-06-14 Package for semiconductor and semiconductor module

Country Status (1)

Country Link
JP (1) JPH08340060A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275967A (en) * 1997-03-28 1998-10-13 Nec Corp Electronic-component assembly and its manufacture
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208022B1 (en) 1997-03-27 2001-03-27 Nec Corporation Electronic-circuit assembly
JPH10275967A (en) * 1997-03-28 1998-10-13 Nec Corp Electronic-component assembly and its manufacture

Similar Documents

Publication Publication Date Title
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
US4902857A (en) Polymer interconnect structure
KR0161365B1 (en) Electronic component and electronic component connecting structure
US20020121706A1 (en) Semiconductor-chip mounting substrate and method of manufacturing the same
JP2008226946A (en) Semiconductor device and its manufacturing method
JP4030930B2 (en) Semiconductor power module
JPH04162756A (en) Semiconductor module
JPH11150135A (en) Conductive paste of superior thermal conductivity and electronic device
JPH10256429A (en) Semiconductor package
US6259155B1 (en) Polymer enhanced column grid array
JP3492025B2 (en) Circuit board structure
JP3336240B2 (en) Semiconductor element mounting board
US6649833B1 (en) Negative volume expansion lead-free electrical connection
KR100215687B1 (en) Semiconductor package
JPH08340060A (en) Package for semiconductor and semiconductor module
JPH10275522A (en) Conductive resin paste, package board using it, and semi-conductor package
JPH0888297A (en) Electronic component and electronic component-connecting structure
JPH10256428A (en) Semiconductor package
JPH10261735A (en) Semiconductor device and its manufacture
JP2001185642A (en) Package substrate for mounting semiconductor
KR101018218B1 (en) Wire bonding structure and manufacturing method of the same
JPH08204060A (en) Semiconductor device
JPH0864711A (en) Semiconductor package
JP4071893B2 (en) Wiring board and its mounting structure
JP3951903B2 (en) Semiconductor device and method for manufacturing semiconductor device package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020903