JPH08204060A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08204060A
JPH08204060A JP7008851A JP885195A JPH08204060A JP H08204060 A JPH08204060 A JP H08204060A JP 7008851 A JP7008851 A JP 7008851A JP 885195 A JP885195 A JP 885195A JP H08204060 A JPH08204060 A JP H08204060A
Authority
JP
Japan
Prior art keywords
package
melting point
semiconductor
wiring board
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7008851A
Other languages
Japanese (ja)
Inventor
Koji Yamakawa
晃司 山川
Kaoru Koiwa
馨 小岩
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7008851A priority Critical patent/JPH08204060A/en
Publication of JPH08204060A publication Critical patent/JPH08204060A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE: To provide a semiconductor device such that the reliability of the connecting point due to the thermal history doe not lower even when the difference of thermal expansion coefficient between the connecting elements such as between a semiconductor chip and package or wiring substrate or between package and printed wiring substrate, etc. CONSTITUTION: A semiconductor device 1 comprises a connecting terminal such as an electrical pad 13 and electrically connects a semiconductor part 10 like a ceramic package 11 mounted with a semiconducor chip 12 and a circuit part like a printed wiring substrate 20 having a thermal expansion coefficient different from that of such semiconductor part. The ceramic package 11 and the printed wiring substrate 20 are electrically connected via a metal material for connection including at least a kind of material selected, for example, from In, Ga and Hg having the melting point of 373K or less. This connecting material can also be applied to the connection of semiconducor chip and package, printed wiring substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体チップとパッケ
ージ等との接続構造や半導体チップもしくは半導体チッ
プが搭載されたパッケージとプリント配線基板等との接
続構造を有する半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a connection structure between a semiconductor chip and a package or the like, or a connection structure between a semiconductor chip or a package on which a semiconductor chip is mounted and a printed wiring board or the like.

【０００２】[0002]

【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属等からなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。2. Description of the Related Art Various packages made of ceramics, resin, metal, etc., on which semiconductor chips such as LSI are mounted, are highly densified by high integration, high speed, large power consumption, and large chips of LSI. There is a trend toward higher speeds and higher heat dissipation. In addition, these semiconductors are also used for workstations, personal computers, minicomputers,
From industrial applications such as large-scale computers to electronic devices such as portable devices, printers, copiers, cameras, televisions, and video devices, semiconductor performance has improved.

【０００３】高性能、高集積なＬＳＩを搭載するパッケ
ージには、ＬＳＩおよびプリント配線基板等の搭載ボー
ドと多端子・狭ピッチで接続ができること、配線密度が
高いこと、放熱性がよいこと、高速の信号を扱うことが
できること、パッケージの入出力端子を多端子・狭ピッ
チ化することが可能であること等が求められている。上
述したようなパッケージの多端子・狭ピッチ化を満足さ
せるために、パッケージ構造は従来のピン挿入型からＱ
ＦＰ(Quad Flat Package) 等の表面実装型に移行してい
る。表面実装型の中で特に端子数が多く高速なものとし
ては、多層配線を使用したＳＭ−ＰＧＡ（Surface Moun
t type-Pin Grid Array)パッケージや、狭ピッチＱＦＰ
パッケージ等が知られている。しかしながら、これらの
ピンやリードを使用した表面実装型パッケージでは、パ
ッケージ本体にピンやリードを接合しているため、さら
に狭ピッチ化することが困難であった。例えば、ＰＧＡ
パッケージでは1.27mmピッチ、ＱＦＰでは 0.3mmピッチ
より狭ピッチ化するためには、プロセス上問題が大き
い。A high-performance, highly-integrated LSI package can be connected to a mounting board such as an LSI and a printed wiring board at multiple terminals with a narrow pitch, has a high wiring density, has good heat dissipation, and has a high speed. Is required, and it is required that the input / output terminals of the package be multi-terminal and have a narrow pitch. In order to satisfy the multi-terminal / narrow pitch of the package as described above, the package structure is changed from the conventional pin insertion type to the Q type.
It is shifting to surface mount type such as FP (Quad Flat Package). Among the surface mount types, one with high number of terminals and high speed is SM-PGA (Surface Moun) that uses multilayer wiring.
t type-Pin Grid Array) package and narrow pitch QFP
Packages and the like are known. However, in the surface mount type package using these pins and leads, it is difficult to further reduce the pitch because the pins and leads are bonded to the package body. For example, PGA
In order to make the pitch narrower than the 1.27 mm pitch in the package and the 0.3 mm pitch in the QFP, there are serious process problems.

【０００４】また、ＰＧＡやＱＦＰ等のピンやリードを
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくな
り、高周波特性による信号の反射や、インダクタンス成
分による信号の遅延増加等が起こるという問題があっ
た。パッケージ本体の多層配線構造を高速対応させるた
めに、特性インピーダンスを制御したり、電源やグラウ
ンド面を設けてインダクタンスを低減したとしても、上
記したようなピンやリード部分での特性劣化が大きく、
高速信号への対応が困難であった。Further, in a package having pins and leads such as PGA and QFP, when an attempt is made to handle a high-speed signal, the effect of inductance at the pins and leads becomes large, and the reflection of signals due to high-frequency characteristics and signals due to inductance components occur. However, there was a problem that the delay increase etc. In order to support the multi-layer wiring structure of the package body at high speed, even if the characteristic impedance is controlled or the inductance is reduced by providing a power supply or a ground plane, the characteristic deterioration at the pins and leads as described above is large,
It was difficult to handle high-speed signals.

【０００５】ＢＧＡ（Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
は、パッケージの入出力端子として半田等からなるバン
プ（接続用突起）を用いたパッケージ構造であり、上述
したようなピンやリードに起因するインダクタンスによ
る高速信号の反射や遅延等の問題を改善することを可能
にしたものである。The BGA (Ball Grid Array) package is
It has been proposed to solve the above-mentioned problems, and is initially used for applications such as supercomputers and large-sized computers, and has recently been used for consumer products such as personal computers and portable devices. BGA
Is a package structure using bumps (connection protrusions) made of solder or the like as the input / output terminals of the package, and improves the problems such as reflection and delay of high-speed signals due to the inductance caused by the pins and leads as described above. It made it possible.

【０００６】また、バンプによる接続距離の短縮化に加
えて、バンプ形成により狭ピッチ・多端子化が容易であ
るため、ＢＧＡは今後のＬＳＩパッケージとして有望視
されている。さらに、このバンプ形成による狭ピッチ・
多端子化は、パッケージサイズそのものを縮小化し、プ
リント配線基板等への実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。In addition to shortening the connection distance by bumps, it is easy to narrow the pitch and increase the number of terminals by forming bumps. Therefore, BGA is regarded as a promising future LSI package. In addition, the narrow pitch
The use of multiple terminals reduces the package size itself, improves the mounting density on the printed wiring board, etc., improves the electrical characteristics by reducing the parasitic capacitance, inductance, resistance, etc. of the wiring, and improves the high frequency characteristics by reducing the package size. Can be expected.

【０００７】一方、パッケージの放熱面から見ると、Ｌ
ＳＩの高速化に伴って消費電力が上昇し、発熱量は年々
増加する傾向にあり、パッケージ自体にも放熱性に優れ
る構造や材料が必要となっている。高放熱性パッケージ
には、セラミックスパッケージが主として使用されてい
る。金属をパッケージ本体とするものや、プリント配線
基板、樹脂等からなるパッケージに放熱用のヒートシン
クを取り付けたもの等も使用されているが、セラミック
ス材料を使用する場合が多い。セラミックスパッケージ
の中でも、窒化アルミニウム(AlN) 等の高熱伝導性材料
を使用したものは、特にパッケージの熱抵抗が低いもの
として使用されている。On the other hand, from the heat dissipation surface of the package, L
As the SI speed increases, the power consumption increases, and the amount of heat generated tends to increase year by year. Therefore, the package itself requires a structure and material having excellent heat dissipation. Ceramic packages are mainly used for high heat dissipation packages. Although a package body made of metal or a package made of a printed wiring board, a resin or the like with a heat sink for heat radiation attached thereto is used, a ceramic material is often used. Among the ceramic packages, those using a high thermal conductive material such as aluminum nitride (AlN) are particularly used as packages having low thermal resistance.

【０００８】上述したように、セラミックスを用いたＢ
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製ＢＧＡパッケージは、プリント配線基板等に
実装した際に、セラミックス製パッケージとプリント配
線基板との間の熱膨張係数の差が大きいことから、接続
部である半田バンプ部分の信頼性が低いという問題を有
している。As described above, B using ceramics
The GA package is a high-density package that satisfies the requirements of high heat dissipation and excellent electrical characteristics, and has a large number of terminals and a narrow pitch, and is expected as a package for high-speed and highly integrated semiconductor chips. . However, when the ceramic BGA package is mounted on a printed wiring board or the like, the difference in the coefficient of thermal expansion between the ceramic package and the printed wiring board is large. It has the problem of being low.

【０００９】例えば、セラミック製のＢＧＡパッケージ
をガラスエポキシ製のプリント配線基板に半田バンプを
介して接続すると、セラミック基板の熱膨張係数（10-6
/Kオーダー）とプリント配線基板（樹脂基板）の熱膨張
係数（10-5/Kオーダー）の違いにより、バンプ部分に応
力が発生する。熱膨張差に基く応力は、ＢＧＡパッケー
ジをプリント配線基板に搭載する際の半田リフロー工程
で熱履歴を受けることによるものと、通常の使用中にお
ける環境温度変化によるものとがある。半田リフロー工
程での熱履歴の影響は、実装後の半田バンプの変形によ
る応力緩和によりある程度低減されるものの、使用環境
としての熱サイクル等を経ると、機械的強度が低い半田
バンプ部分に応力が集中して半田の疲労が起こり、半田
バンプにクラックが生じたり、また半田バンプが破断す
る等して、接続部に断線が生じてしまう。For example, when a ceramic BGA package is connected to a glass epoxy printed wiring board through solder bumps, the coefficient of thermal expansion of the ceramic board (10 −6
/ K order) and the printed circuit board (resin substrate) have different thermal expansion coefficients (10 -5 / K order), causing stress in the bumps. The stress based on the difference in thermal expansion is due to the thermal history during the solder reflow process when mounting the BGA package on the printed wiring board, and due to the environmental temperature change during normal use. Although the influence of thermal history in the solder reflow process is reduced to some extent by the stress relaxation due to the deformation of the solder bumps after mounting, the stress on solder bumps, which have low mechanical strength, is reduced after the thermal cycle as the usage environment. Solder fatigue occurs in a concentrated manner, cracks are generated in the solder bumps, the solder bumps are broken, and the like, causing disconnection in the connection portion.

【００１０】一方、上述したような問題に対して様々な
対策が取られている。例えば、パッケージとプリント配
線基板との間に、バンプ材料である半田と熱膨張率が近
いフィラー入りの樹脂を充填して固める方法、バンプの
形状を堤型にしてバンプのエッジにかかる応力を低減す
る方法、ダミーバンプやスペーサによりバンプへの応力
集中を緩和する方法等が提案されている。しかし、これ
らの方法を実施するには、接続材料以外の材料や特殊な
パッケージの構造が必要となり、製造工程や接続工程が
複雑になると共に、製造コストの増大を招くという問題
がある。さらに、それらの施策を行ってもバンプ接続部
の熱サイクル信頼性の向上には限界があり、より一層の
高寿命化を達成することは困難であった。On the other hand, various measures have been taken against the above problems. For example, a method of filling and hardening a resin containing a filler having a thermal expansion coefficient close to that of solder, which is a bump material, between the package and the printed wiring board, and making the shape of the bump a bank shape to reduce stress applied to the edge of the bump. A method of reducing the stress concentration on the bump by using a dummy bump or a spacer has been proposed. However, in order to carry out these methods, a material other than the connecting material or a special package structure is required, which complicates the manufacturing process and the connecting process, and causes an increase in manufacturing cost. Furthermore, even if these measures are taken, there is a limit to improving the thermal cycle reliability of the bump connection portion, and it has been difficult to achieve even longer life.

【００１１】また、上述したような問題はＢＧＡパッケ
ージに限らず、入出力端子としてバンプを有するフリッ
プチップ構造の半導体チップや、同様に複数の半導体チ
ップをモジュール化した表面実装部品等においても生じ
ている。さらに、接続部に関してもバンプ接続に限ら
ず、半導体チップとパッケージや配線基板、あるいはパ
ッケージとプリント配線基板等との間の熱膨張差が大き
い場合には、ピン接続やリード接続においても同様に生
じている問題である。The above-mentioned problems are not limited to the BGA package, but also occur in a semiconductor chip having a flip chip structure having bumps as input / output terminals, surface mount components in which a plurality of semiconductor chips are similarly modularized. There is. Further, the connection portion is not limited to the bump connection, and if the thermal expansion difference between the semiconductor chip and the package or the wiring board, or between the package and the printed wiring board is large, the same occurs in the pin connection or the lead connection. Is a problem.

【００１２】[0012]

【発明が解決しようとする課題】上述したように、従来
のセラミック製ＢＧＡパッケージやフリップチップ構造
の半導体チップとプリント配線基板等とのバンプ接続に
おいては、実装時のリフロー半田付け工程や使用中にお
ける環境温度変化により熱履歴を受け、セラミック製パ
ッケージや半導体とプリント配線基板等との間の熱膨張
差によって、接続部である半田バンプ部分に応力や歪が
発生して半田バンプが熱疲労破壊したり、あるいはセラ
ミックス製パッケージや半導体自体が応力破壊する等、
接続部信頼性が低いという問題を有していた。As described above, in bump connection between a conventional ceramic BGA package or a semiconductor chip having a flip chip structure and a printed wiring board or the like, a reflow soldering process at the time of mounting or during use is performed. It receives a thermal history due to environmental temperature changes, and due to the difference in thermal expansion between the ceramic package or semiconductor and the printed wiring board, etc., stress or strain is generated in the solder bumps, which are the connection parts, and the solder bumps are destroyed by thermal fatigue. Or the ceramic package or the semiconductor itself is stress-damaged,
There is a problem that the reliability of the connection portion is low.

【００１３】また、バンプ接続以外のピン接続やリード
接続においても、半導体チップとパッケージや配線基
板、あるいはパッケージとプリント配線基板等との間の
熱膨張差が大きい場合には、同様に熱膨張差に基く応力
により接続部信頼性が低下しやすいという問題があっ
た。Also in the pin connection or the lead connection other than the bump connection, when the difference in thermal expansion between the semiconductor chip and the package or the wiring board, or between the package and the printed wiring board is large, the thermal expansion difference is the same. There is a problem that the reliability of the connection portion is likely to be deteriorated due to the stress based on.

【００１４】本発明は、このような課題に対処するため
になされたもので、半導体チップとパッケージや配線基
板、あるいはパッケージとプリント配線基板等の接続部
品間の熱膨張差が大きい場合においても、熱履歴により
接続部の信頼性が低下することを防止した、すなわち接
続部信頼性を向上させることを可能にした半導体装置を
提供することを目的としている。The present invention has been made to solve such a problem, and even when there is a large difference in thermal expansion between a semiconductor chip and a connecting component such as a package or a wiring board, or a package and a printed wiring board. An object of the present invention is to provide a semiconductor device in which the reliability of the connection portion is prevented from being deteriorated due to heat history, that is, the reliability of the connection portion can be improved.

【００１５】[0015]

【課題を解決するための手段と作用】本発明の半導体装
置は、接続用端子を有する半導体部品と、前記半導体部
品の接続用端子と電気的に接続され、前記半導体部品と
熱膨張率の異なる回路部品とを具備し、前記半導体部品
と回路部品とは融点が373K以下の接続用金属材料を介し
て電気的に接続されていることを特徴としている。According to another aspect of the present invention, there is provided a semiconductor device which is electrically connected to a semiconductor component having a connecting terminal and a connecting terminal of the semiconductor component, and has a coefficient of thermal expansion different from that of the semiconductor component. And a circuit component, wherein the semiconductor component and the circuit component are electrically connected to each other through a connecting metal material having a melting point of 373K or less.

【００１６】本発明における半導体部品としては、接続
用端子として電極パッドやリード等を有する半導体チッ
プや、半導体チップが搭載されたセラミックス製パッケ
ージ、セラミックス製配線基板、樹脂製パッケージ、樹
脂製配線基板等が例示される。パッケージはシングルチ
ップパッケージに限らず、マルチチップパッケージの適
用も可能である。As the semiconductor component in the present invention, a semiconductor chip having electrode pads, leads, etc. as connecting terminals, a ceramic package on which the semiconductor chip is mounted, a ceramic wiring board, a resin package, a resin wiring board, etc. Is exemplified. The package is not limited to a single-chip package, and a multi-chip package can be applied.

【００１７】また、本発明で用いる回路部品としては、
半導体部品が半導体チップの場合には、それと熱膨張率
が異なるセラミックス製パッケージ、セラミックス製配
線基板、樹脂製パッケージ、樹脂製配線基板、実装ボー
ドとしてのプリント配線基板（ベアチップ実装）等が例
示され、半導体部品が半導体チップが搭載されたパッケ
ージや配線基板等の場合には、それらと熱膨張率が異な
る実装ボードとしてのプリント配線基板等が例示され
る。The circuit components used in the present invention include:
When the semiconductor component is a semiconductor chip, a ceramic package, a ceramic wiring board, a resin package, a resin wiring board, a printed wiring board (bare chip mounting) as a mounting board, etc. having different thermal expansion coefficients from the semiconductor component are exemplified. When the semiconductor component is a package on which a semiconductor chip is mounted, a wiring board, or the like, a printed wiring board or the like as a mounting board having a coefficient of thermal expansion different from those of the package is exemplified.

【００１８】本発明は半導体装置が受ける熱履歴にもよ
るが、特に半導体部品と回路部品との熱膨張率の差が 5
×10-6/K以上の場合に特に効果的である。半導体部品と
回路部品との熱膨張率の差が 5×10-6/K以上であると、
特に熱膨張差に起因して発生する応力や変位が大きくな
るため、接続部信頼性の低下が生じやすくなる。本発明
はこのような接続部信頼性の低下を有効に防止するもの
である。Although the present invention depends on the thermal history of the semiconductor device, the difference in the coefficient of thermal expansion between the semiconductor component and the circuit component is 5
It is particularly effective in the case of × 10 -6 / K or more. If the difference in the coefficient of thermal expansion between the semiconductor component and the circuit component is 5 × 10 −6 / K or more,
In particular, the stress and the displacement generated due to the difference in thermal expansion become large, so that the reliability of the connection portion is likely to decrease. The present invention effectively prevents such a decrease in reliability of the connection portion.

【００１９】上述したような半導体部品と回路部品との
接続方法は、従来のＢＧＡパッケージやフリップチップ
構造の半導体チップにおけるバンプ接続（例えば半田バ
ンプによる接続）と同様な方法が挙げられる。これは、
従来の半田バンプに代えて本発明の融点が373K以下の接
続用金属材料を用いた接続、および従来の半田バンプと
併用して本発明の融点が373K以下の接続用金属材料を用
いた接続を含むものである。本発明は、上記したような
従来のバンプ接続に代わる接続、もしくは併用する接続
に効果的であるが、ショートピンのＰＧＡ、表面実装型
ＰＧＡ、微細ピッチＱＦＰ等の接続部のように、熱疲労
による接続部信頼性の低下が考えられる接続部であれば
適用することが可能である。As a method for connecting the semiconductor component and the circuit component as described above, the same method as bump connection (for example, connection by solder bump) in a conventional BGA package or a semiconductor chip having a flip chip structure can be mentioned. this is,
A connection using a connecting metal material having a melting point of the present invention of 373 K or less in place of the conventional solder bump, and a connection using a connecting metal material having a melting point of the present invention of 373 K or less in combination with a conventional solder bump. It includes. INDUSTRIAL APPLICABILITY The present invention is effective for a connection that replaces the conventional bump connection as described above, or a connection that is used in combination. However, like the connection part of the short pin PGA, surface mount PGA, fine pitch QFP, etc., thermal fatigue It is possible to apply as long as it is a connection part in which reliability of the connection part may be deteriorated.

【００２０】本発明の半導体装置は、上述したような半
導体部品と回路部品とを、融点が373K以下の接続用金属
材料（以下、低融点接続用金属材料と記す）を介して電
気的に接続したものである。具体的な接続部構造は、接
続用バンプ自体を低融点接続用金属材料で形成した構
造、電極パッド間に低融点接続用金属材料を介在させた
構造、電極パッドと表面配線との間に低融点接続用金属
材料を介在させた構造、半田バンプと電極パッドや表面
配線との間に低融点接続用金属材料を介在させた構造、
ピンやリードと電極パッドや表面配線との間に低融点接
続用金属材料を介在させた構造等が例示される。In the semiconductor device of the present invention, the above-described semiconductor component and circuit component are electrically connected to each other via a connecting metal material having a melting point of 373 K or less (hereinafter referred to as a low melting point connecting metal material). It was done. The specific connection structure is a structure in which the connection bump itself is formed of a low melting point connection metal material, a structure in which a low melting point connection metal material is interposed between electrode pads, and a low connection between the electrode pad and the surface wiring. A structure in which a metal material for connecting a melting point is interposed, a structure in which a metal material for connecting a low melting point is interposed between a solder bump and an electrode pad or surface wiring,
An example is a structure in which a low melting point connecting metal material is interposed between a pin or lead and an electrode pad or surface wiring.

【００２１】本発明で用いる低融点接続用金属材料は、
373K以下の融点を有するものである。このような融点を
有する金属材料を接続部に介在させることによって、半
導体部品と回路部品の熱膨張差により生じる応力を緩和
することができる。例えば、半導体チップの使用可能温
度（通常、 358〜388K程度）以下で、かつ通常使用温度
以上の融点を有する低融点接続用金属材料を用いれば、
使用環境温度の変化や半田リフロー工程における加熱等
により、半導体部品と回路部品との間に熱膨張差による
応力が発生したとしても、低融点接続用金属材料が溶融
することによって応力を緩和もしくは消滅させることが
できる。これにより、通常の使用温度範囲では良好な電
気的接続を維持した上で、熱応力による接続部信頼性の
低下を防止することが可能となる。このような低融点接
続用金属材料としては、具体的には融点が 323〜373Kの
範囲の金属材料を例示されるが、半導体部品と回路部品
との熱膨張率の差（すなわち発生する熱応力の大小）や
半導体チップの使用可能温度等に基いて、低融点接続用
金属材料の融点を設定することが好ましい。The low melting point connecting metal material used in the present invention is
It has a melting point of 373 K or less. By interposing the metal material having such a melting point in the connection portion, the stress caused by the difference in thermal expansion between the semiconductor component and the circuit component can be relaxed. For example, if a low melting point connecting metal material having a melting point that is lower than the usable temperature of the semiconductor chip (usually about 358 to 388 K) and higher than the normal operating temperature is used,
Even if stress due to the difference in thermal expansion occurs between the semiconductor component and the circuit component due to changes in the operating environment temperature or heating in the solder reflow process, etc., the stress will be relaxed or eliminated by melting the low melting point connecting metal material. Can be made. As a result, it is possible to maintain good electrical connection in the normal operating temperature range and prevent deterioration of reliability of the connection portion due to thermal stress. Specific examples of such a low melting point connecting metal material include a metal material having a melting point in the range of 323 to 373 K. However, the difference in the coefficient of thermal expansion between the semiconductor component and the circuit component (that is, the generated thermal stress). It is preferable to set the melting point of the metal material for low melting point connection based on the temperature of the semiconductor chip and the usable temperature of the semiconductor chip.

【００２２】また、常温もしくは使用環境温度で液体状
態の低融点接続用金属材料を用いれば、使用環境温度の
変化や半田リフロー工程における加熱等により熱が加わ
ったとしても、液体状態であるが故に熱履歴により疲労
することがなく、よって接続部信頼性を大幅に高めるこ
とができる。ただし、このような場合には、半導体部品
と回路部品とを他の手段により機械的に固定する必要が
ある。また、上記した融点が 323〜373Kの範囲の低融点
接続用金属材料を用いる場合にも、他の固定手段を併用
することが好ましい。If a low melting point connecting metal material that is in a liquid state at room temperature or operating environment temperature is used, it is in a liquid state even if heat is applied due to a change in the operating environment temperature or heating in the solder reflow process. There is no fatigue due to the thermal history, and therefore the reliability of the connection portion can be greatly improved. However, in such a case, it is necessary to mechanically fix the semiconductor component and the circuit component by other means. Further, even when the above-mentioned low melting point connecting metal material having a melting point in the range of 323 to 373 K is used, it is preferable to use other fixing means together.

【００２３】上述した固定手段としては、例えばパッケ
ージや配線基板等の半導体部品に固定用の治具、ピン、
ネジ、凹凸、貫通孔等を形成または接合し、それらを用
いて回路部品に固定する方法、樹脂等の接着剤を使用し
て固める方法、半導体部品の外形部分でガイドを形成し
て固定する方法、半導体部品の内側あるいは外側を半
田、反応性の金属、樹脂等で接合する方法等が挙げられ
る。また、接続後の半導体部品全体をモールドのような
状態で固める方法を用いることも可能である。As the above-mentioned fixing means, for example, a jig, a pin, a jig for fixing to a semiconductor component such as a package or a wiring board,
Forming or joining screws, irregularities, through holes, etc., and fixing them to circuit parts using them, hardening with an adhesive such as resin, and forming and fixing guides on the external parts of semiconductor parts Examples include a method of joining the inside or outside of the semiconductor component with solder, a reactive metal, a resin, or the like. It is also possible to use a method of hardening the entire semiconductor component after connection in a state like a mold.

【００２４】本発明に用いる低融点接続用金属材料とし
ては、In、Ga、Hg等の低融点の金属を含む金属材料、例
えばIn、GaおよびHgから選ばれる少なくとも 1種を含有
する金属材料が挙げられる。また、このような低融点接
続用金属材料との接点となる半導体部品および回路部品
の接続用端子（例えば電極部）は、In、Ga、Hg等の低融
点金属と合金や金属間化合物を形成しないものが望まし
い。ただし、合金や金属間化合物を形成しても脆化等を
起こさず、接合強度や信頼性の上で問題がないものであ
ればよい。The low melting point connecting metal material used in the present invention is a metal material containing a low melting point metal such as In, Ga and Hg, for example, a metal material containing at least one selected from In, Ga and Hg. Can be mentioned. In addition, the connection terminals (for example, electrode portions) of semiconductor components and circuit components that are contacts with such low melting point connecting metal materials form alloys and intermetallic compounds with low melting point metals such as In, Ga, and Hg. Those that do not do are desirable. However, as long as an alloy or an intermetallic compound is formed, embrittlement does not occur, and there is no problem in terms of bonding strength and reliability.

【００２５】上述した低融点接続用金属材料の具体例と
しては、例えば In-Ga合金、 Sn-Ga合金、 Hg-Ga合金、
In-Ga-Sn合金、 Hg-In合金等が挙げられる。これら合金
の融点の一例として、図７に In-Ga合金の状態図を、図
８に Sn-Ga合金の状態図を、図９に Hg-Ga合金の状態図
を示す。これらの状態図に示されるように、組成比を変
化させることにより所望の融点が得られる。本発明では
少なくとも融点が373K以下の金属材料（合金）を選択す
る。さらに、半導体装置の使用状況等に応じて、例えば
融点が 323〜373Kの範囲の金属材料（合金）や常温もし
くは使用環境温度で液体状態の金属材料（合金）を選択
して使用する。Specific examples of the above-mentioned low melting point connecting metal material include, for example, In-Ga alloy, Sn-Ga alloy, Hg-Ga alloy,
In-Ga-Sn alloy, Hg-In alloy and the like can be mentioned. As an example of the melting points of these alloys, FIG. 7 shows a phase diagram of In-Ga alloy, FIG. 8 shows a phase diagram of Sn-Ga alloy, and FIG. 9 shows a phase diagram of Hg-Ga alloy. As shown in these phase diagrams, the desired melting point can be obtained by changing the composition ratio. In the present invention, a metal material (alloy) having at least a melting point of 373K or lower is selected. Further, a metal material (alloy) having a melting point in the range of 323 to 373K or a metal material (alloy) in a liquid state at room temperature or operating environment temperature is selected and used according to the usage condition of the semiconductor device.

【００２６】半導体部品と回路部品との間に低融点接続
用金属材料を介在させる方法としては、低融点接続用金
属材料の融点が例えば 323〜373Kの範囲であれば、通常
の半田バンプと同様に、半田リフロー工程等により半導
体部品側の電極パッド上に低融点接続用金属材料による
バンプを形成し、この低融点接続用金属バンプを介して
回路部品と電気的に接続する方法が挙げられる。また、
回路部品側の電極パッド上に低融点接続用金属材料層を
予め形成しておいてもよい。低融点接続用金属材料が常
温で液状の場合、あるいは常温近傍の融点を有する場合
には、液化させた低融点接続用金属材料中に半導体部品
側の電極パッドを接触させて転写し、この低融点接続用
金属材料の転写層を介して回路部品と電気的に接続する
方法が例示される。As a method of interposing the low melting point connecting metal material between the semiconductor component and the circuit component, if the melting point of the low melting point connecting metal material is in the range of 323 to 373 K, for example, it is the same as a normal solder bump. Another method is to form bumps of a low melting point connecting metal material on the electrode pads on the semiconductor component side by a solder reflow process or the like, and electrically connect to the circuit component via the low melting point connecting metal bumps. Also,
A metal material layer for low melting point connection may be previously formed on the electrode pad on the circuit component side. When the low melting point connecting metal material is liquid at room temperature or has a melting point near room temperature, the electrode pad on the semiconductor component side is transferred into contact with the liquefied low melting point connecting metal material, A method of electrically connecting to a circuit component via a transfer layer of a melting point connecting metal material is exemplified.

【００２７】[0027]

【実施例】以下、本発明の実施例について説明する。Embodiments of the present invention will be described below.

【００２８】図１は、本発明の一実施例による半導体装
置１の構成を模式的に示す図である。同図において、１
０は半導体部品としてのパッケージ部品であり、このパ
ッケージ部品１０と回路部品としてのプリント配線基板
２０とが電気的に接続されて半導体装置１が構成されて
いる。FIG. 1 is a diagram schematically showing the structure of a semiconductor device 1 according to an embodiment of the present invention. In the figure, 1
Reference numeral 0 denotes a package component as a semiconductor component, and the package component 10 and the printed wiring board 20 as a circuit component are electrically connected to each other to form the semiconductor device 1.

【００２９】パッケージ部品１０は、基本的には従来の
セラミックス製ＢＧＡパッケージと同様な構造を有して
おり、前述したように接続用の電極をパッケージ表面に
エリア状に形成することができ、これにより電極を高密
度化できるために、小型・多端子のパッケージを実現可
能とするものである。また、接続部が短いためにパッケ
ージの通過特性等の電気特性への悪影響が小さく、高速
用のパッケージとして使用可能なものである。The package component 10 basically has the same structure as a conventional ceramic BGA package, and as described above, the connecting electrodes can be formed in an area on the package surface. This makes it possible to realize a compact and multi-terminal package because the electrodes can be highly densified. In addition, since the connecting portion is short, adverse effects on the electrical characteristics such as the passage characteristics of the package are small, and the package can be used as a high-speed package.

【００３０】パッケージ部品１０の構成を具体的に説明
する。パッケージ部品１０は、セラミックス製多層配線
基板からなるパッケージ１１に半導体チップ１２が搭載
されて構成されている。セラミックス製パッケージ１１
を構成する多層配線基板は、信号層、電源層、グラウン
ド層を含む図示を省略した内部配線層を有しており、こ
の内部配線層に電気的に接続された電極パッド１３がパ
ッケージ１１の一面にエリア状に形成されている。The structure of the package component 10 will be specifically described. The package component 10 is configured by mounting a semiconductor chip 12 on a package 11 made of a ceramic multilayer wiring board. Ceramic package 11
The multi-layer wiring board constituting the above has an internal wiring layer (not shown) including a signal layer, a power supply layer, and a ground layer, and the electrode pad 13 electrically connected to this internal wiring layer is provided on one surface of the package 11. Are formed in an area.

【００３１】半導体チップ１２は、セラミックス製パッ
ケージ１１の電極パッド１３の形成面と反対側の面上に
接合・搭載されており、ボンディングワイヤを介して上
述したパッケージ１１の内部配線層と電気的に接続され
ている。また、半導体チップ１２の搭載位置はリッド１
４により封止されており、このリッド１４により半導体
チップ１２は気密封止されている。The semiconductor chip 12 is bonded and mounted on the surface of the ceramic package 11 opposite to the surface on which the electrode pads 13 are formed, and is electrically connected to the internal wiring layer of the package 11 described above through a bonding wire. It is connected. Further, the mounting position of the semiconductor chip 12 is the lid 1
The semiconductor chip 12 is hermetically sealed by the lid 14.

【００３２】セラミックス製パッケージ１１の構成材料
としては、例えばアルミナ、ムライト、窒化アルミニウ
ム、窒化ケイ素等、あるいは硼硅酸ガラスとアルミナと
の複合材のようなガラスセラミック材料等が例示され
る。この実施例では、熱伝導性に優れた窒化アルミニウ
ムを用いている。セラミックス製パッケージ１１の内部
配線層は、セラミックス基材と金属導体との同時焼成に
より形成するため、アルミナ等の高温焼成セラミックス
では WやMo等の高融点金属が、ガラスセラミック等の低
温焼成セラミックスではCuやAg等の低融点、低抵抗の導
体が用いられる。ここでは、窒化アルミニウムに対して
W導体を使用している。Examples of the constituent material of the ceramic package 11 include alumina, mullite, aluminum nitride, silicon nitride and the like, or glass ceramic materials such as a composite material of borosilicate glass and alumina. In this embodiment, aluminum nitride having excellent thermal conductivity is used. Since the internal wiring layer of the ceramic package 11 is formed by simultaneous firing of the ceramic base material and the metal conductor, in the high temperature fired ceramics such as alumina, high melting point metals such as W and Mo are used, and in the low temperature fired ceramics such as glass ceramics. A low melting point, low resistance conductor such as Cu or Ag is used. Here, for aluminum nitride
W conductor is used.

【００３３】セラミックス製パッケージ１１に設けられ
たエリア状の電極パッド１３は、上述した内部配線層と
同様に、セラミックス基材との同時焼成により W導体パ
ッドを作製し、その表面にNiメッキを行った後に熱処理
を施し、Niメッキ層を W導体パッド部分に強固に接合し
たものである。さらに表面には、Niの酸化防止等を目的
として、Auメッキが施されている。Auは半田中に溶解し
て半田特性を変化させることがあるため、Auによる表面
処理を省くこともできる。特に本発明では、電極パッド
１３が使用するIn、Ga、Hg等の低融点金属材料とぬれ性
がよければ問題はない。The area-shaped electrode pads 13 provided on the ceramic package 11 are W-conductor pads produced by co-firing with the ceramic base material and plated with Ni as with the internal wiring layers described above. After that, heat treatment is applied to firmly bond the Ni plating layer to the W conductor pad. Further, the surface is plated with Au for the purpose of preventing oxidation of Ni. Since Au may dissolve in solder and change solder characteristics, surface treatment by Au can be omitted. In particular, in the present invention, there is no problem if the electrode pad 13 has good wettability with a low melting point metal material such as In, Ga, or Hg.

【００３４】また、上記したような同時焼成による W導
体パッドに代えて、CuやAg等のセラミックス基材へのメ
タライズが容易な金属材料を用いて、セラミックス製パ
ッケージ１１の焼成後に電極パッドを形成することも可
能である。この実施例では、Auメッキを施したNiメッキ
付き W導体パッドを電極パッド１３として用いた。Further, instead of the W conductor pad by simultaneous firing as described above, a metal material such as Cu or Ag that is easily metallized to the ceramic base material is used to form the electrode pad after firing the ceramic package 11. It is also possible to do so. In this example, an Au-plated Ni-plated W conductor pad was used as the electrode pad 13.

【００３５】セラミックス製パッケージ１１表面に設け
られた電極パッド１３は、 1mmピッチを採用し、パッド
径は 0.6mmとした。パッド径は低融点接続用金属材料
（例えばバンプ）のサイズ（幅、高さ、体積等）、バン
プ形状、バンプピッチ、バンプの形成プロセス等により
決定する。The electrode pads 13 provided on the surface of the ceramic package 11 have a pitch of 1 mm and the pad diameter is 0.6 mm. The pad diameter is determined by the size (width, height, volume, etc.) of the low melting point connecting metal material (for example, bump), the bump shape, the bump pitch, the bump forming process, and the like.

【００３６】上述したようなパッケージ部品１０が実装
されるプリント配線基板２０は、通常のガラスエポキシ
製銅張積層板からなるものであり、その表面のCu箔を利
用して表面に電極パッド２１が設けられている。この電
極パッド２１の表面には、さらにAu等が被覆されてい
る。上記ガラスエポキシ製プリント配線基板２０の熱膨
張率は30×10-6/Kで、窒化アルミニウム製のパッケージ
１１の熱膨張率は 4×10-6/Kであり、これらの熱膨張率
の差は26×10-6/Kとなる。The printed wiring board 20 on which the package component 10 as described above is mounted is made of a normal glass-epoxy copper clad laminate, and the Cu foil on the surface is used to form the electrode pads 21 on the surface. It is provided. The surface of the electrode pad 21 is further covered with Au or the like. The glass epoxy printed wiring board 20 has a thermal expansion coefficient of 30 × 10 −6 / K, and the aluminum nitride package 11 has a thermal expansion coefficient of 4 × 10 −6 / K. Is 26 × 10 -6 / K.

【００３７】そして、上記パッケージ部品１０の電極パ
ッド１３とプリント配線基板２０の電極パッド２１との
間には、図２に拡大して示すように、接続用低融点金属
３１としてIn-Ga-Sn合金が介在されている。この実施例
では、In-Ga-Sn合金として常温で液体状態の合金を用い
た。常温で液体状態の接続用低融点金属（In-Ga-Sn合
金）３１は、まずそれを平坦な容器に移し、液体状態の
合金の表面にセラミックス製パッケージ１１のエリア状
の電極パッド１３を接触させる。液体状態の In-Ga-Sn
合金は、Au被覆したNiメッキパッド１３に接触させるこ
とでパッド１３側に転写する。このようにして電極パッ
ド１３表面に転写した接続用低融点金属３１を有するパ
ッケージ部品１０をプリント配線基板２０と位置合せし
た後、接続用低融点金属３１を介してパッケージ部品１
０の電極パッド１３とプリント配線基板２０の電極パッ
ド２１とを接触させて、これらの電気的な導通がとられ
ている。Between the electrode pad 13 of the package component 10 and the electrode pad 21 of the printed wiring board 20, as shown in an enlarged view in FIG. The alloy is interposed. In this example, an alloy in the liquid state at room temperature was used as the In-Ga-Sn alloy. The low melting point metal (In-Ga-Sn alloy) 31 for connection which is in a liquid state at room temperature is first transferred to a flat container, and the area-like electrode pad 13 of the ceramic package 11 is brought into contact with the surface of the liquid state alloy. Let In-Ga-Sn in liquid state
The alloy is transferred to the pad 13 side by contacting the Au-coated Ni-plated pad 13. After aligning the package component 10 having the low melting point metal 31 for connection thus transferred to the surface of the electrode pad 13 with the printed wiring board 20, the package component 1 is connected via the low melting point metal 31 for connection.
The electrode pad 13 of 0 and the electrode pad 21 of the printed wiring board 20 are brought into contact with each other to establish electrical conduction therebetween.

【００３８】また、パッケージ部品１０の固定は、パッ
ケージ部品１０の外周部より導入した後に加熱固化され
た樹脂３２により行われている。この場合、キュア工程
を要する。パッケージ部品１０の固定は、パッケージの
周辺部に形成した貫通孔や切欠き部を利用してナットと
ボルトやネジ止め等で固定したり、あるいは他の部品と
共に搭載する際に半田付けで固定してもよい。The package component 10 is fixed by the resin 32 which is introduced from the outer peripheral portion of the package component 10 and then heat-solidified. In this case, a curing process is required. The package component 10 can be fixed by using nuts and bolts, screws or the like using through holes or notches formed in the peripheral portion of the package, or by soldering when mounting with other components. May be.

【００３９】上述したように、プリント配線基板２０に
パッケージ部品１０を実装して構成した半導体装置１の
信頼性を評価するために、ＴＣＴ（熱サイクル試験）を
行った後に接続部の状態を調べた。ＴＣＴは208K(0.5h)
〜ＲＴ〜398K(0.5h)にて行った。その結果、従来の高温
半田あるいは共晶半田からなるバンプのみを使用した場
合には、 100サイクルのＴＣＴの後にプリント配線基板
とＢＧＡパッケージとのバンプ接続部分が破断したのに
対し、上述した実施例では 300サイクル経過後において
も接続部の不良は発生せず、良好なコンタクトが得られ
ていた。As described above, in order to evaluate the reliability of the semiconductor device 1 formed by mounting the package component 10 on the printed wiring board 20, the state of the connection portion is checked after the TCT (thermal cycle test). It was TCT is 208K (0.5h)
~ RT ~ 398K (0.5h). As a result, when only conventional bumps made of high-temperature solder or eutectic solder were used, the bump connection between the printed wiring board and the BGA package was broken after 100 cycles of TCT. After 300 cycles, no defects were found in the connection part, and good contact was obtained.

【００４０】これは、パッケージ部品１０の電極パッド
１３とプリント配線基板２０の電極パッド２１との間の
電気的な接続を、これらの間に介在させた常温で液体状
態の接続用低融点金属（In-Ga-Sn合金）３１により行っ
ているため、ＴＣＴを経ても熱疲労等を起こさないため
である。なお、上記実施例では半導体チップ１２を搭載
したパッケージ部品１０とプリント配線基板２０との接
続に関して説明したが、半導体チップをセラミックス製
の配線基板に搭載して構成した半導体部品においても同
様な効果が得られた。This is because the electrical connection between the electrode pad 13 of the package component 10 and the electrode pad 21 of the printed wiring board 20 is interposed between them, and the low melting point metal for connection in the liquid state at room temperature ( In-Ga-Sn alloy) 31 does not cause thermal fatigue even after TCT. In the above embodiment, the connection between the package component 10 having the semiconductor chip 12 mounted thereon and the printed wiring board 20 has been described. However, the same effect can be obtained in a semiconductor component configured by mounting the semiconductor chip on a ceramic wiring substrate. Was obtained.

【００４１】さらに、通常の半田ボールや金属ボールか
らなるバンプを形成したパッケージ部品、すなわち通常
のセラミックス製ＢＧＡパッケージを適用したパッケー
ジ部品を用い、このパッケージ部品側の半田ボールある
いは金属ボールとプリント配線基板との間の接続のみ
を、上述した実施例と同様の方法で形成した常温で液体
状態の接続用低融点金属接続金属を介して実施すること
も可能である。Further, using a package component formed with bumps composed of a normal solder ball or a metal ball, that is, a package component to which a normal ceramic BGA package is applied, the solder ball or the metal ball on the package component side and the printed wiring board are used. It is also possible to perform only the connection between the low-melting-point metal connecting metal for connection, which is in a liquid state at room temperature and is formed by the same method as in the above-described embodiment.

【００４２】この場合、パッケージに形成されたボール
の一部を液体状態の In-Ga合金に接触させて、ボールの
一部に In-Ga合金を転写し、これを接続用低融点金属と
して利用する。また、パッケージ部品の固定方法は、上
述した実施例と同様の方式を適用すればよい。In this case, a part of the ball formed on the package is brought into contact with a liquid state In-Ga alloy to transfer the In-Ga alloy to a part of the ball, and this is used as a low melting point metal for connection. To do. Further, as a method of fixing the package component, the same method as in the above-mentioned embodiment may be applied.

【００４３】上述したようにしてプリント配線基板にパ
ッケージ部品を実装して構成した半導体装置の信頼性
を、上記実施例と同様にＴＣＴ（熱サイクル試験）にて
評価したところ、この半導体装置（接続部構造）では 3
00サイクル経過後も接続部の不良は発生せず、良好なコ
ンタクトが得られていた。The reliability of the semiconductor device constructed by mounting the package parts on the printed wiring board as described above was evaluated by TCT (thermal cycle test) as in the above-mentioned embodiment. 3)
Even after the lapse of 00 cycles, no defect in the connection portion occurred and good contact was obtained.

【００４４】次に、本発明の他の実施例について、図３
を参照して説明する。図３に示す半導体装置２は、図１
に示した半導体装置１と同様に、基本的には半導体部品
としてのパッケージ部品１０と回路部品としてのプリン
ト配線基板２０とが電気的に接続されて構成されたもの
である。パッケージ部品１０は、前述した実施例のパッ
ケージ部品と基本的には同様な構造および材質を有する
ものであるが、電極パッド１３上には融点が 323〜373K
の範囲の接続用低融点金属材料からなるボール３３が形
成されている。この低融点金属ボール３３は、通常のＢ
ＧＡパッケージにおける半田ボールと同様な工程を経て
形成されたものであり、この実施例では Ga-Sn合金（融
点=370K)が用いられている。Next, another embodiment of the present invention will be described with reference to FIG.
Will be described with reference to. The semiconductor device 2 shown in FIG.
Similar to the semiconductor device 1 shown in (1), it is basically configured by electrically connecting a package component 10 as a semiconductor component and a printed wiring board 20 as a circuit component. The package component 10 has basically the same structure and material as the package component of the above-described embodiment, but has a melting point of 323 to 373K on the electrode pad 13.
The balls 33 made of the low melting point metal material for connection in the range are formed. The low melting point metal balls 33 are
It is formed through the same process as the solder ball in the GA package, and in this embodiment, a Ga—Sn alloy (melting point = 370K) is used.

【００４５】そして、上記した低融点金属ボール３３を
有するパッケージ部品１０とプリント配線基板２０と
は、低融点金属ボール３３を介して電気的に接続されて
いる。低融点金属ボール３３は、例えば以下のようにし
て形成する。まず、電極パッド１３上にメタルスクリー
ンを用いて In-Ga半田ペーストを印刷し、この半田ペー
スト上に治具を用いて接続用低融点金属材料からなる低
融点金属半田ボール３３を載せる。この後、半田ペース
トを溶融して、低融点金属ボール３３を電極パッド１３
に接続する。The package component 10 having the low melting point metal balls 33 and the printed wiring board 20 are electrically connected via the low melting point metal balls 33. The low melting point metal ball 33 is formed as follows, for example. First, an In-Ga solder paste is printed on the electrode pad 13 using a metal screen, and a low melting point metal solder ball 33 made of a low melting point metal material for connection is placed on the solder paste using a jig. Then, the solder paste is melted and the low melting point metal ball 33 is attached to the electrode pad 13.
Connect to.

【００４６】また、上記パッケージ部品１０とプリント
配線基板２０との機械的な固定は、セラミックス製パッ
ケージ１１の底面外周側に設けた固定用ピン１５をプリ
ント配線基板２０の孔２２に挿入・固着することにより
行われている。すなわち、パッケージ部品１０とプリン
ト配線基板２０との間隔およびパッケージ部品１０の位
置は、固定用ピン１５により決定されている。The mechanical fixing between the package component 10 and the printed wiring board 20 is carried out by inserting and fixing the fixing pin 15 provided on the outer peripheral side of the bottom surface of the ceramic package 11 into the hole 22 of the printed wiring board 20. It is done by. That is, the distance between the package component 10 and the printed wiring board 20 and the position of the package component 10 are determined by the fixing pin 15.

【００４７】上述したプリント配線基板２０にパッケー
ジ部品１０を実装して構成した半導体装置２の信頼性
を、前述した実施例と同様にＴＣＴ（熱サイクル試験）
にて評価したところ、この半導体装置（接続部構造）で
は 300サイクル経過後も接続部の不良は発生せず、良好
なコンタクトが得られていた。これは、パッケージ部品
１０の電極パッド１３とプリント配線基板２０の電極パ
ッド２１との間の電気的な接続を、これらの間に介在さ
せた融点が370Kの低融点金属ボール３３により行ってい
るため、ＴＣＴを経ても高温時に低融点金属ボール３３
が溶融することにより熱疲労等が蓄積されないためであ
る。なお、上記実施例では半導体チップ１２を搭載した
パッケージ部品１０とプリント配線基板２０との接続に
関して説明したが、半導体チップをセラミックス製の配
線基板に搭載して構成した半導体部品においても同様な
効果が得られた。The reliability of the semiconductor device 2 constructed by mounting the package component 10 on the above-mentioned printed wiring board 20 is TCT (thermal cycle test) as in the above-mentioned embodiment.
In this semiconductor device (connection portion structure), no defective connection portion occurred after 300 cycles, and good contact was obtained. This is because the electrode pad 13 of the package component 10 and the electrode pad 21 of the printed wiring board 20 are electrically connected by the low melting point metal ball 33 having a melting point of 370K interposed therebetween. , Low-melting metal balls 33 at high temperature even after passing through TCT
This is because thermal fatigue and the like do not accumulate due to the melting of. In the above embodiment, the connection between the package component 10 having the semiconductor chip 12 mounted thereon and the printed wiring board 20 has been described. However, the same effect can be obtained in a semiconductor component configured by mounting the semiconductor chip on a ceramic wiring substrate. Was obtained.

【００４８】次に、本発明のさらに他の実施例につい
て、図４を参照して説明する。図４において、４１はフ
リップチップ構造の半導体チップであり、この半導体チ
ップ４１の一方の面には電極パッド（または金属バン
プ）４２が形成されている。この半導体チップ４１は、
回路部品としてのプリント配線基板２０にベアチップ実
装されており、半導体チップ４１の電極パッド（または
金属バンプ）４２とプリント配線基板２０側の電極パッ
ド２１との間の電気的な接続は、前述した第１の実施例
と同様に、常温で液体状態の接続用低融点金属３１、例
えばIn-Ga-Sn合金（融点=350K)を介して行われている。Next, still another embodiment of the present invention will be described with reference to FIG. In FIG. 4, reference numeral 41 is a semiconductor chip having a flip chip structure, and an electrode pad (or metal bump) 42 is formed on one surface of the semiconductor chip 41. This semiconductor chip 41 is
It is bare-chip mounted on the printed wiring board 20 as a circuit component, and the electrical connection between the electrode pad (or metal bump) 42 of the semiconductor chip 41 and the electrode pad 21 on the printed wiring board 20 side is the above-mentioned first connection. Similar to the first embodiment, it is performed through a low melting point metal 31 for connection, which is in a liquid state at room temperature, for example, an In-Ga-Sn alloy (melting point = 350K).

【００４９】また、半導体チップ４１は、それ全体をモ
ールド用樹脂３４で覆うことによって、プリント配線基
板２０に固定されている。ここで、半導体チップ４１の
熱膨張率は 4×10-6/Kで、ガラスエポキシ製プリント配
線基板２０の熱膨張率は25×10-6/Kであり、これらの熱
膨張率の差は21×10-6/Kとなる。また、プリント配線基
板２０に代えて、窒化アルミニウム製のパッケージや配
線基板であってもよく、これらの熱膨張率は 5×10-6/K
である。The semiconductor chip 41 is fixed to the printed wiring board 20 by covering the whole with the molding resin 34. Here, the thermal expansion coefficient of the semiconductor chip 41 is 4 × 10 −6 / K, the thermal expansion coefficient of the glass epoxy printed wiring board 20 is 25 × 10 −6 / K, and the difference between these thermal expansion coefficients is It will be 21 × 10 -6 / K. Further, instead of the printed wiring board 20, a package or a wiring board made of aluminum nitride may be used, and the coefficient of thermal expansion of these is 5 × 10 −6 / K.
Is.

【００５０】上述したプリント配線基板２０もしくは窒
化アルミニウム製のパッケージや配線基板に半導体チッ
プ４１を実装して構成した半導体装置３の信頼性を、前
述した第１の実施例と同様にＴＣＴ（熱サイクル試験）
にて評価したところ、この半導体装置（接続部構造）で
は 300サイクル経過後も接続部の不良は発生せず、良好
なコンタクトが得られていた。The reliability of the semiconductor device 3 constructed by mounting the semiconductor chip 41 on the above-mentioned printed wiring board 20 or a package or wiring board made of aluminum nitride is similar to that of the first embodiment described above in the TCT (thermal cycle). test)
In this semiconductor device (connection portion structure), no defective connection portion occurred after 300 cycles, and good contact was obtained.

【００５１】上述した各実施例においては、本発明の半
導体装置による接続部構造を電極パッド間もしくは半田
バンブと電極パッド間の接続に適用した例について説明
したが、本発明はこれらに限定されるものではなく、例
えば図５に示すように、ショートピンのＰＧＡパッケー
ジ５１を用いたパッケージ部品５０とプリント配線基板
２０との接続に適用することも可能である。In each of the above-mentioned embodiments, the example in which the connection structure by the semiconductor device of the present invention is applied to the connection between the electrode pads or between the solder bump and the electrode pad has been described, but the present invention is not limited thereto. For example, as shown in FIG. 5, the present invention can be applied to the connection between the package component 50 using the PGA package 51 of the short pin and the printed wiring board 20.

【００５２】図５に示すショートピンのＰＧＡパッケー
ジ５１は、接続用端子としてショートピン５２を有して
おり、このショートピン５２とプリント配線基板２０の
電極パッド２１との間に、常温で液体状態の接続用低融
点金属もしくは融点が 323〜373Kの範囲の接続用低融点
金属材料３５が介在されている。そして、これによりシ
ョートピン５２とプリント配線基板２０の電極パッド２
１との間が電気的に接続されている。なお、ＰＧＡパッ
ケージ５１の固定は、その外周側に設けられた治具５３
により行われている。このように構成された半導体装置
４においても、前述した各実施例と同様な効果が得られ
た。The short pin PGA package 51 shown in FIG. 5 has a short pin 52 as a connection terminal, and a liquid state is kept at room temperature between the short pin 52 and the electrode pad 21 of the printed wiring board 20. The connecting low melting point metal or the connecting low melting point metal material 35 having a melting point in the range of 323 to 373 K is interposed. Then, by this, the short pin 52 and the electrode pad 2 of the printed wiring board 20.
1 and 1 are electrically connected. The PGA package 51 is fixed by the jig 53 provided on the outer peripheral side thereof.
Is done by. Also in the semiconductor device 4 configured as above, the same effects as those of the above-described respective embodiments were obtained.

【００５３】さらに、図６に示すように、微細ピッチの
ＱＦＰパッケージ６１を用いたパッケージ部品６０のリ
ード６２とプリント配線基板２０の電極パッド２１との
間に、常温で液体状態の接続用低融点金属もしくは融点
が 323〜373Kの範囲の接続用低融点金属材料３５を介在
させることによっても、同様な効果すなわち接続部の熱
履歴信頼性を向上させることができる。なお、図中６３
は半導体チップであり、この半導体チップ６３とリード
６２との間はボンディングワイヤ６４により電気的に接
続されている。また、ＱＦＰパッケージ６１は、プリン
ト配線基板２０に対して樹脂３３により固定されてい
る。Further, as shown in FIG. 6, between the lead 62 of the package component 60 using the fine pitch QFP package 61 and the electrode pad 21 of the printed wiring board 20, a low melting point for connection in a liquid state at room temperature. The same effect, that is, the reliability of the thermal history of the connection portion can be improved by interposing the metal or the low melting point metal material 35 for connection having a melting point in the range of 323 to 373K. 63 in the figure
Is a semiconductor chip, and the semiconductor chip 63 and the lead 62 are electrically connected by a bonding wire 64. The QFP package 61 is fixed to the printed wiring board 20 with the resin 33.

【００５４】[0054]

【発明の効果】以上説明したように、本発明の半導体装
置によれば、熱膨張率が異なる半導体部品と回路部品と
の電気的な接続を融点が373K以下の接続用金属材料を介
して行っているため、半導体部品と回路部品との熱膨張
率の違いによる接続部信頼性の劣化を解消することがで
きる。従って、高信頼な接続部を有する半導体装置、す
なわち半導体部品と回路部品との接続構造体装置を提供
することが可能となる。As described above, according to the semiconductor device of the present invention, the electrical connection between the semiconductor component having a different coefficient of thermal expansion and the circuit component is performed through the connecting metal material having a melting point of 373K or less. Therefore, the deterioration of the reliability of the connection portion due to the difference in the coefficient of thermal expansion between the semiconductor component and the circuit component can be eliminated. Therefore, it is possible to provide a semiconductor device having a highly reliable connection portion, that is, a connection structure device of a semiconductor component and a circuit component.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の一実施例によるセラミックス製パッ
ケージとプリント配線基板とを接続して構成した半導体
装置の構造を模式的に示す断面図である。FIG. 1 is a sectional view schematically showing a structure of a semiconductor device configured by connecting a ceramic package and a printed wiring board according to an embodiment of the present invention.

【図２】 図１に示す半導体装置の接続部を拡大して示
す断面図である。FIG. 2 is an enlarged cross-sectional view showing a connection portion of the semiconductor device shown in FIG.

【図３】 本発明の他の実施例によるセラミックス製パ
ッケージとプリント配線基板とを接続して構成した半導
体装置の構成を模式的に示す断面図である。FIG. 3 is a sectional view schematically showing a configuration of a semiconductor device configured by connecting a ceramics package and a printed wiring board according to another embodiment of the present invention.

【図４】 本発明の他の実施例による半導体チップとプ
リント配線基板等とを接続して構成した半導体装置の構
成を模式的に示す断面図である。FIG. 4 is a sectional view schematically showing a configuration of a semiconductor device configured by connecting a semiconductor chip and a printed wiring board or the like according to another embodiment of the present invention.

【図５】 本発明のさらに他の実施例によるショートピ
ンＰＧＡとプリント配線基板等とを接続して構成した半
導体装置の構成を模式的に示す断面図である。FIG. 5 is a sectional view schematically showing a configuration of a semiconductor device configured by connecting a short pin PGA to a printed wiring board or the like according to still another embodiment of the present invention.

【図６】 本発明のさらに他の実施例による微細ピッチ
ＱＦＰとプリント配線基板等とを接続して構成した半導
体装置の構成を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing a configuration of a semiconductor device configured by connecting a fine pitch QFP and a printed wiring board or the like according to still another embodiment of the present invention.

【図７】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-In合金の状態図である。FIG. 7 is a phase diagram of a Ga—In alloy that can be used as one of the low melting point metal materials for connection in the present invention.

【図８】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-Sn合金の状態図である。FIG. 8 is a phase diagram of a Ga—Sn alloy that can be used as one of the low melting point metal materials for connection in the present invention.

【図９】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-Hg合金の状態図である。FIG. 9 is a phase diagram of a Ga—Hg alloy that can be used as one of the low melting point metal materials for connection in the present invention.

【符号の説明】[Explanation of symbols]

１、２、３、４、５……半導体装置 １０……パッケージ部品 １１……セラミックス製パッケージ １２、４１……半導体チップ １３、２１……電極パッド ２０……プリント配線基板 ３１……接続用低融点金属 ３３……低融点金属ボール 1, 2, 3, 4, 5 ... Semiconductor device 10 ... Package component 11 ... Ceramic package 12, 41 ... Semiconductor chip 13, 21 ... Electrode pad 20 ... Printed wiring board 31 ... Connection low Melting point metal 33 ... Low melting point metal ball

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 接続用端子を有する半導体部品と、前記
半導体部品の接続用端子と電気的に接続され、前記半導
体部品と熱膨張率の異なる回路部品とを具備し、前記半
導体部品と回路部品とは融点が373K以下の接続用金属材
料を介して電気的に接続されていることを特徴とする半
導体装置。1. A semiconductor component and a circuit component comprising: a semiconductor component having a connection terminal; and a circuit component electrically connected to the connection terminal of the semiconductor component and having a coefficient of thermal expansion different from that of the semiconductor component. Is a semiconductor device characterized in that it is electrically connected via a connecting metal material having a melting point of 373 K or less. 【請求項２】 請求項１記載の半導体装置において、 前記半導体部品と回路部品とは、融点が 323〜373Kの範
囲の接続用金属材料を介して電気的に接続されているこ
とを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the semiconductor component and the circuit component are electrically connected to each other through a connecting metal material having a melting point in the range of 323 to 373K. Semiconductor device. 【請求項３】 請求項１または請求項２記載の半導体装
置において、 前記接続用金属材料は、In、GaおよびHgから選ばれる少
なくとも 1種を含有することを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the metal material for connection contains at least one selected from In, Ga and Hg. 【請求項４】 請求項１または請求項２記載の半導体装
置において、 前記半導体部品は半導体チップであり、かつ前記回路部
品は配線基板、パッケージおよびプリント配線基板から
選ばれる 1種であることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the semiconductor component is a semiconductor chip, and the circuit component is one kind selected from a wiring board, a package, and a printed wiring board. Semiconductor device. 【請求項５】 請求項１または請求項２記載の半導体装
置において、 前記半導体部品は半導体チップが搭載された配線基板ま
たは半導体チップが搭載されたパッケージであり、かつ
前記回路部品はプリント配線基板であることを特徴とす
る半導体装置。5. The semiconductor device according to claim 1, wherein the semiconductor component is a wiring board on which a semiconductor chip is mounted or a package on which the semiconductor chip is mounted, and the circuit component is a printed wiring board. There is a semiconductor device.
JP7008851A 1995-01-24 1995-01-24 Semiconductor device Withdrawn JPH08204060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7008851A JPH08204060A (en) 1995-01-24 1995-01-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7008851A JPH08204060A (en) 1995-01-24 1995-01-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH08204060A true JPH08204060A (en) 1996-08-09

Family

ID=11704249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7008851A Withdrawn JPH08204060A (en) 1995-01-24 1995-01-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH08204060A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041966A (en) * 2011-08-15 2013-02-28 Fujitsu Ltd Semiconductor device, semiconductor device manufacturing method and electronic apparatus
JP2014107490A (en) * 2012-11-29 2014-06-09 Kyocera Corp Package for storing electronic element and electronic device
WO2017195424A1 (en) * 2016-05-13 2017-11-16 日本電気硝子株式会社 Airtight package manufacturing method and airtight package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041966A (en) * 2011-08-15 2013-02-28 Fujitsu Ltd Semiconductor device, semiconductor device manufacturing method and electronic apparatus
JP2014107490A (en) * 2012-11-29 2014-06-09 Kyocera Corp Package for storing electronic element and electronic device
WO2017195424A1 (en) * 2016-05-13 2017-11-16 日本電気硝子株式会社 Airtight package manufacturing method and airtight package

Similar Documents

Publication Publication Date Title
KR0161365B1 (en) Electronic component and electronic component connecting structure
JP2914242B2 (en) Multi-chip module and manufacturing method thereof
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
JPH10256429A (en) Semiconductor package
KR100838352B1 (en) Carrying structure of electronic components
JPH10173006A (en) Semiconductor device and its manufacturing method
US6351389B1 (en) Device and method for packaging an electronic device
JP3631638B2 (en) Mounting structure of semiconductor device package
JP4577980B2 (en) Mounting board
JPH08204060A (en) Semiconductor device
JPH0888297A (en) Electronic component and electronic component-connecting structure
KR100215687B1 (en) Semiconductor package
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2000508833A (en) Method for manufacturing multi-chip module using direct lead mounting method
JPH10256428A (en) Semiconductor package
JP2713879B2 (en) Multi-chip package with direct electrical connection between internal leads and board bonding pads
JPH08162567A (en) Ceramic wiring basic material
JP2001185642A (en) Package substrate for mounting semiconductor
KR101018218B1 (en) Wire bonding structure and manufacturing method of the same
JPH10275878A (en) Semiconductor package
JPH09148334A (en) Bump, semiconductor chip, package having the bumps, mounting method and semiconductor device
JPH08167674A (en) Package for semiconductor element
JPH08340060A (en) Package for semiconductor and semiconductor module
JP4071893B2 (en) Wiring board and its mounting structure
JP2001102492A (en) Wiring board and mounting structure thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402