JPH08335127A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH08335127A JPH08335127A JP16700595A JP16700595A JPH08335127A JP H08335127 A JPH08335127 A JP H08335127A JP 16700595 A JP16700595 A JP 16700595A JP 16700595 A JP16700595 A JP 16700595A JP H08335127 A JPH08335127 A JP H08335127A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal line
- peripheral device
- serial
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 周辺装置内に複数のシリアルポートとパラレ
ルポートが混在しても、シリアルデータ信号線のみでデ
ータ転送を行えるデータ転送方式を提供する。 【構成】 複数チャンネルのシリアル転送を同一信号線
上で行うホスト・周辺装置間データ転送方式において、
ホスト・周辺装置間信号線として、シリアルデータを転
送するデータ信号線と、上記データ信号線上のデータの
属するチャンネル番号を転送する制御信号線とを備え、
周辺装置内には、上記チャンネル番号に従って上記デー
タ信号線を周辺装置内の複数の個別データ信号線のいず
れかと接続させる切り換え回路と、上記切り換え回路か
ら出力される特定チャンネルＮのシリアルデータをパラ
レルデータに変換すると共に、パラレルポートからのパ
ラレルデータをシリアルデータに変換して上記切り換え
回路に入力させるデータ変換回路とを備えた。
ルポートが混在しても、シリアルデータ信号線のみでデ
ータ転送を行えるデータ転送方式を提供する。 【構成】 複数チャンネルのシリアル転送を同一信号線
上で行うホスト・周辺装置間データ転送方式において、
ホスト・周辺装置間信号線として、シリアルデータを転
送するデータ信号線と、上記データ信号線上のデータの
属するチャンネル番号を転送する制御信号線とを備え、
周辺装置内には、上記チャンネル番号に従って上記デー
タ信号線を周辺装置内の複数の個別データ信号線のいず
れかと接続させる切り換え回路と、上記切り換え回路か
ら出力される特定チャンネルＮのシリアルデータをパラ
レルデータに変換すると共に、パラレルポートからのパ
ラレルデータをシリアルデータに変換して上記切り換え
回路に入力させるデータ変換回路とを備えた。
Description
【０００１】
【産業上の利用分野】本発明はホスト装置と、複数のシ
リアルポートおよびパラレルポートを有する周辺装置と
の間のデータ転送方式に関し、特にデータ信号線の本数
を減らすことができるデータ転送方式に関する。
リアルポートおよびパラレルポートを有する周辺装置と
の間のデータ転送方式に関し、特にデータ信号線の本数
を減らすことができるデータ転送方式に関する。
【０００２】
【従来の技術】ホスト装置と複数のシリアルポートを有
する周辺装置との間でデータ転送を行う場合、データ転
送のためのデータ信号線の本数を減らすために、図８に
示すように同一の信号線を用い、時分割多重化してシリ
アルデータを転送している。しかし、周辺装置内に複数
のシリアルポートとパラレルポートが混在する場合、従
来はシリアルポートとの間のデータ転送を行うシリアル
データ信号線と、パラレルポートとの間のデータ転送を
行うパラレルデータ信号線の両方を備えてデータ転送を
行う必要がある。
する周辺装置との間でデータ転送を行う場合、データ転
送のためのデータ信号線の本数を減らすために、図８に
示すように同一の信号線を用い、時分割多重化してシリ
アルデータを転送している。しかし、周辺装置内に複数
のシリアルポートとパラレルポートが混在する場合、従
来はシリアルポートとの間のデータ転送を行うシリアル
データ信号線と、パラレルポートとの間のデータ転送を
行うパラレルデータ信号線の両方を備えてデータ転送を
行う必要がある。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のデータ転送方式においては、周辺装置内に複数のシリ
アルポートとパラレルポートが混在すると、シリアルデ
ータ信号線だけでなくパラレルデータ信号線も備える必
要があり、ホスト装置と周辺機器との間のデータ転送の
ために、データ信号線が増加してしまうという問題があ
る。
のデータ転送方式においては、周辺装置内に複数のシリ
アルポートとパラレルポートが混在すると、シリアルデ
ータ信号線だけでなくパラレルデータ信号線も備える必
要があり、ホスト装置と周辺機器との間のデータ転送の
ために、データ信号線が増加してしまうという問題があ
る。
【０００４】
【発明の目的】本発明はこのような従来技術の問題を解
決し、周辺装置内に複数のシリアルポートとパラレルポ
ートが混在した場合であっても、シリアルデータ信号線
のみでデータ転送を行ない、必要とするデータ信号線を
少なくし、且つ確実にデータを転送することが可能なデ
ータ転送方式を提供することを目的とする。
決し、周辺装置内に複数のシリアルポートとパラレルポ
ートが混在した場合であっても、シリアルデータ信号線
のみでデータ転送を行ない、必要とするデータ信号線を
少なくし、且つ確実にデータを転送することが可能なデ
ータ転送方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の第１の手段として、時分割方式により複数チャンネル
のシリアル転送を同一信号線上で行うホスト・周辺装置
間データ転送方式において、ホスト・周辺装置間信号線
として、シリアルデータを転送するデータ信号線と、上
記データ信号線上のデータの属するチャンネル番号を転
送する制御信号線とを備え、周辺装置内には、上記チャ
ンネル番号に従って上記データ信号線を周辺装置内の複
数の個別データ信号線のいずれかと接続させる切り換え
回路と、上記切り換え回路から出力される特定チャンネ
ルＮのシリアルデータをパラレルデータに変換すると共
に、パラレルポートからのパラレルデータをシリアルデ
ータに変換して上記切り換え回路に入力させるデータ変
換回路とを備えた構成とした。上記目的を達成するため
の第２の手段として、上記第１の手段に加え、特定チャ
ンネルＴのシリアルデータにより、切り換え回路が接続
する個別データ信号線を１走査単位で指定する構成にし
た。
の第１の手段として、時分割方式により複数チャンネル
のシリアル転送を同一信号線上で行うホスト・周辺装置
間データ転送方式において、ホスト・周辺装置間信号線
として、シリアルデータを転送するデータ信号線と、上
記データ信号線上のデータの属するチャンネル番号を転
送する制御信号線とを備え、周辺装置内には、上記チャ
ンネル番号に従って上記データ信号線を周辺装置内の複
数の個別データ信号線のいずれかと接続させる切り換え
回路と、上記切り換え回路から出力される特定チャンネ
ルＮのシリアルデータをパラレルデータに変換すると共
に、パラレルポートからのパラレルデータをシリアルデ
ータに変換して上記切り換え回路に入力させるデータ変
換回路とを備えた構成とした。上記目的を達成するため
の第２の手段として、上記第１の手段に加え、特定チャ
ンネルＴのシリアルデータにより、切り換え回路が接続
する個別データ信号線を１走査単位で指定する構成にし
た。
【０００６】
【作用】第１の手段では、ホスト・周辺装置間データ信
号線をシリアルデータ信号線のみにし、上記シリアルデ
ータ信号線を介してホスト装置と周辺装置側のパラレル
ポートとの間でデータ転送ができ、信号線を増加させる
ことなく周辺装置内に複数のシリアルポートとパラレル
ポートが混在しても、シリアルデータ信号線のみでデー
タ転送を行うことができる。また、第２の手段では、１
走査単位で転送される任意チャンネルのデータ転送量を
自由に変えることができる。
号線をシリアルデータ信号線のみにし、上記シリアルデ
ータ信号線を介してホスト装置と周辺装置側のパラレル
ポートとの間でデータ転送ができ、信号線を増加させる
ことなく周辺装置内に複数のシリアルポートとパラレル
ポートが混在しても、シリアルデータ信号線のみでデー
タ転送を行うことができる。また、第２の手段では、１
走査単位で転送される任意チャンネルのデータ転送量を
自由に変えることができる。
【０００７】
【実施例】以下、図面により本発明の実施例を詳細に説
明する。図１は本発明の一実施例を示すデータ転送方式
が実施されたシステムの構成図である。同図に示すよう
に、ホスト装置１と周辺装置２が複数の信号線で接続さ
れ、該周辺装置２は切り換え回路３、データ変換回路
４、複数のシリアルポート５、および複数のパラレルポ
ート６を備えている。上記複数の信号線は、シリアルデ
ータを転送するデータ信号線ＳＩＯＳＯＤおよびＳＩＯ
ＳＩＤ、上記データ信号線上のデータの属するチャンネ
ル番号を転送する制御信号線ＳＩＯＳＥＬ０〜ｎを含
み、上記データ信号線ＳＩＯＳＯＤおよびＳＩＯＳＩＤ
は切り換え回路３により、周辺装置２内の個別データ信
号線ＳＯＤ０〜ｎ、ＳＩＤ０〜ｎ、ＳＯＤ、ＳＩＤのい
ずれかに選択的に接続される。なお図１において、シリ
アルポート５ａ、５ｂは周辺装置２の外部に示されてい
るが周辺装置２の内部に構成してもよい。
明する。図１は本発明の一実施例を示すデータ転送方式
が実施されたシステムの構成図である。同図に示すよう
に、ホスト装置１と周辺装置２が複数の信号線で接続さ
れ、該周辺装置２は切り換え回路３、データ変換回路
４、複数のシリアルポート５、および複数のパラレルポ
ート６を備えている。上記複数の信号線は、シリアルデ
ータを転送するデータ信号線ＳＩＯＳＯＤおよびＳＩＯ
ＳＩＤ、上記データ信号線上のデータの属するチャンネ
ル番号を転送する制御信号線ＳＩＯＳＥＬ０〜ｎを含
み、上記データ信号線ＳＩＯＳＯＤおよびＳＩＯＳＩＤ
は切り換え回路３により、周辺装置２内の個別データ信
号線ＳＯＤ０〜ｎ、ＳＩＤ０〜ｎ、ＳＯＤ、ＳＩＤのい
ずれかに選択的に接続される。なお図１において、シリ
アルポート５ａ、５ｂは周辺装置２の外部に示されてい
るが周辺装置２の内部に構成してもよい。
【０００８】図２は本発明の一実施例を示す周辺装置要
部の構成ブロック図である。なお、最初に説明する第１
の実施例ではモードレジスタ９は設けられていない。同
図において、デコーダ部７およびマルチプレクサ８は切
り換え回路３を構成している。上記デコーダ部７はホス
ト装置１から送られてくる制御信号線ＳＩＯＳＥＬに示
されるチャンネル番号をデコード（解読）し、チャンネ
ル番号に対応付けられた個別データ信号線などをデータ
信号線などに接続するように切り換え回路３のマルチプ
レクサ８を制御する。
部の構成ブロック図である。なお、最初に説明する第１
の実施例ではモードレジスタ９は設けられていない。同
図において、デコーダ部７およびマルチプレクサ８は切
り換え回路３を構成している。上記デコーダ部７はホス
ト装置１から送られてくる制御信号線ＳＩＯＳＥＬに示
されるチャンネル番号をデコード（解読）し、チャンネ
ル番号に対応付けられた個別データ信号線などをデータ
信号線などに接続するように切り換え回路３のマルチプ
レクサ８を制御する。
【０００９】図３に本実施例のタイミングチャートを示
す。以下、図１〜図３により、上記実施例の動作を説明
する。なお、図３のタイミングチャートはＮ＋１個のチ
ャンネルが主走査同期信号間（これを１走査単位と呼
ぶ）に割り付けられて、時分割転送される場合を示して
いる。また、主走査同期信号はホスト装置内部の信号
で、周辺装置には転送されない。
す。以下、図１〜図３により、上記実施例の動作を説明
する。なお、図３のタイミングチャートはＮ＋１個のチ
ャンネルが主走査同期信号間（これを１走査単位と呼
ぶ）に割り付けられて、時分割転送される場合を示して
いる。また、主走査同期信号はホスト装置内部の信号
で、周辺装置には転送されない。
【００１０】図３に示すように、制御信号線ＳＩＯＳＥ
Ｌでは、ホスト装置から周辺装置へと、１６進のチャン
ネル番号が０番からＮ番まで順次転送される。同様に、
クロック信号線ＳＩＯＳＣＫでは、上記各チャンネル番
号の転送に同期して、１チャンネル当り複数個（この実
施例では８個）からなるクロック信号が周辺装置２へと
転送される。このクロック信号はこの信号と並列に転送
されるシリアルデータ信号線ＳＩＯＳＯＤまたはＳＩＯ
ＳＩＤをビット単位で周辺装置２内のシフトレジスタ４
などにセットしたり、周辺装置２からホスト装置１へと
送出するために使用される。
Ｌでは、ホスト装置から周辺装置へと、１６進のチャン
ネル番号が０番からＮ番まで順次転送される。同様に、
クロック信号線ＳＩＯＳＣＫでは、上記各チャンネル番
号の転送に同期して、１チャンネル当り複数個（この実
施例では８個）からなるクロック信号が周辺装置２へと
転送される。このクロック信号はこの信号と並列に転送
されるシリアルデータ信号線ＳＩＯＳＯＤまたはＳＩＯ
ＳＩＤをビット単位で周辺装置２内のシフトレジスタ４
などにセットしたり、周辺装置２からホスト装置１へと
送出するために使用される。
【００１１】図３に示すように、一つのチャンネル番号
に対して、１個の出力ポートと１個の入力ポートを割り
付けることが可能である。つまり、制御信号線があるチ
ャンネル番号を示しているとき、切り換え回路３のデコ
ーダ部７はある１個の出力ポートをシリアルデータ信号
線ＳＩＯＳＯＤに接続し、ある１個のポートをシリアル
データ信号線ＳＩＯＳＩＤに接続するように制御する。
なお、ラッチ信号ＳＩＯＬＡＴは周辺装置に出力された
シリアルデータを例えばパラレルデータとしてラッチす
る場合などに使用される。
に対して、１個の出力ポートと１個の入力ポートを割り
付けることが可能である。つまり、制御信号線があるチ
ャンネル番号を示しているとき、切り換え回路３のデコ
ーダ部７はある１個の出力ポートをシリアルデータ信号
線ＳＩＯＳＯＤに接続し、ある１個のポートをシリアル
データ信号線ＳＩＯＳＩＤに接続するように制御する。
なお、ラッチ信号ＳＩＯＬＡＴは周辺装置に出力された
シリアルデータを例えばパラレルデータとしてラッチす
る場合などに使用される。
【００１２】制御信号により、切り換え回路３の接続、
つまり開放するゲートの選択が行われるのは制御信号線
のデータ（チャンネル番号）が切り換った直後である。
したがって、制御信号線が０チャンネルを示している期
間中は、ＳＩＯＳＣＫ、ＳＩＯＳＯＤ、ＳＩＯＳＩＤお
よびＳＩＯＬＡＴは、それぞれＳＣＫ０、ＳＯＤ０、Ｓ
ＩＤ０およびＬＡＴ０に接続されるので、ＳＩＯＳＣＫ
信号はＳＣＫ０に、ＳＩＯＳＯＤ信号はＳＯＤ０に、Ｓ
ＩＯＬＡＴ信号はＬＡＴ０に現われ、また、ＳＩＤ０は
ＳＩＯＳＩＤに現われる。同様に制御信号線が１チャン
ネルを示している期間中はＳＩＯＳＣＫ、ＳＩＯＳＯ
Ｄ、ＳＩＯＬＡＴの各信号はそれぞれＳＣＫ１、ＳＯＤ
１、ＬＡＴ１に現われ、ＳＩＤ１はＳＩＯＳＩＤに現わ
れる。
つまり開放するゲートの選択が行われるのは制御信号線
のデータ（チャンネル番号）が切り換った直後である。
したがって、制御信号線が０チャンネルを示している期
間中は、ＳＩＯＳＣＫ、ＳＩＯＳＯＤ、ＳＩＯＳＩＤお
よびＳＩＯＬＡＴは、それぞれＳＣＫ０、ＳＯＤ０、Ｓ
ＩＤ０およびＬＡＴ０に接続されるので、ＳＩＯＳＣＫ
信号はＳＣＫ０に、ＳＩＯＳＯＤ信号はＳＯＤ０に、Ｓ
ＩＯＬＡＴ信号はＬＡＴ０に現われ、また、ＳＩＤ０は
ＳＩＯＳＩＤに現われる。同様に制御信号線が１チャン
ネルを示している期間中はＳＩＯＳＣＫ、ＳＩＯＳＯ
Ｄ、ＳＩＯＬＡＴの各信号はそれぞれＳＣＫ１、ＳＯＤ
１、ＬＡＴ１に現われ、ＳＩＤ１はＳＩＯＳＩＤに現わ
れる。
【００１３】例えば、上記ＳＣＫ１、ＳＯＤ１、ＳＩＤ
１、ＬＡＴ１は図１に示すようにシリアルポート５ａに
接続されており、個別データ信号線ＳＯＤ１のデータは
ＳＣＫ１のクロックでシリアルポート５ａ内の出力シフ
トレジスタなどにビットシリアルにセットされ、逆にシ
リアルポート５ａ内の入力シフトレジスタからはＳＣＫ
１のクロックでビットシリアルに個別データ信号線ＳＩ
Ｄ１にシリアルデータが送出される。
１、ＬＡＴ１は図１に示すようにシリアルポート５ａに
接続されており、個別データ信号線ＳＯＤ１のデータは
ＳＣＫ１のクロックでシリアルポート５ａ内の出力シフ
トレジスタなどにビットシリアルにセットされ、逆にシ
リアルポート５ａ内の入力シフトレジスタからはＳＣＫ
１のクロックでビットシリアルに個別データ信号線ＳＩ
Ｄ１にシリアルデータが送出される。
【００１４】同様に制御信号線がＮチャンネルを示して
いる期間中はＳＩＯＳＣＫ、ＳＩＯＳＯＤ、ＳＩＯＬＡ
Ｔの各信号はそれぞれＳＣＫ、ＳＯＤ、ＬＡＴに現わ
れ、ＳＩＤはＳＩＯＳＩＤに現われる。上記ＳＣＫ、Ｓ
ＯＤ、ＳＩＤ、ＬＡＴは図２に示すようにデータ変換回
路（ＰＳ／ＳＰシフトレジスタ）４に接続されており、
個別データ信号線ＳＯＤのデータはＳＣＫのクロックで
上記データ変換回路４にビットシリアルにセットされ、
パラレルデータＰＯＤ０〜ｎとしてパラレルポート６ｂ
に出力される。そして、上記パラレルデータＰＯＤ０〜
ｎがＬＡＴ信号でパラレルポート６ｂにラッチされる。
いる期間中はＳＩＯＳＣＫ、ＳＩＯＳＯＤ、ＳＩＯＬＡ
Ｔの各信号はそれぞれＳＣＫ、ＳＯＤ、ＬＡＴに現わ
れ、ＳＩＤはＳＩＯＳＩＤに現われる。上記ＳＣＫ、Ｓ
ＯＤ、ＳＩＤ、ＬＡＴは図２に示すようにデータ変換回
路（ＰＳ／ＳＰシフトレジスタ）４に接続されており、
個別データ信号線ＳＯＤのデータはＳＣＫのクロックで
上記データ変換回路４にビットシリアルにセットされ、
パラレルデータＰＯＤ０〜ｎとしてパラレルポート６ｂ
に出力される。そして、上記パラレルデータＰＯＤ０〜
ｎがＬＡＴ信号でパラレルポート６ｂにラッチされる。
【００１５】また、パラレルポート６ａからのパラレル
データＰＩＤ０〜ｎがデコーダ部７からのシフトレジス
タロード信号でデータ変換回路４にロードされ、上記Ｓ
ＣＫのクロックで個別データ信号線ＳＩＤのデータとし
てデータ変換回路４から出力されマルチプレクサ８に入
力される。
データＰＩＤ０〜ｎがデコーダ部７からのシフトレジス
タロード信号でデータ変換回路４にロードされ、上記Ｓ
ＣＫのクロックで個別データ信号線ＳＩＤのデータとし
てデータ変換回路４から出力されマルチプレクサ８に入
力される。
【００１６】以上説明した実施例では、制御信号線で示
されたチャンネル番号が常に同一の個別データ信号線な
ど（同一のシリアルポートまたはパラレルポート）に対
応付けられているが、図２に示すようにモードレジスタ
９を備えた構成では、データ信号線ＳＩＯＳＯＤのデー
タで指定して切り換え回路３が接続する個別データ信号
線などを変えることができる。この場合、制御信号線の
示す特定のチャンネルＴが切り換えのための個別データ
信号線指定に使用される。以下、図４に示すタイミング
チャートにより、第２の実施例の動作を説明する。
されたチャンネル番号が常に同一の個別データ信号線な
ど（同一のシリアルポートまたはパラレルポート）に対
応付けられているが、図２に示すようにモードレジスタ
９を備えた構成では、データ信号線ＳＩＯＳＯＤのデー
タで指定して切り換え回路３が接続する個別データ信号
線などを変えることができる。この場合、制御信号線の
示す特定のチャンネルＴが切り換えのための個別データ
信号線指定に使用される。以下、図４に示すタイミング
チャートにより、第２の実施例の動作を説明する。
【００１７】図４に示す実施例では制御信号線の示す０
チャンネルを個別データ信号線などの切り換え用に使用
している。つまり、図２に示すように、デコーダ部７で
検出された０チャンネルを示す信号がモードレジスタ９
に与えられ、また０チャンネルのとき、切り換え回路３
は、ＳＩＯＳＯＤなどの信号線をＳＯＤなど、つまりデ
ータ変換回路４に接続する。こうして、制御信号が０チ
ャンネルを示しているとき、データ変換回路４でパラレ
ルに変化されたホスト装置からのデータがモードレジス
タ９にセットされる。
チャンネルを個別データ信号線などの切り換え用に使用
している。つまり、図２に示すように、デコーダ部７で
検出された０チャンネルを示す信号がモードレジスタ９
に与えられ、また０チャンネルのとき、切り換え回路３
は、ＳＩＯＳＯＤなどの信号線をＳＯＤなど、つまりデ
ータ変換回路４に接続する。こうして、制御信号が０チ
ャンネルを示しているとき、データ変換回路４でパラレ
ルに変化されたホスト装置からのデータがモードレジス
タ９にセットされる。
【００１８】このモードレジスタ９の出力信号がデコー
ダ部７に与えられており、デコーダ部７は制御信号線の
示すチャンネル番号とモードレジスタ９からのデータに
より、図５に示すように個別データ信号線、つまりシリ
アルポートおよびパラレルポートを割り付ける。図５に
おいて、割り付け欄の値ａはホスト装置からのシリアル
データＳＩＯＳＯＤをモードレジスタ９にセットした値
であり、そのビット番号を最左欄に示す。また、割り付
け欄のｃｈ１はシリアルポート５ａに割り付けられた個
別信号線ｃｈ１（ＳＣＫ１、ＳＯＤ１、ＳＩＤ１、ＬＡ
Ｔ１）を意味し、ｃｈ２以下も同様である。
ダ部７に与えられており、デコーダ部７は制御信号線の
示すチャンネル番号とモードレジスタ９からのデータに
より、図５に示すように個別データ信号線、つまりシリ
アルポートおよびパラレルポートを割り付ける。図５に
おいて、割り付け欄の値ａはホスト装置からのシリアル
データＳＩＯＳＯＤをモードレジスタ９にセットした値
であり、そのビット番号を最左欄に示す。また、割り付
け欄のｃｈ１はシリアルポート５ａに割り付けられた個
別信号線ｃｈ１（ＳＣＫ１、ＳＯＤ１、ＳＩＤ１、ＬＡ
Ｔ１）を意味し、ｃｈ２以下も同様である。
【００１９】図４は、図５でモードレジスタ９にセット
された値が４４４ ｈの場合であり、制御信号線の示す
チャンネル番号が１、３、５、…のとき個別信号線ｃｈ
１が割り付けられ（つまりホスト側と接続され）、チャ
ンネル番号２、４、…のとき個別信号線ｃｈ２が割り付
けられることを示している。
された値が４４４ ｈの場合であり、制御信号線の示す
チャンネル番号が１、３、５、…のとき個別信号線ｃｈ
１が割り付けられ（つまりホスト側と接続され）、チャ
ンネル番号２、４、…のとき個別信号線ｃｈ２が割り付
けられることを示している。
【００２０】図６はパラレルポートへの割り付けを含む
例である。この場合は、モードレジスタ９に７４４ ｈ
がセットされると、図７に示すように制御信号線の示す
番号が１、３のとき個別信号線ｃｈ１、チャンネル番号
２、４、…のとき個別信号線ｃｈ２、チャンネル番号５
のときパラレルポートつまりデータ変換回路４が割り付
けられる。但し図７では個別信号線ｃｈ２のタイミング
チャートを省略している。
例である。この場合は、モードレジスタ９に７４４ ｈ
がセットされると、図７に示すように制御信号線の示す
番号が１、３のとき個別信号線ｃｈ１、チャンネル番号
２、４、…のとき個別信号線ｃｈ２、チャンネル番号５
のときパラレルポートつまりデータ変換回路４が割り付
けられる。但し図７では個別信号線ｃｈ２のタイミング
チャートを省略している。
【００２１】なお、上記の説明ではデータ変換回路４を
モードレジスタ９へのデータセット用とパラレルポート
へのデータ入出力用に兼用するものとして示している
が、それぞれに向けて２個備えてもよい。上記のように
兼用する場合はデコーダ部７からデータ変換回路４への
０チャンネルを示す信号が０チャンネルを示していると
き、パラレルポート６ｂへのラッチを禁止すると共に、
パラレルポート６ａからのパラレルデータをデータ変換
回路にロードするシフトレジスタロード信号（図３）を
出さないようにする。このように第２の実施例では、ホ
スト装置からのシリアルデータ信号線ＳＩＯＳＯＤのシ
リアルデータで割り付けるシリアルポートおよびパラレ
ルポートを自由に変えられるので、各ポートとのデータ
転送量を１走査単位で自由に変えられる。
モードレジスタ９へのデータセット用とパラレルポート
へのデータ入出力用に兼用するものとして示している
が、それぞれに向けて２個備えてもよい。上記のように
兼用する場合はデコーダ部７からデータ変換回路４への
０チャンネルを示す信号が０チャンネルを示していると
き、パラレルポート６ｂへのラッチを禁止すると共に、
パラレルポート６ａからのパラレルデータをデータ変換
回路にロードするシフトレジスタロード信号（図３）を
出さないようにする。このように第２の実施例では、ホ
スト装置からのシリアルデータ信号線ＳＩＯＳＯＤのシ
リアルデータで割り付けるシリアルポートおよびパラレ
ルポートを自由に変えられるので、各ポートとのデータ
転送量を１走査単位で自由に変えられる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
第１に、ホスト・周辺装置間データ信号線をシリアルデ
ータ信号線のみにし、上記シリアルデータ信号線を介し
てホスト装置と周辺装置側のパラレルポートとの間でデ
ータ転送ができるので、周辺装置内に複数のシリアルポ
ートとパラレルポートが混在しても、シリアルデータ信
号線のみでデータ転送を行える。 第２に、１走査単位
で転送される任意チャンネルのデータ転送量を自由に変
えることができるので、ホスト装置は様々な速度の周辺
装置を制御することが可能となり、ホスト装置の用途が
広がる。
第１に、ホスト・周辺装置間データ信号線をシリアルデ
ータ信号線のみにし、上記シリアルデータ信号線を介し
てホスト装置と周辺装置側のパラレルポートとの間でデ
ータ転送ができるので、周辺装置内に複数のシリアルポ
ートとパラレルポートが混在しても、シリアルデータ信
号線のみでデータ転送を行える。 第２に、１走査単位
で転送される任意チャンネルのデータ転送量を自由に変
えることができるので、ホスト装置は様々な速度の周辺
装置を制御することが可能となり、ホスト装置の用途が
広がる。
【図１】本発明の一実施例を示す本データ転送方式が実
施されたシステムの構成図。
施されたシステムの構成図。
【図２】本発明の一実施例を示す周辺装置要部の構成ブ
ロック図。
ロック図。
【図３】本発明の一実施例を示す周辺装置の各信号線の
タイミングチャート。
タイミングチャート。
【図４】本発明の一実施例を示す周辺装置の各信号線の
他のタイミングチャート。
他のタイミングチャート。
【図５】本発明の一実施例を示す周辺装置要部の説明
図。
図。
【図６】本発明の他の実施例を示す周辺装置要部の説明
図。
図。
【図７】本発明の他の実施例を示す周辺装置の各信号線
のタイミングチャート。
のタイミングチャート。
【図８】従来技術の一例を示す説明図。
１…ホスト装置、２…周辺装置、３…切り換え回路、４
…データ変換回路、５…シリアルポート、６…パラレル
ポート、７…デコーダ部、８…マルチプレクサ、９…モ
ードレジスタ。
…データ変換回路、５…シリアルポート、６…パラレル
ポート、７…デコーダ部、８…マルチプレクサ、９…モ
ードレジスタ。
Claims (2)
- 【請求項１】 時分割方式により複数チャンネルのシリ
アル転送を同一信号線上で行うホスト・周辺装置間デー
タ転送方式において、 ホスト・周辺装置間信号線として、シリアルデータを転
送するデータ信号線と、 上記データ信号線上のデータの属するチャンネル番号を
転送する制御信号線とを備え、 周辺装置内には、上記チャンネル番号に従って上記デー
タ信号線を周辺装置内の複数の個別データ信号線のいず
れかと接続させる切り換え回路と、 上記切り換え回路から出力される特定チャンネルＮのシ
リアルデータをパラレルデータに変換すると共に、パラ
レルポートからのパラレルデータをシリアルデータに変
換して上記切り換え回路に入力させるデータ変換回路と
を備えたことを特徴とするデータ転送方式。 - 【請求項２】 特定チャンネルＴのシリアルデータによ
り、切り換え回路が接続する個別データ信号線を１走査
単位で指定する構成としたことを特徴とする請求項１記
載のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16700595A JPH08335127A (ja) | 1995-06-08 | 1995-06-08 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16700595A JPH08335127A (ja) | 1995-06-08 | 1995-06-08 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335127A true JPH08335127A (ja) | 1996-12-17 |
Family
ID=15841620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16700595A Pending JPH08335127A (ja) | 1995-06-08 | 1995-06-08 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7578282B2 (en) | 2006-01-27 | 2009-08-25 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
-
1995
- 1995-06-08 JP JP16700595A patent/JPH08335127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7578282B2 (en) | 2006-01-27 | 2009-08-25 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679028B2 (ja) | データ受信装置 | |
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
| JP2004118177A (ja) | パネル上に集積される駆動装置に用いるソースドライバ回路 | |
| EP0334357B1 (en) | Pulse insertion circuit | |
| JPH05134973A (ja) | データ転送装置 | |
| US20050223121A1 (en) | Pin-sharing system | |
| JPH08335127A (ja) | データ転送方式 | |
| US7650440B2 (en) | Peripheral supplied addressing in a simple DMA module | |
| US5263023A (en) | Data transfer connection between a primary device and a plurality of secondary with a reduced number of links | |
| US20050110546A1 (en) | Method and integrated circuit apparatus for reducing simultaneously switching output | |
| US6016321A (en) | Method for transmitting digital data in a continuous data stream between two subscribers of a network with a single line between each adjacent subscriber | |
| TW202009912A (zh) | 源極驅動器及其運作方法 | |
| KR20000074624A (ko) | 플라즈마 디스플레이 장치 | |
| JPH05265948A (ja) | ４線式同期シリアル通信方式 | |
| US5422849A (en) | Serial data input device for use in a dual port memory device | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JP2504459B2 (ja) | デジタル回線マルチドロツプ回路 | |
| JPH07131436A (ja) | 同期多重変換装置 | |
| JP2000132506A (ja) | 通信装置 | |
| JPH11296474A (ja) | バス構成方式およびバス信号分配方法 | |
| JPH03158041A (ja) | データ多重転送方式 | |
| JPH01106106A (ja) | 小入出力ラインで多データを転送するシーケンサのデータ転送方法 | |
| JPS61102763A (ja) | 半導体集積回路 | |
| JPH11194997A (ja) | 双方向シリアルインターフェイス通信装置 |