JPH08331560A - デコーダおよびｍｐｅｇビデオデコーダ - Google Patents

Abstract

(57)【要約】 【課題】ビットバッファがオーバーフローしても、再生
される動画に生じるコマ落ちを少なくして見易さを向上
させることが可能なＭＰＥＧビデオデコーダを提供す
る。 【解決手段】ビットバッファ２の占有量Ｂm が第１の閾
値ＢTH1 を越えない場合、ビットバッファ２から読み出
されたピクチャはタイプに関係なくデコードコア回路４
へ転送される。また、占有量Ｂm が第１の閾値ＢTH1 と
第２の閾値ＢTH2との間にある場合、ビットバッファ２
からＩピクチャまたはＰピクチャが読み出されると当該
ピクチャはデコードコア回路４へ転送され、Ｂピクチャ
が読み出されると当該ピクチャはスキップされる。そし
て、占有量Ｂm が第２の閾値ＢTH2を越えた場合、ビッ
トバッファ２から読み出されたピクチャはタイプに関係
なくスキップされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデコーダおよびＭＰ
ＥＧ（Moving Picture Expert Group ）ビデオデコーダ
に関するものである。

【０００２】

【従来の技術】ＣＤ（Compact Disk）は高音質の音楽情
報を提供するメディアとして全世界に普及しているが、
近年、音楽情報だけでなく画像情報や音声情報を中心と
するマルチメディアにおける利用が進められている。マ
ルチメディアで利用される様々なＣＤは総括してＣＤフ
ァミリーと呼ばれる。ＣＤファミリーには、いわゆる音
楽用ＣＤであるＣＤ−ＤＡ（CD-Digital Audio）ファミ
リーのほかに、いわゆるデータ用ＣＤであるＣＤ−ＲＯ
Ｍ（CD-Read Only Memory ）ファミリーなどがある。Ｃ
Ｄ−ＲＯＭファミリーにはＣＤ−ＩＦＭＶ（CD-Interac
tive Full MotionVideo）またはＣＤ−ＩＤＶ（CD-Inte
ractive Digital Video）などがある。ＣＤ−ＩＦＭＶ
にはビデオＣＤやカラオケＣＤなどがある。

【０００３】マルチメディアで扱われる情報は、膨大な
量で且つ多種多様であり、これらの情報を高速に処理す
ることがマルチメディアの実用化を図る上で必要となっ
てくる。情報を高速に処理するためには、データの圧縮
・伸長技術が不可欠となる。そのようなデータの圧縮・
伸長技術として「ＭＰＥＧ（Moving Picture ExpertGro
up ）」方式が挙げられる。このＭＰＥＧ方式は、ＩＳ
Ｏ（International Organization for Standardizatio
n）／ＩＥＣ（Intarnational ElectrotechnicalCommiss
ion ）傘下のＭＰＥＧ委員会（ISO/IEC JTC1/SC29/WG1
1）によって標準化されつつある。ＭＰＥＧは３つのパ
ートから構成されている。パート１の「ＭＰＥＧシステ
ムパート」（ISO/IEC IS 11172 Part1:Systems）では、
ビデオデータとオーディオデータの多重化構造（マルチ
プレクス・ストラクチャ）および同期方式が規定され
る。パート２の「ＭＰＥＧビデオパート」（ISO/IEC IS
11172Part2:Video）では、ビデオデータの高能率符号
化方式およびビデオデータのフォーマットが規定され
る。パート３の「ＭＰＥＧオーディオパート」（ISO/IE
CIS 11172 Part3:Audio）では、オーディオデータの高
能率符号化方式およびオーディオデータのフォーマット
が規定される。

【０００４】ＭＰＥＧ方式を利用することにより、ＣＤ
−ＲＯＭファミリーにおいても動画再生が可能になる。
カラオケＣＤは、ＣＤ−ＩＦＭＶフォーマットからＭＰ
ＥＧ方式に関する部分だけを取り出し、動画再生だけを
行わせるものである。ビデオＣＤは、動画再生に加え、
静止画再生および静止画再生と動画再生を組み合わせた
表現が可能になるＰＢＣ（Play Back Control ）と呼ば
れるメニュー再生機能を付加したものである。従って、
ビデオＣＤはＣＤ−ＩＦＭＶと互換性があり、ＣＤ−Ｉ
ＦＭＶプレーヤでビデオＣＤフォーマットのディスクを
再生することができる。

【０００５】尚、ＭＰＥＧには主にエンコードレートの
違いにより、現在のところ、ＭＰＥＧ−１，ＭＰＥＧ−
２の２つの方式がある。ＭＰＥＧ−１は主にＣＤ−ＲＯ
Ｍファミリーなどの蓄積メディアに対応しており、ＭＰ
ＥＧ−２はＭＰＥＧ−１をも含む幅広い範囲のアプリケ
ーションに対応している。

【０００６】ＭＰＥＧビデオパートで取り扱われるビデ
オデータは動画に関するものであり、その動画は１秒間
に数十個（例えば、30個）のフレーム（画面）によって
構成されている。ビデオデータは、シーケンス(Sequenc
e)、ＧＯＰ（Group Of Pictures ）、ピクチャ、スライ
ス(Slice) 、マクロブロック(Macroblock)、ブロックの
順に６層の階層構造から成る。ＭＰＥＧ−１においてフ
レームはピクチャに対応している。ＭＰＥＧ−２におい
ては、フレームまたはフィールドをピクチャに対応させ
ることもできる。フィールドは、２個で１つのフレーム
を構成している。ピクチャにフレームが対応している構
造はフレーム構造と呼ばれ、ピクチャにフィールドが対
応している構造はフィールド構造と呼ばれる。

【０００７】ＭＰＥＧでは、フレーム間予測と呼ばれる
圧縮技術を用いる。フレーム間予測は、フレーム間のデ
ータを時間的な相関に基づいて圧縮する。フレーム間予
測では、双方向予測が行われる。双方向予測とは、過去
の再生画像（ピクチャ）から現在の再生画像を予測する
順方向予測と、未来の再生画像から現在の再生画像を予
測する逆方向予測とを併用することである。

【０００８】この双方向予測は、Ｉピクチャ（Intra-Pi
cture ），Ｐピクチャ（Predictive-Picture），Ｂピク
チャ（Bidirectionally predictive-Picture）と呼ばれ
る３つのタイプのピクチャを規定している。Ｉピクチャ
は、過去や未来の再生画像とは無関係に、独立して生成
される。Ｐピクチャは順方向予測（過去のＩピクチャま
たはＰピクチャからの予測）により生成される。Ｂピク
チャは双方向予測により生成される。双方向予測におい
てＢピクチャは、以下に示す３つの予測のうちいずれか
１つにより生成される。過去のＩピクチャまたはＰピ
クチャからの予測、未来のＩピクチャまたはＰピクチ
ャからの予測、過去および未来のＩピクチャまたはＰ
ピクチャからの予測。そして、これらＩ，Ｐ，Ｂピクチ
ャがそれぞれエンコードされる。つまり、Ｉピクチャは
過去や未来のピクチャが無くても生成される。これに対
し、Ｐピクチャは過去のピクチャが無いと生成されず、
Ｂピクチャは過去または未来のピクチャが無いと生成さ
れない。

【０００９】フレーム間予測では、まず、Ｉピクチャが
周期的に生成される。次に、Ｉピクチャよりも数フレー
ム先のフレームがＰピクチャとして生成される。このＰ
ピクチャは、過去から現在への一方向（順方向）の予測
により生成される。続いて、Ｉピクチャの前、Ｐピクチ
ャの後に位置するフレームがＢピクチャとして生成され
る。このＢピクチャを生成するとき、順方向予測，逆方
向予測，双方向予測の３つの中から最適な予測方法が選
択される。一般的に連続した動画では、現在の画像とそ
の前後の画像とは良く似ており、異なっているのはその
一部分に過ぎない。そこで、前のフレーム（例えば、Ｉ
ピクチャ）と次のフレーム（例えば、Ｐピクチャ）とは
同じであると仮定し、両フレーム間に変化があればその
差分（Ｂピクチャのデータ）のみを抽出して圧縮する。
これにより、フレーム間のデータを時間的な相関に基づ
いて圧縮することができる。

【００１０】このようにＭＰＥＧビデオパートに準拠し
てエンコードされたビデオデータのデータ列（ビットス
トリーム）は、ＭＰＥＧビデオストリーム（以下、ビデ
オストリームと略す）と呼ばれる。

【００１１】図５に、従来のＭＰＥＧビデオデコーダ１
０１の要部ブロック回路を示す。ＭＰＥＧビデオデコー
ダ１０１は、ビットバッファ１０２、ピクチャヘッダ検
出回路１０３、ＭＰＥＧビデオデコードコア回路（以
下、デコードコア回路と略す）１０４、オーバーフロー
検出回路１０５、ピクチャスキップ回路１０６から構成
されている。

【００１２】伝達メディア（図示略）から転送されてき
たＭＰＥＧビデオストリーム（以下、ビデオストリーム
と略す）は、ビットバッファ１０２へ入力される。ビッ
トバッファ１０２はＦＩＦＯ（First-In-First-Out）構
成のＲＡＭ（Random AccessMemory）から成るリングバ
ッファによって構成され、ビデオストリームを順次蓄積
する。

【００１３】尚、伝達メディアには、ＬＡＮ（Local Ar
ea Network）などの通信メディア、ビデオＣＤやＤＶＤ
（Digital Video Disk）およびＶＴＲ（Video Tape Rec
oder）などの蓄積メディア、地上波放送や衛星放送およ
びＣＡＴＶ（Community Antenna Television）などの放
送メディアが含まれる。

【００１４】ピクチャヘッダ検出回路１０３は、ビット
バッファ１０２に蓄積されたビデオストリームからピク
チャヘッダを検出する。そのピクチャヘッダ検出回路１
０３の検出結果に基づいて、ビットバッファ１０２から
は、一定の周期毎に１ピクチャ分のビデオストリームが
読み出される。

【００１５】ビットバッファ１０２から読み出された各
ピクチャは、ピクチャスキップ回路１０６を介してデコ
ードコア回路１０４へ転送される。ピクチャスキップ回
路１０６は２つのノード１０６ａ，１０６ｂを備えてい
る。そして、ピクチャスキップ回路１０６は、ノード１
０６ａ側に接続されると、ビットバッファ１０２から読
み出された各ピクチャをそのままデコードコア回路１０
４へ転送する。また、ノード１０６ｂ側に接続される
と、ビットバッファ１０２から読み出された各ピクチャ
をデコードコア回路１０４へ転送せずにピクチャ単位で
スキップする。このピクチャスキップ回路１０６の各ノ
ード１０６ａ，１０６ｂの切り換え動作は、ピクチャヘ
ッダ検出回路１０３およびオーバーフロー検出回路１０
５によって制御される。

【００１６】デコードコア回路１０４は、ピクチャスキ
ップ回路１０６から転送されてくる各ピクチャをＭＰＥ
Ｇビデオパートに準拠してデコードすることで各ピクチ
ャ毎のビデオ出力を生成し、そのビデオ出力を外部に設
けられたディスプレイ（図示略）へ出力する。そして、
ディスプレイにおいて、ビデオ出力に基づいた動画が再
生される。

【００１７】オーバーフロー検出回路１０５は、ビット
バッファ１０２がオーバーフローを起こしているかどう
かを検出する。そして、オーバーフロー検出回路１０５
は、ビットバッファ１０２がオーバーフローしているこ
とを検出すると、ピクチャスキップ回路１０６を制御し
てノード１０６ｂ側に接続を切り換え、ビットバッファ
１０２がオーバーフローしなくなるまでビットバッファ
１０２から読み出された各ピクチャをスキップさせる。
その後、オーバーフロー検出回路１０５は、ビットバッ
ファ１０２のオーバーフローが解除されたことを検出す
ると、ピクチャスキップ回路１０６を制御してノード１
０６ａ側に接続を切り換え、ビットバッファ１０２から
読み出された各ピクチャをデコードコア回路１０４へ転
送させる。

【００１８】ここで、伝達メディアから転送されてくる
ビデオストリームのビットレートＲB は固定されてい
る。そのため、１ピクチャ分のデータ量が多すぎたり少
なすぎたりして、ビットバッファ１０２がオーバーフロ
ーしたりアンダーフローしたりしないように、ビットバ
ッファ１０２の占有率を制御する必要がある。そこで、
ＭＰＥＧビデオパートでは、仮想的なＭＰＥＧビデオデ
コーダが想定され、それに対する規定がなされている。

【００１９】図６に、通常の再生時におけるビットバッ
ファ１０２の占有量の変化を示す。ビットバッファ１０
２の占有量Ｂm はビットレートＲB をグラフの傾きとし
て上昇する。ビットレートＲB は、シーケンスの先頭に
付くシーケンスヘッダのＢＲ（Bit Rate）に従って式
（１）に示すように規定される。また、伝達メディアか
ら転送されてくるビデオストリームのピクチャレートＲ
P はシーケンスヘッダのＰＲ（Picture Rate）によって
規定される。そして、ビットバッファ１０２の容量Ｂ
は、シーケンスヘッダのＶＢＶ（Vbv[Video Bufferring
Verifier] Buffer Size）に従って式（２）に示すよう
に規定される。そして、１フレーム期間毎に、デコード
コア回路１０４がそのときデコードしようとする１ピク
チャ分のビデオストリームが、ビットバッファ１０２か
ら一気に読み出される。ここで、１フレーム期間に伝達
メディアから転送されてビットバッファ１０２に入力さ
れるビデオストリームのデータ量Ｘは、ビットレートＲ
B およびピクチャレートＲPに従って式（３）に示すよ
うに規定される。従って、ビットバッファ１０２から１
ピクチャ分のビデオストリームが一気に読み出された直
後のビットバッファ１０２の占有量Ｂm （＝Ｂ0 〜Ｂ6
）は、データ量Ｘとビットバッファ１０２の容量Ｂと
に基づいて、式（４）に示す条件を満たすように規定さ
れる。

【００２０】 ＲB ＝４００×ＢＲ ………（１） Ｂ＝１６×１０２４×ＶＢＶ ………（２） Ｘ＝ＲB ／ＲP ………（３） ０＜Ｂm ＜Ｂ−Ｘ＝Ｂ−（ＲB ／ＲP ） ………（４） 式（４）に示す条件を満たすようにビットバッファ１０
２の占有量Ｂm が規定されていれば、ビットバッファ１
０２がオーバーフローしたりアンダーフローしたりする
ことはない。逆に言えば、ビットバッファ１０２の占有
量Ｂm が閾値（Ｂ−Ｘ）を越えると、次の１フレーム期
間にビットバッファ１０２に入力されるビデオストリー
ムによってビットバッファ１０２がオーバーフローする
可能性が極めて高くなる。

【００２１】通常の再生時においては、式（４）が満た
されるように、ビットレートＲB 、ピクチャレートＲP
、容量Ｂの各値が規定されている。従って、式（２）
に示すようにビットバッファ１０２の容量Ｂを設定して
おけば、ビットバッファ１０２がオーバーフローしたり
アンダーフローしたりすることはないはずである。

【００２２】しかし、上記のようにビットバッファ１０
２の占有率（Ｂm ／Ｂ）を制御していても、ビットバッ
ファ１０２がオーバーフローすることがある。オーバー
フロー検出回路１０５およびピクチャスキップ回路１０
６が設けられているのはそのためである。

【００２３】すなわち、ビットバッファ１０２がオーバ
ーフローしているかどうかをオーバーフロー検出回路１
０５によって検出し、オーバーフローしている場合に
は、ビットバッファ１０２から読み出された各ピクチャ
をピクチャスキップ回路１０６を介してスキップさせ
る。その結果、ビットバッファ１０２のオーバーフロー
は解除される。

【００２４】

【発明が解決しようとする課題】ビットバッファ１０２
はリングバッファによって構成されているため、オーバ
ーフローすると、ビットバッファ１０２に既に蓄積され
ていたビデオストリームに対して、新たに入力されたビ
デオストリームが上書きされることになる。その結果、
ビットバッファ１０２に既に蓄積されていたビデオスト
リームが破壊されて失われてしまう。

【００２５】例えば、デコードコア回路１０４において
任意のピクチャをデコードしている途中でビットバッフ
ァ１０２がオーバーフローすると、デコード処理中のピ
クチャのビットバッファ１０２に残っている部分に対し
て、新たに入力されたビデオストリームが上書きされ
る。その結果、デコード処理中のピクチャのビットバッ
ファ１０２に残っている部分が破壊されて失われる。す
ると、デコードコア回路１０４では、そのピクチャのデ
コードを完了することが不可能になり、そのピクチャの
ビデオ出力を生成することができなくなる。

【００２６】前記したように、Ｐピクチャは過去のピク
チャ無しには生成することができず、Ｂピクチャは過去
または未来のピクチャ無しには生成することができな
い。過去や未来のピクチャ無しに生成することができる
のはＩピクチャだけである。そのため、ビットバッファ
１０２がオーバーフローした時点でデコード処理中のピ
クチャがＩピクチャまたはＰピクチャの場合には、ビッ
トバッファ１０２に蓄積されているビデオストリームの
各ピクチャのうち、そのデコード処理中のピクチャから
次に読み出されるＩピクチャまでの全てのＰピクチャお
よびＢピクチャをデコードすることができなくなる。つ
まり、デコードコア回路１０４では、ビットバッファ１
０２から次のＩピクチャが読み出されるまでデコード処
理を再開することができなくなる。

【００２７】このように、ビットバッファ１０２がオー
バーフローすると、多数のピクチャがデコード不可能に
なるため、それらのピクチャの分だけ再生される動画に
コマ落ちが生じる。その結果、動画の動きが滑らかにな
らずギクシャクしたものになって画質が劣化し見辛くな
る。

【００２８】ところで、ピクチャスキップ回路１０６
は、ビットバッファ１０２から読み出されたピクチャを
ピクチャのタイプに関係なくスキップする。そのため、
ピクチャスキップ回路１０６からスキップされたピクチ
ャがＩピクチャやＰピクチャである場合もでてくる。そ
の場合には、ビットバッファ１０２のオーバーフローが
解除されてデコードコア回路１０４におけるデコード動
作が再開されたとき、スキップされたピクチャに続く数
ピクチャについてはデコード処理を行うことができず、
ビデオ出力の生成がしばらく停止することになる。その
結果、ディスプレイにおいて再生される動画にコマ落ち
が生じ、動画の動きがギクシャクしたものになって画質
が劣化し見辛くなる。

【００２９】また、上記したようにビットバッファ１０
２の占有率を制御していても、ビットバッファ１０２が
アンダーフローすることがある。例えば、伝達メディア
としてビデオＣＤを用いた場合には、ディスクの傷や振
動により、ディスクに記録されているビデオストリーム
を読み取ることができないことがある。その場合には、
ビデオＣＤから新たなビデオストリームが転送されてき
てビットバッファ１０２のアンダーフローが解除される
までの間、デコードコア回路１０４におけるデコード動
作は停止を余儀なくされ、ビデオ出力の生成も停止され
ることになる。その結果、ディスプレイにおいて再生さ
れる動画にコマ落ちが生じ、動画の動きがギクシャクし
たものになって画質が劣化し見辛くなる。

【００３０】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 １〕再生される動画に生じるコマ落ちを少なくして見易
さを向上させることが可能なデコーダまたはＭＰＥＧビ
デオデコーダを提供する。

【００３１】２〕バッファまたはビットバッファのオー
バーフローを防止することが可能なデコーダまたはＭＰ
ＥＧビデオデコーダを提供する。 ３〕バッファまたはビットバッファのアンダーフローを
防止することが可能なデコーダまたはＭＰＥＧビデオデ
コーダを提供する。

【００３２】

【課題を解決するための手段】請求項１に記載の発明
は、データを一時格納するバッファの占有量が常時規定
値内に納まるように当該占有量を制御することをその要
旨とする。

【００３３】請求項２に記載の発明は、ビットバッファ
の占有量が閾値を越えた場合には、ビットバッファから
読み出されたピクチャのうちＢピクチャを優先してスキ
ップすることをその要旨とする。

【００３４】請求項３に記載の発明は、ビットバッファ
の占有量が第１の閾値を越えた場合には、ビットバッフ
ァから読み出されたピクチャのうちＢピクチャを優先し
てスキップし、ビットバッファの占有量が第２の閾値を
越えた場合には、ビットバッファから読み出されたピク
チャのタイプに関係なくスキップすることをその要旨と
する。

【００３５】請求項４に記載の発明は、外部から転送さ
れてくるビデオストリームを蓄積し、そのビデオストリ
ームが１ピクチャ分ずつ読み出されるビットバッファ
と、各ピクチャをＭＰＥＧビデオパートに準拠してデコ
ードするＭＰＥＧビデオデコードコア回路と、ビットバ
ッファの占有量が第１の閾値を越えない場合はビットバ
ッファから読み出されたピクチャのタイプに関係なく当
該ピクチャをそのままＭＰＥＧビデオデコードコア回路
へ転送し、占有量が第１の閾値と第２の閾値との間にあ
る場合、ビットバッファからＩピクチャまたはＰピクチ
ャが読み出されると当該ピクチャをそのままＭＰＥＧビ
デオデコードコア回路へ転送し、Ｂピクチャが読み出さ
れると当該ピクチャをスキップし、占有量が第２の閾値
を越えた場合はビットバッファから読み出されたピクチ
ャのタイプに関係なく当該ピクチャをスキップするビッ
トバッファ制御手段とを備えたことをその要旨とする。

【００３６】請求項５に記載の発明は、外部から転送さ
れてくるビデオストリームを蓄積し、そのビデオストリ
ームが１ピクチャ分ずつ読み出されるビットバッファ
と、ビットバッファから読み出されたビデオストリーム
のピクチャヘッダに基づいてそのピクチャのタイプを判
定するピクチャヘッダ検出回路と、各ピクチャをＭＰＥ
Ｇビデオパートに準拠してデコードするＭＰＥＧビデオ
デコードコア回路と、ビットバッファの占有量を検出
し、その占有量と第１の閾値および第２の閾値とを比較
するオーバーフロー判定回路と、ビットバッファの占有
量が第１の閾値を越えない場合はビットバッファから読
み出されたピクチャのタイプに関係なく当該ピクチャを
そのままＭＰＥＧビデオデコードコア回路へ転送し、占
有量が第１の閾値と第２の閾値との間にある場合、ビッ
トバッファからＩピクチャまたはＰピクチャが読み出さ
れると当該ピクチャをそのままＭＰＥＧビデオデコード
コア回路へ転送し、Ｂピクチャが読み出されると当該ピ
クチャをスキップし、占有量が第２の閾値を越えた場合
はビットバッファから読み出されたピクチャのタイプに
関係なく当該ピクチャをスキップするピクチャスキップ
回路とを備えたことをその要旨とする。

【００３７】請求項６に記載の発明は、外部から転送さ
れてくるビデオストリームを順次蓄積し、そのビデオス
トリームが一定の周期毎に１ピクチャ分ずつ読み出され
るビットバッファと、ビットバッファに蓄積されたビデ
オストリームからピクチャヘッダを検出し、そのピクチ
ャヘッダに基づいてビットバッファから読み出されたピ
クチャのタイプを判定するピクチャヘッダ検出回路と、
各ピクチャをＭＰＥＧビデオパートに準拠してデコード
することで各ピクチャ毎のビデオ出力を生成するＭＰＥ
Ｇビデオデコードコア回路と、ビットバッファの占有量
を検出し、その占有量と第１の閾値および第２の閾値と
を比較するオーバーフロー判定回路と、第１および第２
のノードを備え、第１のノード側に接続されるとビット
バッファから読み出された各ピクチャをそのままＭＰＥ
Ｇビデオデコードコア回路へ転送し、第２のノード側に
接続されるとビットバッファから読み出された各ピクチ
ャをピクチャ単位でスキップするピクチャスキップ回路
とを備え、ピクチャスキップ回路は、ビットバッファの
占有量が第１の閾値を越えない場合、ビットバッファか
ら読み出されたピクチャのタイプに関係なく第１のノー
ド側に接続され、占有量が第１の閾値と第２の閾値との
間にある場合、ビットバッファからＩピクチャまたはＰ
ピクチャが読み出されると第１のノード側に接続され、
Ｂピクチャが読み出されると第２のノード側に接続さ
れ、占有量が第２の閾値を越えた場合、ビットバッファ
から読み出されたピクチャのタイプに関係なく第２のノ
ード側に接続されることをその要旨とする。

【００３８】請求項７に記載の発明は、請求項２〜６の
いずれか１項に記載のＭＰＥＧビデオデコーダにおい
て、ビットバッファの容量（ＢＡ）は、バッファサイズ
（VbvBuffer Size ）に、ビットレート（bit rate）を
ピクチャレート（picture rate）で除算した値（Ｘ）を
加えた値に設定され、前記バッファサイズ，ビットレー
ト，ピクチャレートはそれぞれビデオストリームのシー
ケンスの先頭に付くシーケンスヘッダによって規定され
ることをその要旨とする。

【００３９】請求項８に記載の発明は、請求項２〜６の
いずれか１項に記載のＭＰＥＧビデオデコーダにおい
て、ビットバッファの容量（ＢＡ）は、バッファサイズ
（VbvBuffer Size ）に、ビットレート（bit rate）を
ピクチャレート（picture rate）で除算した値（Ｘ）
と、バッファサイズおよび前記除算した値に基づいて設
定される余裕分を加えた値に設定され、前記バッファサ
イズ，ビットレート，ピクチャレートはそれぞれビデオ
ストリームのシーケンスの先頭に付くシーケンスヘッダ
によって規定されることをその要旨とする。

【００４０】請求項９に記載の発明は、請求項７または
請求項８に記載のＭＰＥＧビデオデコーダにおいて、閾
値または第１の閾値はバッファサイズ（Vbv Buffer Siz
e ）と同じ値に設定され、第２の閾値はバッファサイズ
（Vbv Buffer Size ）にビットレート（bit rate）をピ
クチャレート（picture rate）で除算した値（Ｘ）を加
えた値に設定されたことをその要旨とする。

【００４１】請求項１０に記載の発明は、ビットバッフ
ァの占有量が第３の閾値を下回った場合には、ビットバ
ッファからのピクチャの読み出しを停止させることをそ
の要旨とする。

【００４２】請求項１１に記載の発明は、外部から転送
されてくるビデオストリームを蓄積し、そのビデオスト
リームが１ピクチャ分ずつ読み出されるビットバッファ
と、各ピクチャをＭＰＥＧビデオパートに準拠してデコ
ードすることでビデオ出力を生成するＭＰＥＧビデオデ
コードコア回路と、ビットバッファの占有量と第３の閾
値とを比較すると共に、ビットバッファがアンダーフロ
ーしているかどうかを検出し、ビットバッファから読み
出されたピクチャのタイプと、前記比較結果および検出
結果とに基づいて、ＭＰＥＧビデオデコードコア回路の
デコード動作とビットバッファからのピクチャの読み出
し動作とを制御するアンダーフロー制御回路とを備えた
ことをその要旨とする。

【００４３】請求項１２に記載の発明は、外部から転送
されてくるビデオストリームを順次蓄積し、そのビデオ
ストリームが一定の周期毎に１ピクチャ分ずつ読み出さ
れるビットバッファと、ビットバッファに蓄積されたビ
デオストリームからピクチャヘッダを検出し、そのピク
チャヘッダに基づいてビットバッファから読み出された
ピクチャのタイプを判定するピクチャヘッダ検出回路
と、各ピクチャをＭＰＥＧビデオパートに準拠してデコ
ードすることで各ピクチャ毎のビデオ出力を生成するＭ
ＰＥＧビデオデコードコア回路と、ビットバッファの占
有量と第３の閾値とを比較すると共に、ビットバッファ
がアンダーフローしているかどうかを検出し、ビットバ
ッファから読み出されたピクチャのタイプと、前記比較
結果および検出結果とに基づいて、ＭＰＥＧビデオデコ
ードコア回路のデコード動作とビットバッファからのピ
クチャの読み出し動作とを制御するアンダーフロー制御
回路とを備えたことをその要旨とする。

【００４４】請求項１３に記載の発明は、請求項１１ま
たは請求項１２に記載のＭＰＥＧビデオデコーダにおい
て、アンダーフロー制御回路は、ビットバッファの占有
量が第３の閾値を下回った場合、ビットバッファからの
ピクチャの読み出しを停止させ、そのときに処理してい
るピクチャではなく、それ以前にビットバッファから読
み出されたピクチャのデコード結果であるビデオ出力を
ＭＰＥＧビデオデコードコア回路から引き続き出力させ
ることをその要旨とする。

【００４５】請求項１４に記載の発明は、請求項１１〜
１３のいずれか１項に記載のＭＰＥＧビデオデコーダに
おいて、アンダーフロー制御回路は、ビットバッファが
アンダーフローを起こした場合、ビットバッファからの
ピクチャの読み出しを停止させ、そのときに処理してい
るピクチャではなく、それ以前にビットバッファから読
み出されたピクチャのデコード結果であるビデオ出力を
ＭＰＥＧビデオデコードコア回路から引き続き出力させ
ることをその要旨とする。

【００４６】請求項１５に記載の発明は、請求項１１〜
１４のいずれか１項に記載のＭＰＥＧビデオデコーダに
おいて、アンダーフロー制御回路は、ビットバッファが
アンダーフローを起こした場合、ＭＰＥＧビデオデコー
ドコア回路においてＢピクチャをデコード処理している
途中であれば、そのＢピクチャをスキップさせることを
その要旨とする。

【００４７】請求項１６に記載の発明は、請求項１１〜
１５のいずれか１項に記載のＭＰＥＧビデオデコーダに
おいて、アンダーフロー制御回路は、ビットバッファが
アンダーフローを起こした場合、ＭＰＥＧビデオデコー
ドコア回路においてＩピクチャまたはＰピクチャをデコ
ード処理している途中であれば、ビットバッファのアン
ダーフローが解除されるまで待った後で、残りのデコー
ド処理を続行させることをその要旨とする。

【００４８】請求項１７に記載の発明は、請求項１０〜
１６のいずれか１項に記載のＭＰＥＧビデオデコーダに
おいて、第３の閾値はビットレート（bit rate）にディ
レイ（vbv delay ）を乗じた値に設定され、前記ディレ
イはピクチャの先頭に付くピクチャヘッダで規定される
ことをその要旨とする。請求項１に記載の発明によれ
ば、バッファの占有量が常時規定値内に納まるため、バ
ッファのオーバーフローやアンダーフローを防止するこ
とが可能になる。

【００４９】請求項２〜９のいずれか１項に記載の発明
によれば、ビットバッファの占有量が閾値または第１の
閾値を越えた場合には、ビットバッファから読み出され
たピクチャのうちＢピクチャを優先してスキップする。
その結果、ビットバッファの占有量が低下してオーバー
フローが起こり難くなる。ここで、Ｂピクチャは双方向
予測によって生成され、その重要度はＩピクチャやＰピ
クチャに比べて低い。従って、ビットバッファから読み
出されたＢピクチャをスキップしても、次にビットバッ
ファから読み出されるピクチャについては、そのタイプ
に関係なく、デコード処理を行うことができる。

【００５０】請求項３〜９のいずれか１項に記載の発明
によれば、占有量が第２の閾値を越えた場合、ビットバ
ッファから読み出されたピクチャはタイプに関係なくス
キップされる。その結果、ビットバッファの占有量が低
下してオーバーフローは起こらなくなる。つまり、ビッ
トバッファがオーバーフローを起こす前に、ビットバッ
ファから読み出されたピクチャを、そのタイプと占有量
とに基づいてスキップすることで、オーバーフローの発
生を未然に防止することができる。

【００５１】請求項４〜６のいずれか１項に記載の発明
によれば、ＭＰＥＧビデオデコードコア回路の出力に基
づいて再生される動画に生じるコマ落ちが少なくなり、
見易さを向上させることができる。

【００５２】請求項５に記載の発明によれば、ピクチャ
ヘッダ検出回路を設けたことで、ビットバッファから読
み出されたピクチャのタイプを確実に判定することがで
きる。また、オーバーフロー判定回路を設けたことで、
ビットバッファの占有量と第１の閾値および第２の閾値
とを確実に比較することができる。

【００５３】請求項６に記載の発明によれば、ピクチャ
スキップ回路が第１および第２のノードを備えているこ
とで、ピクチャのスキップまたはＭＰＥＧビデオデコー
ドコア回路への転送を確実に行うことができる。

【００５４】請求項７に記載の発明によれば、ビットバ
ッファの容量を最適化することができる。請求項８に記
載の発明によれば、ビットバッファの容量に余裕分が設
けられているため、オーバーフローがさらに起こり難く
なる。

【００５５】請求項９に記載の発明によれば、閾値また
は第１および第２の閾値を最適化することができる。請
求項１０に記載の発明によれば、ビットバッファの占有
量が増大してアンダーフローが起こり難くなる。

【００５６】請求項１１または請求項１２に記載の発明
によれば、アンダーフロー制御回路によってＭＰＥＧビ
デオデコードコア回路のデコード動作およびビットバッ
ファからのピクチャの読み出し動作とを制御すること
で、ビットバッファのアンダーフローが起こり難くな
る。

【００５７】請求項１２に記載の発明によれば、ピクチ
ャヘッダ検出回路を設けたことで、ビットバッファから
読み出されたピクチャのタイプを確実に判定することが
できる。

【００５８】請求項１３に記載の発明によれば、ビット
バッファの占有量が増大してアンダーフローが起こり難
くなる。請求項１４に記載の発明によれば、ビットバッ
ファがアンダーフローを起こした場合でも、ＭＰＥＧビ
デオデコードコア回路からビデオ出力が中断することな
く継続して出力され、ＭＰＥＧビデオデコードコア回路
の出力に基づいて再生される画面の表示も継続して行わ
れる。その結果、動画に生じるコマ落ちが少なくなり、
見易さを向上させることができる。

【００５９】請求項１５に記載の発明において、Ｂピク
チャは双方向予測によって生成され、その重要度はＩピ
クチャやＰピクチャに比べて低い。従って、ビットバッ
ファから読み出されたＢピクチャをスキップしても、次
にビットバッファから読み出されるピクチャについて
は、そのタイプに関係なく、ＭＰＥＧビデオデコードコ
ア回路においてデコード処理を行うことができる。

【００６０】請求項１６に記載の発明によれば、重要度
の低いＩピクチャおよびＰピクチャを有効に生かすこと
ができる。請求項１７に記載の発明によれば、第３の閾
値を最適化することができる。

【００６１】

【発明の実施の形態】

（第１実施形態）以下、本発明を具体化した第１実施形
態を図１および図２に従って説明する。

【００６２】図１に、本実施形態のＭＰＥＧビデオデコ
ーダ１の要部ブロック回路を示す。ＭＰＥＧビデオデコ
ーダ１は、ビットバッファ２、ピクチャヘッダ検出回路
３、ＭＰＥＧビデオデコードコア回路（以下、デコード
コア回路と略す）４、オーバーフロー判定回路５、ピク
チャスキップ回路６から構成されている。

【００６３】伝達メディア（図示略）から転送されてき
たＭＰＥＧビデオストリーム（以下、ビデオストリーム
と略す）は、ビットバッファ２へ入力される。尚、伝達
メディアには、ＬＡＮ（Local Area Network）などの通
信メディア、ビデオＣＤやＤＶＤ（Digital Video Dis
k）およびＶＴＲ（Video Tape Recoder）などの蓄積メ
ディア、地上波放送や衛星放送およびＣＡＴＶ（Commun
ity Antenna Television）などの放送メディアが含まれ
る。

【００６４】ビットバッファ２はＦＩＦＯ構成のＲＡＭ
から成るリングバッファによって構成され、ビデオスト
リームを順次蓄積する。ここで、ビットバッファ２の容
量ＢＡは、式（２）で規定される容量Ｂに、式（３）で
規定されるデータ量Ｘと、適宜な余裕分ΔＢとを加えた
値に設定しておく（ＢＡ＝Ｂ＋Ｘ＋ΔＢ）。例えば、ビ
デオＣＤでは、容量Ｂが４６ｋバイト、データ量Ｘが６
ｋバイトに規定されている。また、余裕分ΔＢは容量Ｂ
およびデータ量Ｘに基づいて２ｋバイト程度に設定され
ている。従って、ビットバッファ２の容量ＢＡは、約５
４ｋ（＝４６ｋ＋６ｋ＋２ｋ）バイトに設定される。

【００６５】ピクチャヘッダ検出回路３は、ビットバッ
ファ２に蓄積されたビデオストリームからピクチャヘッ
ダを検出する。そのピクチャヘッダ検出回路３の検出結
果に基づいて、ビットバッファ２からは、一定の周期毎
に１ピクチャ分のビデオストリームが読み出される。ま
た、ピクチャヘッダ検出回路３は、ピクチャヘッダに基
づいてビットバッファ２から読み出されたピクチャのタ
イプを判定する。

【００６６】ビットバッファ２から読み出された各ピク
チャは、ピクチャスキップ回路６を介してデコードコア
回路４へ転送される。ピクチャスキップ回路６は２つの
ノード６ａ，６ｂを備えている。そして、ピクチャスキ
ップ回路６は、ノード６ａ側に接続されると、ビットバ
ッファ２から読み出された各ピクチャをそのままデコー
ドコア回路４へ転送する。また、ノード６ｂ側に接続さ
れると、ビットバッファ２から読み出された各ピクチャ
をデコードコア回路４へ転送せずにピクチャ単位でスキ
ップする。このピクチャスキップ回路６の各ノード６
ａ，６ｂの切り換え動作は、ピクチャヘッダ検出回路３
およびオーバーフロー判定回路５によって制御される。

【００６７】デコードコア回路４は、ピクチャスキップ
回路６から転送されてくる各ピクチャをＭＰＥＧビデオ
パートに準拠してデコードすることで各ピクチャ毎のビ
デオ出力を生成し、そのビデオ出力を外部に設けられた
ディスプレイ（図示略）へ出力する。そして、ディスプ
レイにおいて、ビデオ出力に基づいた動画が再生され
る。

【００６８】オーバーフロー判定回路５は、ビットバッ
ファ２の占有量Ｂm を検出し、その占有量Ｂm と第１の
閾値ＢTH1 および第２の閾値ＢTH2 とを比較する。ここ
で、第１の閾値ＢTH1 は容量Ｂと同じ値に設定されてい
る（ＢTH1 ＝Ｂ）。また、第２の閾値ＢTH2 は容量Ｂに
データ量Ｘを加えた値に設定されている（ＢTH2 ＝Ｂ＋
Ｘ）。つまり、ビットバッファ２の容量ＢＡは、第２の
閾値ＢTH2 に余裕分ΔＢを加えた値となる。

【００６９】次に、ピクチャスキップ回路６の各ノード
６ａ，６ｂの切り換え動作を、図２に示すフローチャー
トに従って説明する。まず、ステップ（以下、Ｓとい
う）１において、オーバーフロー判定回路５により、占
有量Ｂm が第１の閾値ＢTH1 を越えていると判定された
場合（Ｂm ＞ＢTH1 ）にはＳ２へ移行し、越えていない
と判定された場合（Ｂm ≦ＢTH1 ）にはＳ３へ移行す
る。

【００７０】Ｓ２において、オーバーフロー判定回路５
により、占有量Ｂm が第２の閾値ＢTH2 を越えていると
判定された場合（Ｂm ＞ＢTH2 ）にはＳ５へ移行し、越
えていないと判定された場合（Ｂm ≦ＢTH2 ）にはＳ４
へ移行する。

【００７１】Ｓ４において、ピクチャヘッダ検出回路３
により、ビットバッファ２から読み出されたピクチャの
タイプを判定し、そのピクチャがＢピクチャの場合はＳ
５へ移行し、ＩピクチャまたはＰピクチャの場合はＳ６
へ移行する。

【００７２】Ｓ５において、ピクチャスキップ回路６は
ノード６ｂ側に切り換えられ、ビットバッファ２から読
み出されたピクチャはスキップされる。そして、Ｓ１へ
戻る。

【００７３】Ｓ３において、ピクチャスキップ回路６は
ノード６ａ側に切り換えられ、ビットバッファ２から読
み出されたピクチャはデコードコア回路４へ転送され
る。そして、Ｓ１へ戻る。

【００７４】このように、本実施形態によれば、以下の
作用および効果を得ることができる。 ビットバッファ２の占有量Ｂm が第１の閾値ＢTH1 を
越えない場合、ビットバッファ２から読み出されたピク
チャはタイプに関係なくデコードコア回路４へ転送され
る。また、占有量Ｂm が第１の閾値ＢTH1 と第２の閾値
ＢTH2 との間にある場合、ビットバッファ２からＩピク
チャまたはＰピクチャが読み出されると当該ピクチャは
デコードコア回路４へ転送され、Ｂピクチャが読み出さ
れると当該ピクチャはスキップされる。そして、占有量
Ｂm が第２の閾値ＢTH2 を越えた場合、ビットバッファ
２から読み出されたピクチャはタイプに関係なくスキッ
プされる。

【００７５】上記より、占有量Ｂm が第１の閾値Ｂ
TH1 と第２の閾値ＢTH2 との間にある場合には、ビット
バッファ２から読み出されたピクチャのうち、Ｂピクチ
ャが優先してスキップされる。その結果、ビットバッフ
ァ２の占有量Ｂm が低下してオーバーフローが起こり難
くなる。ここで、前記したように、Ｂピクチャは双方向
予測によって生成され、その重要度はＩピクチャやＰピ
クチャに比べて低い。従って、ビットバッファ２から読
み出されたＢピクチャをスキップしても、次にビットバ
ッファ２から読み出されるピクチャについては、そのタ
イプに関係なく、デコードコア回路４においてデコード
処理を行うことができる。

【００７６】上記より、占有量Ｂm が第２の閾値Ｂ
TH2 を越えた場合、ビットバッファ２から読み出された
ピクチャはタイプに関係なくスキップされる。その結
果、ビットバッファ２の占有量Ｂm が低下してオーバー
フローは起こらなくなる。

【００７７】ビットバッファ２の容量ＢＡに余裕分Δ
Ｂが設けられているため、ビットバッファ２のオーバー
フローがさらに起こり難くなる。ここで、余裕分ΔＢが
大きいほどビットバッファ２のオーバーフローは起こり
難くなるが、ビットバッファ２の容量ＢＡが大きくなる
ためコストが増大して経済効率が悪化する。従って、実
際に様々なビデオストリームを処理する実験を行うこと
で、最適な余裕分ΔＢを定める必要がある。

【００７８】本実施形態においては、ビットバッファ
２がオーバーフローを起こす前に、ビットバッファ２か
ら読み出されたピクチャを、そのタイプと占有量Ｂm と
に基づいてスキップすることで、オーバーフローの発生
を未然に防止している。それに対して、従来例では、ビ
ットバッファ２がオーバーフローを起こした後に、ビッ
トバッファ２から読み出されたピクチャを、そのタイプ
に関係なくスキップすることで、オーバーフローを解除
している。従って、本実施形態によれば、ディスプレイ
において再生される動画に生じるコマ落ちが従来例に比
べて少なくなり、動画の動きは滑らかなものになって見
易さを向上させることができる。

【００７９】（第２実施形態）以下、本発明を具体化し
た第２実施形態を図３および図４に従って説明する。図
３に、本実施形態のＭＰＥＧビデオデコーダ１１の要部
ブロック回路を示す。尚、本実施形態において、第１実
施形態と同じ構成部材については符号を等しくしてその
詳細な説明を省略する。

【００８０】ＭＰＥＧビデオデコーダ１１は、ビットバ
ッファ２、フレームバッファ２２、ピクチャヘッダ検出
回路３、デコードコア回路４、アンダーフロー制御回路
１２から構成されている。

【００８１】デコードコア回路４で生成された各ピクチ
ャのデコード結果（ビデオ出力）は、フレームバッファ
２２の各領域２２ａ〜２２ｃへ転送される。また、フレ
ームバッファ２２の各領域２２ａ〜２２ｃから読み出さ
れた各ピクチャのデコード結果は、デコードコア回路４
へ転送される。

【００８２】フレームバッファ２２はＲＡＭから成り、
その内部は３つの領域（前方参照領域２２ａ、後方参照
領域２２ｂ、Ｂピクチャ格納領域２２ｃ）に分けられて
いる。前方参照領域２２ａには、デコードコア回路４に
おいて逆方向予測を行う際に用いられる未来のＩピクチ
ャまたはＰピクチャのデコード結果（ビデオ出力）が格
納される。後方参照領域２２ｂには、デコードコア回路
４において順方向予測を行う際に用いられる過去のＩピ
クチャまたはＰピクチャのデコード結果が格納される。
Ｂピクチャ格納領域２２ｃにはＢピクチャのデコード結
果が格納される。そして、各領域２２ａ〜２２ｃのいず
れか一つに格納されたビデオ出力が、ディスプレイ（図
示略）へ出力される。

【００８３】フレームバッファ２２とビットバッファ２
とは、部品点数を少なくしてＭＰＥＧビデオデコーダ１
１のコストを減少させるため、１つのＲＡＭ内に領域を
分けて設けられている。ところで、前方参照領域２２ａ
および後方参照領域２２ｂに格納されるＩピクチャまた
はＰピクチャは、順方向予測または逆方向予測を行うた
めの基データとして使われるため、必要がなくなるま
で、各領域２２ａ，２２ｂに格納し続けなければならな
い。Ｂピクチャについては基データとして扱われないな
いため、ディスプレイ８へ出力されたら不用になる。
尚、各領域２２ａ〜２２ｃはプレーンと呼ばれる。

【００８４】尚、ＭＰＥＧビデオデコーダとＭＰＥＧオ
ーディオデコーダとを１つのＬＳＩに搭載した場合に
は、ＭＰＥＧオーディオデコーダ用のビットバッファ
（オーディオビットバッファ）についても、ＭＰＥＧビ
デオデコーダ用のフレームバッファ２２およびビットバ
ッファ（ビデオビットバッファ）２と１つのＲＡＭ内に
領域を分けて設けている。例えば、伝達メディアとして
ビデオＣＤを用いた場合には、４ＭＤＲＡＭを用い、ビ
デオビットバッファ２の容量を５４ｋバイト、フレーム
バッファ２２の各領域２２ａ〜２２ｃの容量をそれぞれ
１４８．５ｋバイト、オーディオビットバッファの容量
を６．５ｋバイト、ユーザ用領域の容量を８ｋバイトに
設定している。ちなみに、ユーザ用領域は、ビデオＣＤ
ｖ２．０規格のセクタバッファなどに用いられる。

【００８５】アンダーフロー制御回路１２は、ビットバ
ッファ２の占有量Ｂm と第３の閾値ＢTH3 とを比較する
と共に、ビットバッファ２がアンダーフローしているか
どうかを検出する。ここで、第３の閾値ＢTH3 はビット
レートＲB にＶＤ（Vbv[Video Bufferring Verifier] D
elay）を乗じた値に設定されている（ＢTH3 ＝ＲB ×Ｖ
Ｄ）。尚、ＶＤはピクチャヘッダによって規定されてい
る。そして、アンダーフロー制御回路１２は、ビットバ
ッファ２から読み出されたピクチャのタイプと、前記比
較結果および検出結果とに基づいて、デコードコア回路
４のデコード動作とビットバッファ２からのピクチャの
読み出し動作とを制御する。

【００８６】次に、本実施形態の動作を図４に示すフロ
ーチャートに従って説明する。まず、Ｓ１１において、
アンダーフロー制御回路１２により、占有量Ｂm が第３
の閾値ＢTH3 を下回っていると判定された場合（Ｂm ＜
ＢTH3 ）にはＳ１２へ移行し、下回っていないと判定さ
れた場合（Ｂm ≧ＢTH3 ）にはＳ１３へ移行する。ここ
で、占有量Ｂm が第３の閾値ＢTH3 を下回っている場
合、ビットバッファ２から次のピクチャが読み出される
とアンダーフローが発生する恐れが高いことになる。

【００８７】Ｓ１２において、エラー処理が行われる。
すなわち、アンダーフロー制御回路１２は、ビットバッ
ファ２からのピクチャの読み出しを停止させる。それと
同時に、アンダーフロー制御回路１２は、そのときに処
理しているピクチャではなく、それ以前にビットバッフ
ァ２から読み出されたピクチャのデコード結果であるビ
デオ出力をデコードコア回路４から引き続き出力（リピ
ート）させる。そして、Ｓ１１へ戻る。

【００８８】Ｓ１３において、ビットバッファ２から次
のピクチャが読み出される。そして、デコードコア回路
４は、そのピクチャをデコードしてビデオ出力を生成す
る。そして、Ｓ１４へ移行する。

【００８９】Ｓ１４において、アンダーフロー制御回路
１２により、ビットバッファ２がアンダーフローしてい
ないと判定された場合にはＳ１１へ戻り、アンダーフロ
ーを起こしていると判定された場合にはＳ１５へ移行す
る。すなわち、デコードコア回路４において、１つのピ
クチャのデコード処理が正常に終了した場合にはＳ１１
へ戻り、１つのピクチャのデコード処理の途中でビット
バッファ２がアンダーフローを起こした場合にはＳ１５
へ移行する。

【００９０】Ｓ１５において、Ｓ１２と同様のエラー処
理が行われる。そして、Ｓ１６へ移行する。Ｓ１６にお
いて、ピクチャヘッダ検出回路３により、ビットバッフ
ァ２から読み出されたピクチャのタイプを判定し、その
ピクチャがＢピクチャの場合はＳ１７へ移行し、Ｉピク
チャまたはＰピクチャの場合はＳ１８へ移行する。

【００９１】Ｓ１７において、デコードコア回路４にお
いて途中までデコード処理が行われたＢピクチャはスキ
ップされる。そして、Ｓ１１へ戻る。Ｓ１８において、
アンダーフロー制御回路１２により、ビットバッファ２
のアンダーフローが解除されたと判定された場合にはＳ
１３へ戻る。すなわち、伝達メディアから新たなビデオ
ストリームが転送されてきてビットバッファ２のアンダ
ーフローが解除されるまで待った後でＳ１３へ戻る。

【００９２】このように、本実施形態によれば、以下の
作用および効果を得ることができる。 ビットバッファ２の占有量Ｂm が第３の閾値ＢTH3 を
下回った場合（すなわち、アンダーフローが発生する恐
れが高い場合）に、エラー処理が行われる。その結果、
ビットバッファ２の占有量Ｂm が増大してアンダーフロ
ーが起こり難くなる。

【００９３】ビットバッファ２がアンダーフローを起
こした場合にもエラー処理が行われる。その結果、ビッ
トバッファ２がアンダーフローを起こした場合でも、デ
コードコア回路４からディスプレイへビデオ出力が中断
することなく継続して出力され、ディスプレイにおける
画面表示も継続して行われる。

【００９４】ビットバッファ２がアンダーフローを起
こした場合、デコードコア回路４においてＢピクチャを
デコード処理している途中であれば、そのＢピクチャは
スキップされる。ここで、前記したように、Ｂピクチャ
は双方向予測によって生成され、その重要度はＩピクチ
ャやＰピクチャに比べて低い。従って、ビットバッファ
２から読み出されたＢピクチャをスキップしても、次に
ビットバッファ２から読み出されるピクチャについて
は、そのタイプに関係なく、デコードコア回路４におい
てデコード処理を行うことができる。

【００９５】ビットバッファ２がアンダーフローを起
こした場合、デコードコア回路４においてＩピクチャま
たはＰピクチャをデコード処理している途中であれば、
ビットバッファ２のアンダーフローが解除されるまで待
った後で、残りのデコード処理が続行される。そのた
め、重要度の高いＩピクチャおよびＰピクチャを有効に
生かすことができる。

【００９６】上記〜より、ディスプレイにおいて
再生される動画に生じるコマ落ちが従来例に比べて少な
くなり、動画の動きは滑らかなものになって見易さを向
上させることができる。

【００９７】本実施形態は、フレームバッファ２２に
３つの領域２２ａ〜２２ｃしか設けられていない場合に
適用することで上記効果を得ることができる。従って、
フレームバッファ２２が３つの領域２２ａ〜２２ｃに加
えて、ディスプレイへの出力専用の領域を備えている場
合には、本実施例を適用する必要はない。

【００９８】前記したように、フレームバッファ２２と
ビットバッファ２とを１つの４ＭＤＲＡＭ内に設けた場
合、フレームバッファ２２としては３つの領域２２ａ〜
２２ｃ分の容量しか確保することができない。

【００９９】そのため、デコードコア回路４でＢピクチ
ャ（以下、第２のＢピクチャという）をデコードし、そ
のデコード結果をＢピクチャ格納領域２２ｃへ転送して
いるときには、ディスプレイへはＢピクチャ格納領域２
２ｃに既に格納されているＢピクチャ（以下、第１のＢ
ピクチャという）が出力される。その結果、デコードコ
ア回路４で第２のＢピクチャをデコードしているときに
は、Ｂピクチャ格納領域２２ｃに既に格納されている第
１のＢピクチャに対して、新たにデコードコア回路４で
デコードされた第２のＢピクチャが上書きされることに
なる。

【０１００】つまり、ビットバッファ２がアンダーフロ
ーを起こしてデコードコア回路４におけるデコード動作
が中断すると、Ｂピクチャ格納領域２２ｃにデコード途
中の第２のＢピクチャと、上書きされていない残りの第
１のＢピクチャとが共存し合うことになる。その結果、
ディスプレイの表示画面が、前の画面とデコード途中の
画面に２分割されてしまう。しかし、上記のようにデコ
ード途中のＢピクチャをスキップすれば、このような画
面の分割は回避される。

【０１０１】ところで、デコードコア回路４でＩピクチ
ャまたはＰピクチャをデコードし、そのデコード結果を
前方参照領域２２ａへ転送しているときには、ディスプ
レイへは後方参照領域２２ｂまたはＢピクチャ格納領域
に既に格納されているピクチャが出力される。また、デ
コードコア回路４でＩピクチャまたはＰピクチャをデコ
ードし、そのデコード結果を後方参照領域２２ｂへ転送
しているときには、ディスプレイへは前方参照領域２２
ａまたはＢピクチャ格納領域に既に格納されているピク
チャが出力される。そのため、デコードコア回路４でＩ
ピクチャまたはＰピクチャをデコードしているときに
は、Ｂピクチャの場合のような問題は起こらない。

【０１０２】従って、ビットバッファ２がアンダーフロ
ーを起こしても、伝達メディアから新たなビデオストリ
ームが転送されてきてビットバッファ２のアンダーフロ
ーが解除されるまで待てば、ＩピクチャまたはＰピクチ
ャを有効に生かすことができる。つまり、ビットバッフ
ァ２がアンダーフローを起こした時点でデコード途中の
ＩピクチャまたはＰピクチャは、アンダーフローが解除
された後で、残りのデコード処理が引き続き行われる。
その結果、前方参照領域２２ａまたは後方参照領域２２
ｂは、デコードが完全に終了したＩピクチャまたはＰピ
クチャを格納することができる。

【０１０３】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 （１）第１実施形態と第２実施形態とを併用する。この
場合、両実施形態の効果を兼ね備えることができる。

【０１０４】（２）第１実施形態において、第２の閾値
ＢTH2 およびそれに関する動作を省く。この場合は、第
１の閾値ＢTH1 に関する作用および動作を得ることがで
きる。

【０１０５】（３）第１および第２実施形態をＣＰＵを
用いたソフトウェア的な処理に置き代える。すなわち、
各回路（３〜６，１２）における信号処理をＣＰＵを用
いたソフトウェア的な信号処理に置き代える。

【０１０６】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項２〜１７のいずれか１項に記載のＭＰＥＧ
ビデオデコーダにおいて、ビットバッファはＦＩＦＯ構
成のＲＡＭから成るＭＰＥＧビデオデコーダ。

【０１０７】このようにすれば、ＭＰＥＧビデオストリ
ームの書き込み及び読み出しを簡単に行うことができ
る。 （ロ）請求項４〜６，１１，１２のいずれか１項に記載
のＭＰＥＧビデオデコーダにおいて、ビットバッファを
除く回路が１チップ上に形成されたＭＰＥＧビデオデコ
ーダ。

【０１０８】このようにすれば、ＭＰＥＧビデオデコー
ダを小型化することができる。ところで、本明細書にお
いて、発明の構成に係る部材は以下のように定義される
ものとする。

【０１０９】（ａ）ビットバッファ制御手段はオーバー
フロー判定回路５およびピクチャスキップ回路６から構
成される。 （ｂ）外部とは伝達メディアを指し、伝達メディアに
は、ＬＡＮ（Local AreaNetwork）などの通信メディ
ア、ビデオＣＤやＤＶＤ（Digital Video Disk）および
ＶＴＲ（Video Tape Recoder）などの蓄積メディア、地
上波放送や衛星放送およびＣＡＴＶ（Community Antenn
a Television）などの放送メディアが含まれる。

【０１１０】

【発明の効果】

１〕再生される動画に生じるコマ落ちを少なくして見易
さを向上させることが可能なデコーダまたはＭＰＥＧビ
デオデコーダを提供することができる。

【０１１１】２〕ビットバッファのオーバーフローを防
止することが可能なデコーダおよびＭＰＥＧビデオデコ
ーダを提供することができる。 ３〕ビットバッファのアンダーフローを防止することが
可能なデコーダおよびＭＰＥＧビデオデコーダを提供す
ることができる。

【図面の簡単な説明】

【図１】第１実施形態のブロック回路図。

【図２】第１実施形態の動作を説明するためのフローチ
ャート。

【図３】第２実施形態のブロック回路図。

【図４】第２実施形態の動作を説明するためのフローチ
ャート。

【図５】従来例のブロック回路図。

【図６】従来例を説明するためのグラフ。

【符号の説明】

２…ビットバッファ ３…ピクチャヘッダ検出回路 ４…ＭＰＥＧビデオデコードコア回路 ５…オーバーフロー判定回路 ６…ピクチャスキップ回路 １２…アンダーフロー制御回路

Claims (17)

【特許請求の範囲】
1. 【請求項１】 データを一時格納するバッファの占有量
   が常時規定値内に納まるように当該占有量を制御するデ
   コーダ。
2. 【請求項２】 ビットバッファの占有量が閾値を越えた
   場合には、ビットバッファから読み出されたピクチャの
   うちＢピクチャを優先してスキップするＭＰＥＧビデオ
   デコーダ。
3. 【請求項３】 ビットバッファの占有量が第１の閾値を
   越えた場合には、ビットバッファから読み出されたピク
   チャのうちＢピクチャを優先してスキップし、ビットバ
   ッファの占有量が第２の閾値を越えた場合には、ビット
   バッファから読み出されたピクチャのタイプに関係なく
   スキップするＭＰＥＧビデオデコーダ。
4. 【請求項４】 外部から転送されてくるビデオストリー
   ムを蓄積し、そのビデオストリームが１ピクチャ分ずつ
   読み出されるビットバッファと、 各ピクチャをＭＰＥＧビデオパートに準拠してデコード
   するＭＰＥＧビデオデコードコア回路と、 ビットバッファの占有量が第１の閾値を越えない場合は
   ビットバッファから読み出されたピクチャのタイプに関
   係なく当該ピクチャをそのままＭＰＥＧビデオデコード
   コア回路へ転送し、占有量が第１の閾値と第２の閾値と
   の間にある場合、ビットバッファからＩピクチャまたは
   Ｐピクチャが読み出されると当該ピクチャをそのままＭ
   ＰＥＧビデオデコードコア回路へ転送し、Ｂピクチャが
   読み出されると当該ピクチャをスキップし、占有量が第
   ２の閾値を越えた場合はビットバッファから読み出され
   たピクチャのタイプに関係なく当該ピクチャをスキップ
   するビットバッファ制御手段とを備えたＭＰＥＧビデオ
   デコーダ。
5. 【請求項５】 外部から転送されてくるビデオストリー
   ムを蓄積し、そのビデオストリームが１ピクチャ分ずつ
   読み出されるビットバッファと、 ビットバッファから読み出されたビデオストリームのピ
   クチャヘッダに基づいてそのピクチャのタイプを判定す
   るピクチャヘッダ検出回路と、 各ピクチャをＭＰＥＧビデオパートに準拠してデコード
   するＭＰＥＧビデオデコードコア回路と、 ビットバッファの占有量を検出し、その占有量と第１の
   閾値および第２の閾値とを比較するオーバーフロー判定
   回路と、 ビットバッファの占有量が第１の閾値を越えない場合は
   ビットバッファから読み出されたピクチャのタイプに関
   係なく当該ピクチャをそのままＭＰＥＧビデオデコード
   コア回路へ転送し、占有量が第１の閾値と第２の閾値と
   の間にある場合、ビットバッファからＩピクチャまたは
   Ｐピクチャが読み出されると当該ピクチャをそのままＭ
   ＰＥＧビデオデコードコア回路へ転送し、Ｂピクチャが
   読み出されると当該ピクチャをスキップし、占有量が第
   ２の閾値を越えた場合はビットバッファから読み出され
   たピクチャのタイプに関係なく当該ピクチャをスキップ
   するピクチャスキップ回路とを備えたＭＰＥＧビデオデ
   コーダ。
6. 【請求項６】 外部から転送されてくるビデオストリー
   ムを順次蓄積し、そのビデオストリームが一定の周期毎
   に１ピクチャ分ずつ読み出されるビットバッファと、 ビットバッファに蓄積されたビデオストリームからピク
   チャヘッダを検出し、そのピクチャヘッダに基づいてビ
   ットバッファから読み出されたピクチャのタイプを判定
   するピクチャヘッダ検出回路と、 各ピクチャをＭＰＥＧビデオパートに準拠してデコード
   することで各ピクチャ毎のビデオ出力を生成するＭＰＥ
   Ｇビデオデコードコア回路と、 ビットバッファの占有量を検出し、その占有量と第１の
   閾値および第２の閾値とを比較するオーバーフロー判定
   回路と、 第１および第２のノードを備え、第１のノード側に接続
   されるとビットバッファから読み出された各ピクチャを
   そのままＭＰＥＧビデオデコードコア回路へ転送し、第
   ２のノード側に接続されるとビットバッファから読み出
   された各ピクチャをピクチャ単位でスキップするピクチ
   ャスキップ回路とを備え、 ピクチャスキップ回路は、ビットバッファの占有量が第
   １の閾値を越えない場合、ビットバッファから読み出さ
   れたピクチャのタイプに関係なく第１のノード側に接続
   され、占有量が第１の閾値と第２の閾値との間にある場
   合、ビットバッファからＩピクチャまたはＰピクチャが
   読み出されると第１のノード側に接続され、Ｂピクチャ
   が読み出されると第２のノード側に接続され、占有量が
   第２の閾値を越えた場合、ビットバッファから読み出さ
   れたピクチャのタイプに関係なく第２のノード側に接続
   されるＭＰＥＧビデオデコーダ。
7. 【請求項７】 請求項２〜６のいずれか１項に記載のＭ
   ＰＥＧビデオデコーダにおいて、ビットバッファの容量
   （ＢＡ）は、バッファサイズ（Vbv Buffer Size ）に、
   ビットレート（bit rate）をピクチャレート（picture
   rate）で除算した値（Ｘ）を加えた値に設定され、前記
   バッファサイズ，ビットレート，ピクチャレートはそれ
   ぞれビデオストリームのシーケンスの先頭に付くシーケ
   ンスヘッダによって規定されるＭＰＥＧビデオデコー
   ダ。
8. 【請求項８】 請求項２〜６のいずれか１項に記載のＭ
   ＰＥＧビデオデコーダにおいて、ビットバッファの容量
   （ＢＡ）は、バッファサイズ（Vbv Buffer Size ）に、
   ビットレート（bit rate）をピクチャレート（picture
   rate）で除算した値（Ｘ）と、バッファサイズおよび前
   記除算した値に基づいて設定される余裕分を加えた値に
   設定され、前記バッファサイズ，ビットレート，ピクチ
   ャレートはそれぞれビデオストリームのシーケンスの先
   頭に付くシーケンスヘッダによって規定されるＭＰＥＧ
   ビデオデコーダ。
9. 【請求項９】 請求項７または請求項８に記載のＭＰＥ
   Ｇビデオデコーダにおいて、閾値または第１の閾値はバ
   ッファサイズ（Vbv Buffer Size ）と同じ値に設定さ
   れ、第２の閾値はバッファサイズ（Vbv Buffer Size ）
   にビットレート（bit rate）をピクチャレート（pictur
   e rate）で除算した値（Ｘ）を加えた値に設定されたＭ
   ＰＥＧビデオデコーダ。
10. 【請求項１０】 ビットバッファの占有量が第３の閾値
    を下回った場合には、ビットバッファからのピクチャの
    読み出しを停止させるＭＰＥＧビデオデコーダ。
11. 【請求項１１】 外部から転送されてくるビデオストリ
    ームを蓄積し、そのビデオストリームが１ピクチャ分ず
    つ読み出されるビットバッファと、 各ピクチャをＭＰＥＧビデオパートに準拠してデコード
    することでビデオ出力を生成するＭＰＥＧビデオデコー
    ドコア回路と、 ビットバッファの占有量と第３の閾値とを比較すると共
    に、ビットバッファがアンダーフローしているかどうか
    を検出し、ビットバッファから読み出されたピクチャの
    タイプと、前記比較結果および検出結果とに基づいて、
    ＭＰＥＧビデオデコードコア回路のデコード動作とビッ
    トバッファからのピクチャの読み出し動作とを制御する
    アンダーフロー制御回路とを備えたＭＰＥＧビデオデコ
    ーダ。
12. 【請求項１２】 外部から転送されてくるビデオストリ
    ームを順次蓄積し、そのビデオストリームが一定の周期
    毎に１ピクチャ分ずつ読み出されるビットバッファと、 ビットバッファに蓄積されたビデオストリームからピク
    チャヘッダを検出し、そのピクチャヘッダに基づいてビ
    ットバッファから読み出されたピクチャのタイプを判定
    するピクチャヘッダ検出回路と、 各ピクチャをＭＰＥＧビデオパートに準拠してデコード
    することで各ピクチャ毎のビデオ出力を生成するＭＰＥ
    Ｇビデオデコードコア回路と、 ビットバッファの占有量と第３の閾値とを比較すると共
    に、ビットバッファがアンダーフローしているかどうか
    を検出し、ビットバッファから読み出されたピクチャの
    タイプと、前記比較結果および検出結果とに基づいて、
    ＭＰＥＧビデオデコードコア回路のデコード動作とビッ
    トバッファからのピクチャの読み出し動作とを制御する
    アンダーフロー制御回路とを備えたＭＰＥＧビデオデコ
    ーダ。
13. 【請求項１３】 請求項１１または請求項１２に記載の
    ＭＰＥＧビデオデコーダにおいて、アンダーフロー制御
    回路は、ビットバッファの占有量が第３の閾値を下回っ
    た場合、ビットバッファからのピクチャの読み出しを停
    止させ、そのときに処理しているピクチャではなく、そ
    れ以前にビットバッファから読み出されたピクチャのデ
    コード結果であるビデオ出力をＭＰＥＧビデオデコード
    コア回路から引き続き出力させるＭＰＥＧビデオデコー
    ダ。
14. 【請求項１４】 請求項１１〜１３のいずれか１項に記
    載のＭＰＥＧビデオデコーダにおいて、アンダーフロー
    制御回路は、ビットバッファがアンダーフローを起こし
    た場合、ビットバッファからのピクチャの読み出しを停
    止させ、そのときに処理しているピクチャではなく、そ
    れ以前にビットバッファから読み出されたピクチャのデ
    コード結果であるビデオ出力をＭＰＥＧビデオデコード
    コア回路から引き続き出力させるＭＰＥＧビデオデコー
    ダ。
15. 【請求項１５】 請求項１１〜１４のいずれか１項に記
    載のＭＰＥＧビデオデコーダにおいて、アンダーフロー
    制御回路は、ビットバッファがアンダーフローを起こし
    た場合、ＭＰＥＧビデオデコードコア回路においてＢピ
    クチャをデコード処理している途中であれば、そのＢピ
    クチャをスキップさせるＭＰＥＧビデオデコーダ。
16. 【請求項１６】 請求項１１〜１５のいずれか１項に記
    載のＭＰＥＧビデオデコーダにおいて、アンダーフロー
    制御回路は、ビットバッファがアンダーフローを起こし
    た場合、ＭＰＥＧビデオデコードコア回路においてＩピ
    クチャまたはＰピクチャをデコード処理している途中で
    あれば、ビットバッファのアンダーフローが解除される
    まで待った後で、残りのデコード処理を続行させるＭＰ
    ＥＧビデオデコーダ。
17. 【請求項１７】 請求項１０〜１６のいずれか１項に記
    載のＭＰＥＧビデオデコーダにおいて、第３の閾値はビ
    ットレート（bit rate）にディレイ（vbv delay ）を乗
    じた値に設定され、前記ディレイはピクチャの先頭に付
    くピクチャヘッダで規定されるＭＰＥＧビデオデコー
    ダ。