JPH08330330A - ゲート電極の形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、上部が片側に張り出した形状のゲ
ート電極を形成する際の制御性および再現性の向上を図
る。 【構成】 ハーフトーンシフター33を用いた位相シフト
エッジライン法によるリソグラフィー技術によって、半
導体基板11上の第１レジスト膜13に一方の側壁16を逆テ
ーパ状に形成した開口部14を設けるとともにハーフトー
ンシフター33に対応する領域の第１レジスト膜13の上層
を除去する。次いで蒸着法によって、上記側壁16をマス
クにして第１レジスト膜13上および開口部14の底部に金
属膜18を堆積する。続いてレジストパターン20を形成し
た後、それをマスクにして金属膜18をエッチングし、そ
の後第１レジスト膜13とレジストパターン20とを溶解す
るとともにリフトオフ法によって第１レジスト膜13上の
みに形成されている金属膜18を除去してゲート電極21を
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界効果トランジスタ
（以下、ＦＥＴという）のゲート電極の形成方法に関す
るものである。

【０００２】

【従来の技術】従来のＦＥＴのゲート電極の形成方法で
は、特願平２−３２２０９５号公報に開示されているゲ
ート電極がある。図２に示すように、このゲート電極８
０は、下地５０上に設けたものであって下部側を細く形
成した蒸着層８４の部分と、この上部側をゲート長方向
の一方向に張り出した蒸着層８８の部分とからなるもの
であり、ゲート長の短縮、ゲート抵抗の低減、およびゲ
ート−ソース間容量の低減を図ることができる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の技術のゲート電極は、半導体基板の表面に対して垂
直な面を基準にして斜め方向から真空蒸着することによ
って形成するため、ゲート電極の片側に張り出した部分
の寸法は、蒸着の指向性に大きく依存する。そのため、
高い制御性と再現性とが得られないという課題があっ
た。

【０００４】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたゲート電極の形成方法である。す
なわち、第１工程で、半導体基板上にネガ型のレジスト
を塗布して第１レジスト膜を形成した後、ハーフトーン
シフターを用いた位相シフトエッジライン法によるリソ
グラフィー技術によって、ハーフトーンシフターのエッ
ジに対応する第１レジスト膜にハーフトーンシフターに
対応する側とは反対側の第１レジスト膜の側壁を逆テー
パ状に形成した開口部を設けるとともにハーフトーンシ
フターに対応する領域の第１レジスト膜の上層を除去す
る。次いで第２工程で、蒸着法によって、第１レジスト
膜上および上層を除去した第１レジスト膜側の開口部の
底部に金属膜を堆積する。続いて第３工程で金属膜側の
全面に第２レジスト膜を形成した後、少なくとも開口部
上と上層を除去した側の第１レジスト膜の一部分上に第
２レジスト膜からなるレジストパターンを形成した後、
第４工程でレジストパターンをマスクにして金属膜をエ
ッチングする。その後第５工程で、第１レジスト膜とレ
ジストパターンとを溶解するとともにリフトオフ法によ
って第１レジスト膜上のみに残されている金属膜を除去
する。

【０００５】

【作用】上記ゲート電極の形成方法では、ハーフトーン
シフターを用いた位相シフトエッジライン法によるリソ
グラフィー技術を用いることから、ハーフトーンシフタ
ーのエッジに対応する第１レジスト膜にハーフトーンシ
フターに対応する側とは反対側の第１レジスト膜の側壁
を逆テーパ状に形成した開口部が形成される。その後開
口部内および第１レジスト膜上に金属膜を堆積した際
に、逆テーパ上に形成した側壁がマスクになって、開口
部内の金属膜とハーフトーンシフターに対応する側とは
反対側の第１レジスト膜上の金属膜とは分離された状態
に、上記金属膜は堆積される。そのため、リフトオフ法
によって第１レジスト膜を除去した際には、この第１レ
ジスト膜上のみに堆積されている金属膜が除去され、開
口部内の金属膜およびその金属膜に連続するもので上層
を除去した第１レジスト膜上の金属膜が残って、ゲート
電極を形成する。そのため、ゲート電極のゲート長は、
開口部によって規定される。またレジストパターンを用
いて金属膜をエッチングすることから、上層を除去した
第１レジスト膜上に形成されるゲート電極部分の長さは
レジストパターンによって規定される。

【０００６】

【実施例】本発明の一実施例を図１の形成工程図によっ
て説明する。図では断面構造で示す。

【０００７】図１の（１）に示すように、第１工程で
は、ガリウムヒ素からなる半導体基板１１の上層にｎ型
の不純物を含む活性層領域１２を形成した後、上記半導
体基板１１上にネガ型のレジストを塗布して第１レジス
ト膜１３を形成する。この第１レジスト膜１３は例えば
低分子量のノボラック系のネガ型レジストを用いる。こ
のようなレジストを用いると、露光した際、光４１はレ
ジスト膜の上層で多く吸収され、下層にはあまり光４１
が到達しないため、遮光マスク端に対応する部分で光４
１が当たる側のエッジでは逆テーパ状に現像される。

【０００８】続いて位相シフトエッジライン法によっ
て、上記第１レジスト膜１３を露光する。このとき、レ
チクルマスク３１には、透明石英からなる基板３２と、
その基板３２の裏面に形成したもので透過率が例えば１
０％程度またはそれ以下となる例えば酸化クロムからな
るもので露光に用いる光（例えばｉ線）４１に対して位
相差が１８０°となるような屈折率および厚さを有する
ハーフトーンシフター３３とで構成されている。

【０００９】上記構成のレチクルマスク３１を用いて上
記第１レジスト膜１３を露光し、さらに現像、ベーキン
グ等を行う。その結果図１の（２）に示すように、上記
（１）に示したレチクルマスク３１のハーフトーンシフ
ター３３のエッジ３４に対応して、第１レジスト膜１３
には開口部１４が形成され、ハーフトーンシフター３２
に対応した領域の第１レジスト膜１３は、透過光強度が
ハーフトーンシフター３２によって減衰されるため、露
光が不十分となる。そのため、現像による溶解は第１レ
ジスト膜１３の途中までしか進まないので、その部分の
第１レジスト膜１３の膜厚は薄くなる。以下、この領域
の第１レジスト膜１３をハーフレジスト膜１５という。
また基板２２を透過した光によって露光された領域の第
１レジスト膜１３は現像による溶解はほとんどない。そ
してほとんど溶解しない領域の第１レジスト膜１３の上
記開口部１４側の側壁１６はいわゆる逆テーパ形状に形
成される。以下、この領域の第１レジスト膜１３をフル
レジスト膜１７という。

【００１０】次いで図１の（３）に示す第２工程を行
う。この工程では、真空蒸着法によって、半導体基板１
１の表面に対してほぼ垂直な方向からゲート電極材料と
なる金属〔例えば金（Ａｕ）〕をこの半導体基板１１の
表面側に蒸着して金属膜１８を形成する。このとき、膜
厚の異なるハーフレジスト膜１５とフルレジスト膜１７
とは開口部１４を挟んで分離され、しかもフルレジスト
膜１７側の開口部１４の側壁１６が逆テーパ形状に形成
されているため、この逆テーパのエッジ部分がマスクと
なって側壁１６の下部には蒸着金属が堆積されない。そ
のため、開口部１４内に堆積される金属膜１８とフルレ
ジスト膜１７上の金属膜１８とは分離された状態に成膜
される。一方、開口部１４内の金属膜１８とハーフレジ
スト膜１５上の金属膜１８とは連続した状態に形成さ
れ、開口部１４内の金属膜１８はこの開口部１４の底部
で半導体基板１１の活性層領域１２に接触する。

【００１１】続いて図１の（４）に示す第３工程を行
う。この工程では、塗布法によって上記金属膜１８側の
全面に第２レジスト膜１９を形成した後、露光、現像、
ベーキング等のリソグラフィー技術を行う。その結果、
上記第２レジスト膜１９の２点鎖線で示す部分を除去し
て、上記開口部１４のハーフレジスト膜１５側端部から
の距離Ｌを供するようなレジストパターン２０を得る。

【００１２】次いで図１の（５）に示す第４工程を行
う。この工程では、半導体基板１１の表面に対してほぼ
垂直または設計に対応した角度を有する方向から、例え
ばアルゴン（Ａｒ）イオンビームを用いたイオンミリン
グ法によって上記金属膜１８の２点鎖線で示す部分をエ
ッチングして除去する。

【００１３】次に第５工程を行う。この工程では、溶剤
（例えばアセトン、ジメチルホルムアミドまたはレジス
ト剥離液）を用いたリフトオフ法によって、上記レジス
トパターン２０と上記ハーフレジスト膜１５とフルレジ
スト膜１７とを溶解するとともにフルレジスト膜１７上
の金属膜１８を除去する。

【００１４】その結果図１の（６）に示すように、上記
活性層領域１２上に接合する金属膜１８からなるゲート
電極２１が形成される。

【００１５】上記ゲート電極２１は、上記図１の図面上
において左右のいずれか一方（上記図１では右側）に上
部が張り出した形状、いわゆる片傘状のパターン形状を
成している。そして上記距離Ｌはその張り出し部２２の
張り出し長さを規定するものとなる。そのため、ゲート
抵抗等の設計値に対応して好適に設定することが可能に
なる。

【００１６】また、ゲート長は、上記開口部１４の寸法
によって決定され、その開口部１４は位相シフトエッジ
ライン法によって形成されることから、０．２μｍまた
はそれ以下の微細な寸法であっても高精度に形成するこ
とが可能である。

【００１７】以上のように、上記実施例では、いわゆる
片傘状のパターン形状を成すＦＥＴのゲート電極２１を
形成するに当たって、ハーフトーンシフター３３を用い
た位相シフトエッジライン法によって、第１レジスト膜
１３に開口部１４を形成した後、ゲート電極２１となる
金属膜１８の蒸着を行うことから、上記開口部１４によ
ってゲート長が決定される。そのため、０．２μｍまた
はそれ以下の微細な寸法のゲート長を有するゲート電極
２１を高精度な制御の基で形成することが可能となる。

【００１８】また、上記ゲート電極２１の抵抗を小さく
し、かつゲート−ソース間の静電容量を小さくするため
に有効ないわゆる片傘状のパターンを形成するに当たっ
て、蒸着によって堆積して形成した金属膜１８に第２レ
ジスト膜１９を形成し、これを加工してレジストパター
ン２０を形成した後、上記金属膜１８をイオンミリング
によってエッチング加工する。その後、ハーフレジスト
膜１５、フルレジスト膜１７およびレジストパターン２
０を溶剤中で溶解するリフトオフ法を行うことから、ゲ
ート電極２１の張り出し部２２の長さは、レジストパタ
ーン２０の長さＬによって決定される。このため、設計
に対応して好適に設定することが可能となる。そして微
細な寸法のゲート長を有するゲート電極２１であっても
張り出し部２２の底面積の分だけゲート抵抗を低減する
ことが可能になる。

【００１９】上記発明は、ガリウムヒ素からなる半導体
基板１１上に形成した金属−半導体電界効果トランジス
タ（ＭＥＳＦＥＴ）について説明したが、半導体基板１
１として、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡ
ｓ）以外のIII-V 族化合物半導体またはそれらのヘテロ
構造であっても適用することが可能である。また活性層
領域１２をｎ型のもので説明したが、ｐ型のものであっ
てもよい。さらに、第１レジスト膜１３の開口部１４を
形成した後、露出した半導体基板１１（または半導体
層）をウェットエッチングまたはドライエッチングによ
って上層を除去して、いわゆるリセスゲート構造にする
ことも可能である。

【００２０】

【発明の効果】以上、説明したように本発明によれば、
ハーフトーンシフターを用いた位相シフトエッジライン
法によるリソグラフィー技術によって、第１レジスト膜
に一方側の側壁が逆テーパ状の開口部を設けたので、こ
の開口部は高精度に形成できる。そのため、蒸着法によ
って上記逆テーパ状の側壁を利用して開口部内に形成す
るゲート電極も高精度な寸法制御性の基に形成すること
が可能となる。また、ゲート電極の上部は、レジストパ
ターンによって寸法を規定して形成できる。よって、ゲ
ート電極を制御性および再現性よく形成することが可能
になる。

【図面の簡単な説明】

【図１】本発明の実施例の形成工程図である。

【図２】従来の技術の説明図である。

【符号の説明】

１１ 半導体基板 １３ 第１レジスト膜 １４ 開口部 １６ 側壁 １８ 金属膜 １９ 第２レジスト膜 ２０ レジストパターン ２１ ゲート電極 ３３ ハーフトーンシフター

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にネガ型のレジストを塗布
   して第１レジスト膜を形成した後、ハーフトーンシフタ
   ーを用いた位相シフトエッジライン法によるリソグラフ
   ィー技術によって、該ハーフトーンシフターのエッジに
   対応する前記第１レジスト膜に該ハーフトーンシフター
   に対応する側とは反対側の該第１レジスト膜の側壁を逆
   テーパ状に形成した開口部を設けるとともに該ハーフト
   ーンシフターに対応する領域の前記第１レジスト膜の上
   層を除去する第１工程と、 蒸着法によって、前記第１レジスト膜上および前記上層
   を除去した第１レジスト膜側の前記開口部の底部に金属
   膜を形成する第２工程と、 前記金属膜側の全面に第２レジスト膜を形成した後、少
   なくとも前記開口部上と前記上層を除去した側の第１レ
   ジスト膜の一部分上に該第２レジスト膜からなるレジス
   トパターンを形成する第３工程と、 前記レジストパターンをマスクにして前記金属膜をエッ
   チングする第４工程と、 前記第１レジスト膜と前記レジストパターンとを溶解す
   るとともにリフトオフ法によって前記第１レジスト膜上
   のみに残されている金属膜を除去する第５工程とを備え
   たことを特徴とするゲート電極の形成方法。