JPH08328719A - キーボード - Google Patents
キーボードInfo
- Publication number
- JPH08328719A JPH08328719A JP7132411A JP13241195A JPH08328719A JP H08328719 A JPH08328719 A JP H08328719A JP 7132411 A JP7132411 A JP 7132411A JP 13241195 A JP13241195 A JP 13241195A JP H08328719 A JPH08328719 A JP H08328719A
- Authority
- JP
- Japan
- Prior art keywords
- key
- keys
- matrix
- combination information
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ３キー以上を同時にオンした場合に発生する
ゴーストキーを防止するとともに、任意に設定したキー
の組み合わせ情報とオンしているキーとを比較し、キー
の有効又は無効判定を行うことでシステム全体のフレキ
シビリティ向上を図る。 【構成】 キーをマトリクス状に構成したキーマトリク
スと、キーマトリクスに対応したキー組み合わせ情報を
記憶するＲＡＭとキーマトリクスをスキャンしたデータ
とキー組み合わせ情報とを比較し、キーの有効及び無効
を判断する命令群とキー組み合わせ情報をパソコン本体
からダウンロードする命令群を有するＲＯＭを内蔵した
ワンチップマイクロプロセッサと、パソコンと接続する
ケーブルとで構成されている。
ゴーストキーを防止するとともに、任意に設定したキー
の組み合わせ情報とオンしているキーとを比較し、キー
の有効又は無効判定を行うことでシステム全体のフレキ
シビリティ向上を図る。 【構成】 キーをマトリクス状に構成したキーマトリク
スと、キーマトリクスに対応したキー組み合わせ情報を
記憶するＲＡＭとキーマトリクスをスキャンしたデータ
とキー組み合わせ情報とを比較し、キーの有効及び無効
を判断する命令群とキー組み合わせ情報をパソコン本体
からダウンロードする命令群を有するＲＯＭを内蔵した
ワンチップマイクロプロセッサと、パソコンと接続する
ケーブルとで構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置の入力機
器として広く用いられているキーボードに関し、特に多
重打鍵時にキーオンしていないキーがオンしたように誤
動作してしまうといういわゆるゴーストキーを防止する
機能を有するキーボードに関する。
器として広く用いられているキーボードに関し、特に多
重打鍵時にキーオンしていないキーがオンしたように誤
動作してしまうといういわゆるゴーストキーを防止する
機能を有するキーボードに関する。
【０００２】
【従来の技術】まず、多重打鍵におけるゴーストキー発
生のメカニズムを説明する。図６は従来のキーボードに
おける基本的な回路構成を示す回路図である。
生のメカニズムを説明する。図６は従来のキーボードに
おける基本的な回路構成を示す回路図である。
【０００３】スイッチ部Ｓ１、Ｓ２、Ｓ３、Ｓ４、マト
リクス状に配置されたキーマトリクス１０と、このキー
マトリクス１０の列方向に接続されたスキャンアウトド
ライバ１１と、キーマトリクス１０の行方向に接続され
たスキャンインレシーバ１２と、このスキャンインレシ
ーバ１２と、スキャンアウトドライバ１１とを内蔵する
マイコン１３で構成されている。また、スキャンインレ
シーバ１２には、プルアップ抵抗（Ｙ1 ，Ｙ2 ，…）が
接続されている。
リクス状に配置されたキーマトリクス１０と、このキー
マトリクス１０の列方向に接続されたスキャンアウトド
ライバ１１と、キーマトリクス１０の行方向に接続され
たスキャンインレシーバ１２と、このスキャンインレシ
ーバ１２と、スキャンアウトドライバ１１とを内蔵する
マイコン１３で構成されている。また、スキャンインレ
シーバ１２には、プルアップ抵抗（Ｙ1 ，Ｙ2 ，…）が
接続されている。
【０００４】ここで、スキャンアウトドライバ１１より
Ｘ２にロウレベルが出力（他の走査線があるＸ１はハイ
イピーダンス状態）されている状態で、各スイッチ部の
Ｓ１、Ｓ３、Ｓ４がオンになると、ゴースト電流ＩＧ
は、図示したように流れる。従って、Ｙ１がロウレベル
になるので、オンしていないスイッチＳ２が、あたかも
オンしたような電圧が発生してしまう。このＳ２がゴー
ストキーである。
Ｘ２にロウレベルが出力（他の走査線があるＸ１はハイ
イピーダンス状態）されている状態で、各スイッチ部の
Ｓ１、Ｓ３、Ｓ４がオンになると、ゴースト電流ＩＧ
は、図示したように流れる。従って、Ｙ１がロウレベル
になるので、オンしていないスイッチＳ２が、あたかも
オンしたような電圧が発生してしまう。このＳ２がゴー
ストキーである。
【０００５】本ゴーストキー発生を防止し、スイッチオ
ンの順に必ずスイッチのオンが確定する機能をＮキーロ
ールオーバと言い、従来では、各スイッチ部に１個づつ
ダイオードを実装する方式が一般的である。
ンの順に必ずスイッチのオンが確定する機能をＮキーロ
ールオーバと言い、従来では、各スイッチ部に１個づつ
ダイオードを実装する方式が一般的である。
【０００６】しかし、Ｎキーロールオーバ機能を実現す
るために、各キーに１個づつダイオードを実装しなけれ
ばならないため、キー数に等しい数量のダイオードが必
要となり、キーボードの寸法を小型化することが困難で
あると共に、ダイオードの資材費及び実装作業工数増加
等のコストアップをまねくという問題点があった。
るために、各キーに１個づつダイオードを実装しなけれ
ばならないため、キー数に等しい数量のダイオードが必
要となり、キーボードの寸法を小型化することが困難で
あると共に、ダイオードの資材費及び実装作業工数増加
等のコストアップをまねくという問題点があった。
【０００７】そこで、各スイッチにダイオードが実装さ
れていないキーマトリクスを用いてコントローラのファ
ームウエアで疑似的にＮキーロールオーバを実現する疑
似Ｎキーロールオーバ方式が主流になっている。
れていないキーマトリクスを用いてコントローラのファ
ームウエアで疑似的にＮキーロールオーバを実現する疑
似Ｎキーロールオーバ方式が主流になっている。
【０００８】ゴーストキー出力防止の原理は、ゴースト
キーの発生するキー押下の組み合わせが発生した場合
に、順押下の場合は３キー目のキーのコード、同時押下
の場合は全てのキーのコードが出力しないような処理を
行い、ゴーストキーのコード出力を禁止するもので、代
表的な公知例として、下記に示す特開平２−２７８３２
４号公報に示す技術があげられる。
キーの発生するキー押下の組み合わせが発生した場合
に、順押下の場合は３キー目のキーのコード、同時押下
の場合は全てのキーのコードが出力しないような処理を
行い、ゴーストキーのコード出力を禁止するもので、代
表的な公知例として、下記に示す特開平２−２７８３２
４号公報に示す技術があげられる。
【０００９】図７は特開平２−２７８３２４号公報に示
される従来のキーボードのブロック図である。図８は図
７に示されるマイクロプロセッサ１４に格納されている
プログラムを示すフローチャートである。図９はＡＬＴ
キー、ＣＴＲＬキー、ＳＨＩＦＴキーのうちの２個のキ
ーとそれ以外の任意のキーとが押された時のゴーストキ
ーと成りうる発生チェックテーブルである。次に動作に
ついて説明する。図７に示されるキーマトリクス１４上
のキーにおいて、ゴーストキーが発生した場合、図８の
Ｓ１９ａ〜Ｓ１９ｇにてゴーストキーが発生した時ＡＬ
Ｔキー、ＣＴＲＬキー、ＳＨＩＦＴキーのうちの２キー
と任意のキーとによってゴーストキーが発生したなら
ば、図９に示されるゴーストキー発生チェックテーブル
と比較し、ゴーストキーでないと判断できたらキーのキ
ーコード出力を判定する。
される従来のキーボードのブロック図である。図８は図
７に示されるマイクロプロセッサ１４に格納されている
プログラムを示すフローチャートである。図９はＡＬＴ
キー、ＣＴＲＬキー、ＳＨＩＦＴキーのうちの２個のキ
ーとそれ以外の任意のキーとが押された時のゴーストキ
ーと成りうる発生チェックテーブルである。次に動作に
ついて説明する。図７に示されるキーマトリクス１４上
のキーにおいて、ゴーストキーが発生した場合、図８の
Ｓ１９ａ〜Ｓ１９ｇにてゴーストキーが発生した時ＡＬ
Ｔキー、ＣＴＲＬキー、ＳＨＩＦＴキーのうちの２キー
と任意のキーとによってゴーストキーが発生したなら
ば、図９に示されるゴーストキー発生チェックテーブル
と比較し、ゴーストキーでないと判断できたらキーのキ
ーコード出力を判定する。
【００１０】
【発明が解決しようとする課題】上述した従来のキーボ
ードでは、特定のキーと任意の１キーとの組み合わせに
より発生するゴーストキーかどうかを判定し、キーコー
ド出力の判定を行うが、組み合わせを構成するキーが特
定されているため、複数のシステムに応じてキーコード
出力有無を判定する組み合わせを変更することができ
ず、システム全体としてのフレキシビリティに欠けると
いう課題を有している。
ードでは、特定のキーと任意の１キーとの組み合わせに
より発生するゴーストキーかどうかを判定し、キーコー
ド出力の判定を行うが、組み合わせを構成するキーが特
定されているため、複数のシステムに応じてキーコード
出力有無を判定する組み合わせを変更することができ
ず、システム全体としてのフレキシビリティに欠けると
いう課題を有している。
【００１１】
【課題を解決するための手段】本発明の第１の発明のキ
ーボードは、複数のキースイッチをマトリクス状に構成
したキーマトリクスと、前記キーマトリクスに対応した
キー組み合わせ情報をすくなくとも１種類を記憶するこ
とができるＲＡＭと、少なくともキーマトリクスをスキ
ャンし、スキャンしたデータとＲＡＭに記憶されたキー
組み合わせ情報とを比較し、キーの有効／無効を判断す
る命令群を有するＲＯＭを内蔵したワンチップマイクロ
プロセッサと、パーソナルコンピュータ（以下、「パソ
コン」という）とを接続するケーブルとを備えて構成さ
れる。
ーボードは、複数のキースイッチをマトリクス状に構成
したキーマトリクスと、前記キーマトリクスに対応した
キー組み合わせ情報をすくなくとも１種類を記憶するこ
とができるＲＡＭと、少なくともキーマトリクスをスキ
ャンし、スキャンしたデータとＲＡＭに記憶されたキー
組み合わせ情報とを比較し、キーの有効／無効を判断す
る命令群を有するＲＯＭを内蔵したワンチップマイクロ
プロセッサと、パーソナルコンピュータ（以下、「パソ
コン」という）とを接続するケーブルとを備えて構成さ
れる。
【００１２】本発明の第２の発明のキーボードは、前記
ＲＯＭには、少なくとも１種類のキーの組み合わせ情報
を前記パソコンからダウンロードし、前記ＲＡＭに格納
する命令群を有して成る第１の発明のキーボードを備え
て構成される。
ＲＯＭには、少なくとも１種類のキーの組み合わせ情報
を前記パソコンからダウンロードし、前記ＲＡＭに格納
する命令群を有して成る第１の発明のキーボードを備え
て構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例を示す回路ブロッ
クである。キーボード５は、複数のキースイッチをマト
リクス状に構成したキーマトリクス１と、少なくともキ
ーマトリクス１上のスイッチのオン／オフを記憶し、キ
ーオン組み合わせを有効、無効として判定する少なくと
も１つのキーの組み合わせ情報９を記憶するＲＡＭ２
と、少なくともキーマトリクス１をスキャンし、スキャ
ンしたデーターをキー組み合わせ情報９からキーの有効
または無効を判断し判定する命令群と、ＲＡＭ２に搭載
されているキー組み合わせ情報９をパソコン７からダウ
ンロードできる命令群を有するＲＯＭ３で構成されてい
るマイコン４と、キー組み合わせ情報９としてキーボー
ド５に転送するダウンロード情報を有するパソコン７で
構成されている。また、キーボード５とパソコン７は双
方向の信号を有するケーブル６で接続されている。
クである。キーボード５は、複数のキースイッチをマト
リクス状に構成したキーマトリクス１と、少なくともキ
ーマトリクス１上のスイッチのオン／オフを記憶し、キ
ーオン組み合わせを有効、無効として判定する少なくと
も１つのキーの組み合わせ情報９を記憶するＲＡＭ２
と、少なくともキーマトリクス１をスキャンし、スキャ
ンしたデーターをキー組み合わせ情報９からキーの有効
または無効を判断し判定する命令群と、ＲＡＭ２に搭載
されているキー組み合わせ情報９をパソコン７からダウ
ンロードできる命令群を有するＲＯＭ３で構成されてい
るマイコン４と、キー組み合わせ情報９としてキーボー
ド５に転送するダウンロード情報を有するパソコン７で
構成されている。また、キーボード５とパソコン７は双
方向の信号を有するケーブル６で接続されている。
【００１５】図２はキーマトリクス４の構成を示すキー
マトリクス図であり、４×８のキーマトリクスを構成し
ている。図３はこのキーマトリクス４に対し有効なキー
オンの組み合わせをキーオンを１、無効なキーの組み合
わせを０とした時のキー組み合わせ情報９を示す。この
キー組み合わせ情報９は、ＲＡＭ２に格納されている。
図４はＲＯＭ３に格納されているプログラムの一部を示
すフローチャートである。
マトリクス図であり、４×８のキーマトリクスを構成し
ている。図３はこのキーマトリクス４に対し有効なキー
オンの組み合わせをキーオンを１、無効なキーの組み合
わせを０とした時のキー組み合わせ情報９を示す。この
キー組み合わせ情報９は、ＲＡＭ２に格納されている。
図４はＲＯＭ３に格納されているプログラムの一部を示
すフローチャートである。
【００１６】次に、図４のフローチャートを使用して動
作を説明する。Ｓ００〜Ｓ０４は図４における各ステッ
プを示す。
作を説明する。Ｓ００〜Ｓ０４は図４における各ステッ
プを示す。
【００１７】図２におけるキーＡがＯＮすると、図４の
Ｓ０１（以下「Ｓ＊＊」は「ステップ＊＊」を示す）に
て判断され、Ｓ０４にてキーＡに対応するコードが出力
される。この状態でさらに図２のキーＢがオンしても同
様にＳ０４にてキーＢに対応したコードが出力される。
図２におけるキーＡ，キーＢがオン状態でさらにキーＣ
がオン状態なった場合（３以上のキーがオン状態）、図
４のＳ０１からＳ０２へ分岐し、Ｓ０２にて図３のキー
組み合わせ情報９と比較した結果、キーＡ（ＲＡＭ２の
アドレス００のＢ７）、キーＢ（ＲＡＭアドレス０１の
Ｂ６）、キーＣ（ＲＡＭアドレス０３のＢ５）が全てキ
ー有効状態（ビット＝１）であるため、図４のＳ０３か
らＳ０４に分岐し、キーＣのコードを出力する。同様に
図２におけるキーＤがオンすると、図４のＳ０２の比較
で、図３のキーＤ該当ビット（ＲＡＭアドレス００のＢ
５）がキー無効状態（ビット＝０）であるため、Ｓ０３
ではＳ０４に分岐せず、キーＤのコードは出力されな
い。上述した実施例では、Ｓ０２の判定処理でキー組み
合わせ情報９を１種類のみ使用したが、複数のキー組み
合わせ情報を使用しても構わない。
Ｓ０１（以下「Ｓ＊＊」は「ステップ＊＊」を示す）に
て判断され、Ｓ０４にてキーＡに対応するコードが出力
される。この状態でさらに図２のキーＢがオンしても同
様にＳ０４にてキーＢに対応したコードが出力される。
図２におけるキーＡ，キーＢがオン状態でさらにキーＣ
がオン状態なった場合（３以上のキーがオン状態）、図
４のＳ０１からＳ０２へ分岐し、Ｓ０２にて図３のキー
組み合わせ情報９と比較した結果、キーＡ（ＲＡＭ２の
アドレス００のＢ７）、キーＢ（ＲＡＭアドレス０１の
Ｂ６）、キーＣ（ＲＡＭアドレス０３のＢ５）が全てキ
ー有効状態（ビット＝１）であるため、図４のＳ０３か
らＳ０４に分岐し、キーＣのコードを出力する。同様に
図２におけるキーＤがオンすると、図４のＳ０２の比較
で、図３のキーＤ該当ビット（ＲＡＭアドレス００のＢ
５）がキー無効状態（ビット＝０）であるため、Ｓ０３
ではＳ０４に分岐せず、キーＤのコードは出力されな
い。上述した実施例では、Ｓ０２の判定処理でキー組み
合わせ情報９を１種類のみ使用したが、複数のキー組み
合わせ情報を使用しても構わない。
【００１８】図５は、ダウンロード情報８をキー組み込
み情報９としてパソコン７からキーボード５にダウンロ
ードする際のシーケンスを示すシーケンス図である。Ｋ
１〜Ｋ３はシーケンスにおける各ステップを示す。図５
を使用してダウンロード情報８をキー組み合わせ情報９
にダウンロードする動作を説明する。パソコン７からダ
ウンロード情報のヘッダをキーボード５が受信すると
（ステップＫ１）キーボード５は受信準備を行い、正常
応答信号（以下、ＡＣＫと略す。）を返送する。パソコ
ン７はキーボード５からのＡＣＫを受信するとダウンロ
ード情報８を１バイトずつキーボード５に出力（ステッ
プＫ２）する。キーボード５が受信したダウンロード情
報８は、キー組み合わせ情報としてＲＡＭ２に格納して
いく。最後にパソコン７からキーボード５にＥＮＤが送
られ（ステップＫ３）、キーボード５がＡＣＫを返送し
てダウンロード動作を終了する。
み情報９としてパソコン７からキーボード５にダウンロ
ードする際のシーケンスを示すシーケンス図である。Ｋ
１〜Ｋ３はシーケンスにおける各ステップを示す。図５
を使用してダウンロード情報８をキー組み合わせ情報９
にダウンロードする動作を説明する。パソコン７からダ
ウンロード情報のヘッダをキーボード５が受信すると
（ステップＫ１）キーボード５は受信準備を行い、正常
応答信号（以下、ＡＣＫと略す。）を返送する。パソコ
ン７はキーボード５からのＡＣＫを受信するとダウンロ
ード情報８を１バイトずつキーボード５に出力（ステッ
プＫ２）する。キーボード５が受信したダウンロード情
報８は、キー組み合わせ情報としてＲＡＭ２に格納して
いく。最後にパソコン７からキーボード５にＥＮＤが送
られ（ステップＫ３）、キーボード５がＡＣＫを返送し
てダウンロード動作を終了する。
【００１９】
【発明の効果】以上説明したように本発明のキーボード
は、ＲＡＭ２に格納したキー組み合わせ情報９を使用
し、３キー以上オンした場合には、このキー組み合わせ
情報９と比較することにより、コードを出力するかどう
かを判定し、さらにキー組み合わせ情報９をパソコン７
からダウンロードする機能を実現したため、簡単にゴー
ストキーを防止できるとともに、あらかじめ決められた
特定のキーの組み合わせのみではなく、パソコン７で設
定した自由な組み合わせでキー操作の無効や有効を制御
することが可能となるため、システム全体のフレキシビ
リティを向上することができるという効果がある。
は、ＲＡＭ２に格納したキー組み合わせ情報９を使用
し、３キー以上オンした場合には、このキー組み合わせ
情報９と比較することにより、コードを出力するかどう
かを判定し、さらにキー組み合わせ情報９をパソコン７
からダウンロードする機能を実現したため、簡単にゴー
ストキーを防止できるとともに、あらかじめ決められた
特定のキーの組み合わせのみではなく、パソコン７で設
定した自由な組み合わせでキー操作の無効や有効を制御
することが可能となるため、システム全体のフレキシビ
リティを向上することができるという効果がある。
【図１】本発明の実施例を示す回路ブロック図
【図２】図１のキーマトリクス構成を示すキーマトリク
ス図
ス図
【図３】図２のキーマトリクスに対応したキー組み合わ
せ情報である。
せ情報である。
【図４】キーボードの動作を示すフローチャート
【図５】パソコンとのダウンロードを示すシーケンス図
【図６】従来の技術によるキーボードの一例を示す回路
図
図
【図７】従来の技術によるキーボードのブロック図
【図８】従来の技術によるキーボード動作フローチャー
ト
ト
【図９】従来の技術で示される特定の２キーと任意のキ
ーとで発生するゴーストキーのチェックテーブル
ーとで発生するゴーストキーのチェックテーブル
１ キーマトリクス ２ ＲＡＭ ３ ＲＯＭ ４ マイコン ５ キーボード ６ ケーブル ７ パソコン ８ ダウンロード情報 ９ キー組み合わせ情報 １０ キーマトリクス １１ スキャンアウトドライバ １２ スキャンインレシーバ １３ マイクロプロセッサ １４ キーマトリクス １５ リターンライン １６ セレクト線 １７ スキャンライン Ｓ１〜Ｓ２８ フローチャートの各ステップ Ｋ１〜Ｋ３ シーケンスの各ステップ
Claims (2)
- 【請求項１】 複数のキースイッチをマトリクス状に構
成したキーマトリクスと、前記キーマトリクスに対応し
たキー組み合わせ情報をすくなくとも１種類を記憶する
ことができるＲＡＭと、少なくともキーマトリクスをス
キャンし、スキャンしたデータとＲＡＭに記憶されたキ
ー組み合わせ情報とを比較し、キーの有効／無効を判断
する命令群を有するＲＯＭを内蔵したワンチップマイク
ロプロセッサと、パーソナルコンピュータ（以下、「パ
ソコン」という）とを接続するケーブルとで構成されて
成ることを特徴とするキーボード。 - 【請求項２】 前記ＲＯＭには、少なくとも１種類のキ
ーの組み合わせ情報を前記パソコンからダウンロード
し、前記ＲＡＭに格納する命令群を有して成ることを特
徴とする請求項１記載のキーボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132411A JP2720825B2 (ja) | 1995-05-30 | 1995-05-30 | キーボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132411A JP2720825B2 (ja) | 1995-05-30 | 1995-05-30 | キーボード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328719A true JPH08328719A (ja) | 1996-12-13 |
| JP2720825B2 JP2720825B2 (ja) | 1998-03-04 |
Family
ID=15080766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7132411A Expired - Fee Related JP2720825B2 (ja) | 1995-05-30 | 1995-05-30 | キーボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720825B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849315B1 (ko) * | 2005-09-23 | 2008-07-29 | 비헤이버 테크 컴퓨터 코포레이션 | 키보드 |
| WO2009119947A1 (en) * | 2008-03-27 | 2009-10-01 | Skydigital Co., Ltd. | Keyboard for detecting a number of keys inputted concurrently and method thereof |
| TWI657468B (zh) * | 2018-01-12 | 2019-04-21 | 致伸科技股份有限公司 | 鍵盤 |
| CN110033974A (zh) * | 2018-01-12 | 2019-07-19 | 致伸科技股份有限公司 | 键盘 |
-
1995
- 1995-05-30 JP JP7132411A patent/JP2720825B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849315B1 (ko) * | 2005-09-23 | 2008-07-29 | 비헤이버 테크 컴퓨터 코포레이션 | 키보드 |
| WO2009119947A1 (en) * | 2008-03-27 | 2009-10-01 | Skydigital Co., Ltd. | Keyboard for detecting a number of keys inputted concurrently and method thereof |
| TWI657468B (zh) * | 2018-01-12 | 2019-04-21 | 致伸科技股份有限公司 | 鍵盤 |
| CN110033974A (zh) * | 2018-01-12 | 2019-07-19 | 致伸科技股份有限公司 | 键盘 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2720825B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2720825B2 (ja) | キーボード | |
| US5892459A (en) | Processing circuit for input signal from key or remote-controller | |
| US5784020A (en) | Analog-to-digital converting device for increasing the number of analog input channels | |
| US5412761A (en) | Architecture and method for supporting enable/disable of printer panel switching by a host computer | |
| US5702625A (en) | Encoder key input device for a microwave oven and interrupt processing method using the same | |
| US5592424A (en) | Semiconductor integrated circuit device | |
| KR100245708B1 (ko) | 이모빌라이져 시스템 | |
| JP2730518B2 (ja) | キーボード | |
| JPH09297645A (ja) | 信号処理システム | |
| JPH04296921A (ja) | キー入力装置 | |
| KR940005215B1 (ko) | 키 스캔 회로 | |
| US5247294A (en) | Signal select control circuit and signal select circuit using the same | |
| JPS60198622A (ja) | キ−ボ−ド判別デ−タ生成送出方式 | |
| SE512145C2 (sv) | Anordning för korrigering av skur- och slumpfel | |
| JPH06161627A (ja) | キーボード | |
| JPH0426129B2 (ja) | ||
| JPH0713917A (ja) | 構成変更システム | |
| JP3113146B2 (ja) | キースイッチ制御装置 | |
| JP3241863B2 (ja) | ファクシミリ装置 | |
| KR20020088602A (ko) | 키입력시스템 | |
| JPH01205314A (ja) | 入力装置 | |
| JPH03288919A (ja) | キーボードにおける多重キー押下時の誤出力防止方式 | |
| KR0170867B1 (ko) | 제어기의 조작 패널에서의 키이입력 확인 디스플레이 시스템 | |
| GB2308532A (en) | Apparatus for transmitting signals | |
| KR20020088601A (ko) | 키입력시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |