JPH0832637A - デジタル位相検波回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、２つの方形波信号の位相関係の変化
にも出力応答の遅延を防止できるデジタル位相検波回路
を提供する。 【構成】位相差関係に９０゜進み、遅れの関係のあるＩ
Ｑ入力信号を入力すると内部状態Ｖ1 （＝Ｕ1 ）の論理
式Ｖ1 ＝ /ＩＱ＋ＱＵ1 ＋Ｕ1 /Ｉのデジタルフリップ
フロップ２３と、内部状態Ｖ2 （＝Ｕ2 ）の論理式Ｖ2
＝ＩＱ＋ＱＵ2 ＋Ｕ2 Ｉのデジタルフリップフロップ２
４によりＩＱ入力信号の相対位相関係に対応した方向の
内部状態変化の繰り返しを生成し、また、出力Ｆの論理
式Ｆ＝ /ＩＵ1 Ｕ2 ＋Ｑ /Ｕ1 Ｕ2 ＋ /ＱＵ1 /Ｕ2 ＋
Ｉ /Ｕ1 /Ｕ2 のデジタルゲート回路２７により内部状
態変化の方向に相当する出力レベルを発生し、ＩＱ入力
信号の相対位相関係が変化し、デジタルフリップフロッ
プ２３、２４の内部状態の変化方向が反転すると、デジ
タルゲート回路２７の出力レベルを反転させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイレクトコンバージ
ョン受信方式の無線受信機に用いて好適なデジタル位相
検波回路に関するものである。

【０００２】

【従来の技術】従来、ページャ受信機には、ダイレクト
コンバージョン受信方式を採用したものが多く用いられ
ている。図４は、ダイレクトコンバージョン受信方式の
原理を説明するもので、アンテナ１より受信した回線周
波数ｆ₀ なる受信信号を高周波増幅器２に入力し、ここ
で増幅するとともに、Ｉチャネル（インフェーズ・チャ
ネル）とＱチャネル（クウォドドラチャー・チャネル）
と呼ばれる２系統の信号経路に分割し、これらをそれぞ
れＩ周波数変換器３、Ｑ周波数変換器４に入力する。

【０００３】一方、局部発振器５は、回線周波数ｆ₀ と
同一周波数を発振し、＋π／４［ｒａｄ］位相器６およ
び−π／４［ｒａｄ］位相器７に与え、これら＋π／４
位相器６および−π／４位相器７からの出力をＩ周波数
変換器３、Ｑ周波数変換器４に与える。つまり、Ｉ周波
数変換器３およびＱ周波数変換器４には、π／２［ｒａ
ｄ］の位相差のあるｓｉｎ２πｆ₀ ｔのサイン波の局発
信号と、−ｃｏｓ２πｆ₀ ｔのコサイン波の局発信号が
与えられる。

【０００４】これにより、Ｉ周波数変換器３、Ｑ周波数
変換器４の出力は、ＦＳＫ変調された回線周波数信号を
ベースバンド信号の周波数に変換し、かつ変調信号の符
号“０”／“１”をＩ、Ｑチャネル信号間の位相差（±
π／２）に対応させたものにできる。言い換えれば、ダ
イレクトコンバージョン受信方式は、「ＦＳＫ変調され
た信号をＩ、Ｑチャネルの２つの経路に分解し、各チャ
ネル間の位相差信号に変換する方式」ということにな
る。

【０００５】そして、Ｉ周波数変換器３、Ｑ周波数変換
器４から出力した信号をチャネル妨害除去のための低域
フィルタ８、９を通し、制限増幅器１０、１１（波形整
形器を含む）に与え、ここで増幅した後、デジタル位相
検波回路１２に与え、Ｉ、Ｑチャネル間の位相差を電圧
レベルである“０”／“１”符号に変換し、ＦＳＫ信号
として出力するようにしている。

【０００６】従来、このようなデジタル位相検波回路と
して、図５に示すものが知られている。図において、
Ｉ、Ｑは入力端子で、この入力端子Ｉ、Ｑには、上述し
たＩチャネル側制限増幅器１０、Ｑチャネル側制限増幅
器１１からの出力が与えられる。この場合、入力端子
Ｉ、Ｑの入力信号は、同一周波数、５０％デューティ比
の方形波で、その位相差関係が９０゜（１／４周期）進
み、遅れの関係のあるものである。

【０００７】そして、このようなＩＱ入力信号を、Ｄ形
フリップフロップ（ＬＳ７４Ａ）１２１、１２２のＤ端
子とＣＬＫ端子に与え、Ｑ端子からのそれぞれの出力Ｖ
1 、Ｖ2 のうちＶ1 をラッチ回路１２３のＤ端子に、Ｖ
1 、Ｖ2 をナンドゲート１２４を介してラッチ回路１２
３のＧ端子にそれぞれ与えて、Ｑ端子の出力Ｖ3 をＦＳ
Ｋ信号として出力するようにしている。

【０００８】このようなデジタル位相検波回路によれ
ば、ラッチ回路１２３を構成するフリップフロップ（Ｌ
Ｓ７５）の真理値表からＶ1 、Ｖ2 、Ｖ3 の各値は、１
１０、１１１、０００、０１０、１０１の５通りしか安
定して得られず、これに入力端子Ｉ、ＱのＩＱ入力パタ
ーンが００、０１、１０、１１の４通りであるので、合
計２０通りの組み合わせが安定に存在することになる。

【０００９】図６は、縦軸に上述の２０通りの組み合わ
せを「現在の状態」として記入し、横軸にＩＱ入力パタ
ーンの４通りの組み合わせを「入力の状態」として記入
した遷移表で、この遷移表は、縦軸に示す各状態から、
横軸に示す状態が入力された場合に、Ｉ、Ｑ、Ｖ1 、Ｖ
2 、Ｖ3 の状態変化を表すものである。なお、表中で、
一つの項に２つの状態または「＊」が記入されているの
は、Ｄ形フリップフロップ１２１、１２２はポジティブ
エッジ動作であるため、ＣＬＫ端子にトリガー信号が印
加すると同時に、Ｄ端子も“０”から“１”または
“１”から“０”に変化すると、一つの状態に変化せず
に複数のうちのどれかに遷移することを示している。

【００１０】しかして、いま、図７に示すようにＩＱ入
力信号として、Ｉ進み、Ｑ遅れ位相の信号が入力された
場合、イニシャル状態がＩ＝０、Ｑ＝０、Ｆ（＝Ｖ3 ）
＝１で、これを時間区分（時区）（ｄ）で表すと、図６
に示す遷移表において、対応する状態も（ｄ）で表記さ
れる。そして、ＩＱ入力信号が、図７に示すように
（ａ）−（ｂ）−（ｃ）−（ｄ）−（ａ）…の順序で変
化すると、図６に示す遷移表中でもＮｏ１７〜Ｎｏ２０
において（ａ）−（ｂ）−（ｃ）−（ｄ）−（ａ）…の
左回りのループに沿って遷移するが、この時、Ｆ（＝Ｖ
3 ）は“１”レベルを保ち続けることがわかる。

【００１１】また、図８に示すようにＩＱ入力信号とし
て、Ｉ遅れ、Ｑ進み位相の信号が入力された場合、イニ
シャル状態がＩ＝０、Ｑ＝０、Ｆ（＝Ｖ3 ）＝０で、こ
れを時区（ｈ）で表すと、図６に示す遷移表において、
対応する状態も（ｈ）で表記される。そして、ＩＱ入力
信号が、図８に示すように（ｅ）−（ｆ）−（ｇ）−
（ｈ）−（ｅ）…の順序で変化すると、図６に示す遷移
表中でもＮｏ１３〜Ｎｏ１６において（ｅ）−（ｆ）−
（ｇ）−（ｈ）−（ｅ）…の右回りのループに沿って遷
移するが、この時、Ｆ（＝Ｖ3 ）は“０”レベルを保ち
続けることがわかる。

【００１２】

【発明が解決しようとする課題】ところが、図９に示す
ように、例えば、Ｉ進み、Ｑ遅れ位相の信号が入力され
ている途中からＩ遅れ、Ｑ進み位相の信号に変化したよ
うな場合、この変化時点ｘでの状態がＩ＝０、Ｑ＝１、
Ｆ（＝Ｖ3 ）＝１で、図６に示す遷移表中の（ｃ）にあ
ると、この時点で、Ｉ＝１、Ｑ＝１に変化すると、遷移
表中の時区（ｉ）に遷移し、さらにＩ＝１、Ｑ＝０で時
区（ｊ）、Ｉ＝０、Ｑ＝０で時区（ｋ）と遷移し、その
後、Ｉ＝０、Ｑ＝１で時区（ｅ）に移り、図８で述べた
正常状態となる。このことは、Ｉ進み、Ｑ遅れ位相の信
号がＩ遅れ、Ｑ進み位相の信号に変化したような場合、
変化時点ｘを過ぎても（ｉ）−（ｊ）−（ｋ）までは、
Ｆ（＝Ｖ3 ）は“１”レベルを出し続け、（ｋ）−
（ｅ）でやっと正常な“０”レベルになることである。

【００１３】この結果、ＩＱ入力信号の相対位相関係が
逆転したような場合、３／４周期分について、誤った出
力を出し続けることから、出力応答に遅延を生じること
になり、そのため出力ビット列にジッタが発生し、これ
が原因で精度の高い信号処理ができないという問題点が
あった。

【００１４】本発明は、上記事情に鑑みてなされたもの
で、ＩＱ入力信号の相対位相関係の変化にも出力応答の
遅延を防止できるデジタル位相検波回路を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】本発明は、位相が進み、
遅れの関係にある２つの方形波信号が入力されると、こ
れらの位相関係に応じた出力信号を出力するデジタル位
相検波回路において、入力される前記２つの方形波信号
の位相関係が変化しない間、所定の変化パターンを繰り
返す内部状態を算出する算出手段と、前記算出手段によ
り算出される内部状態が所定の変化パターンから離脱し
たとき、位相関係が逆転したと判別して前記出力信号を
反転させる制御手段とにより構成されている。

【００１６】また、本発明は、位相が進み、遅れの関係
にある２つの方形波信号が入力されると、これらの位相
関係に応じた出力信号を出力するデジタル位相検波回路
において、入力される前記２つの方形波信号の位相関係
が変化しない間、位相関係に応じた所定の変化パターン
を繰り返す内部状態を算出する算出手段と、前記算出手
段により算出される内部状態が一方の変化パターンから
離脱して他方の変化パターンに移行したとき、位相関係
が逆転したと判別して前記出力信号を反転させる制御手
段とにより構成されている。

【００１７】

【作用】この結果、本発明によれば、入力される２つの
方形波信号の位相関係が変化しない間、所定の変化パタ
ーンを繰り返す内部状態を算出手段で算出し、この算出
される内部状態が所定の変化パターンから離脱したと
き、位相関係が逆転したと判別して前記出力信号を反転
させるようになるので、入力される位相が進み、遅れの
関係にある２つの方形波信号の位相関係の変化により、
速やかに出力レベルを反転できる。

【００１８】また、本発明によれば、入力される前記２
つの方形波信号の位相関係が変化しない間、位相関係に
応じた所定の変化パターンを繰り返す内部状態を算出手
段で算出し、この算出される内部状態が一方の変化パタ
ーンから離脱して他方の変化パターンに移行したとき、
位相関係が逆転したと判別して前記出力信号を反転させ
るようになるので、この場合も入力される位相が進み、
遅れの関係にある２つの方形波信号の位相関係の変化に
より、速やかに出力レベルを反転できる。

【００１９】

【実施例】以下、本発明の一実施例を図面に従い説明す
る。図１は、同実施例の概略構成を示している。図にお
いて、Ｉ、Ｑは入力端子で、この入力端子Ｉ、Ｑには、
上述した図４のＩチャネル側制限増幅器１０、Ｑチャネ
ル側制限増幅器１１からの出力が与えられる。この場
合、入力端子Ｉ、Ｑの入力信号は、同一周波数、５０％
デューティ比の方形波で、その位相差関係が９０゜（１
／４周期）進み、遅れの関係のあるものである。

【００２０】入力端子ＩをＩライン、インバータ２１を
介して /I ラインにそれぞれ接続し、入力端子ＱをＱラ
イン、インバータ２２を介して /Ｑラインにそれぞれ接
続している。

【００２１】そして、 /I ラインとＱラインに対して第
１のデジタルフリップフロップ２３を接続し、Ｉライン
とＱラインに対して第２のデジタルフリップフロップ２
４を接続している。なお、（ /）は、反転記号を示すも
ので、以下の説明でも同様にして使用している。

【００２２】第１のデジタルフリップフロップ２３は、
ナンドゲート２３１〜２３４からなるもので、内部状態
Ｖ1 （＝Ｕ1 ）を論理式で示すと、 Ｖ1 ＝ /ＩＱ＋ＱＵ1 ＋Ｕ1 /Ｉ …（１） のようになっている。

【００２３】また、第２のデジタルフリップフロップ２
４は、ナンドゲート２４１〜２４４からなるもので、内
部状態Ｖ2 （＝Ｕ2 ）を論理で示すと、 Ｖ2 ＝ＩＱ＋ＱＵ2 ＋Ｕ2 Ｉ …（２） のようになっている。

【００２４】第１のデジタルフリップフロップ２３の出
力端子をＶ1 ライン、インバータ２５を介して /Ｖ1 ラ
インに接続し、第２のデジタルフリップフロップ２４の
出力端子をＶ2 ライン、インバータ２６を介して /Ｖ2
ラインに接続している。

【００２５】そして、これらＶ1 ライン、 /Ｖ1 ライ
ン、Ｖ2 ライン、 /Ｖ2 ラインの他に、上述のＩライ
ン、 /I ライン、Ｑライン、 /Ｑラインに対してデジタ
ルゲート回路２７に接続している。

【００２６】この場合、デジタルゲート回路２７は、ナ
ンドゲート２７１〜２７５からなるもので、出力Ｆを論
理式で示すと、 Ｆ＝ /ＩＵ1 Ｕ2 ＋Ｑ /Ｕ1 Ｕ2 ＋ /ＱＵ1 /Ｕ2 ＋Ｉ /Ｕ1 /Ｕ2 …（３） のようになっている。これら、内部状態Ｖ1 、Ｖ2 の励
起マトリクスを図２に示す。又、出力Ｆの出力マトリク
スを図３に示す。

【００２７】しかして、ＩＱ入力信号として、図７に示
すようにＩ進み、Ｑ遅れ位相の信号が入力された場合、
いま、第１のデジタルフリップフロップ２３の現在の内
部状態Ｖ1 （＝Ｕ1 ）を０および第２のデジタルフリッ
プフロップ２４の現在の内部状態Ｖ2 （＝Ｕ2 ）を０と
し、この状態において、ＩＱ入力信号がＩ＝１、Ｑ＝０
に変化すると、上述の（１）（２）式から第１のデジタ
ルフリップフロップ２３の内部状態Ｖ1 （＝Ｕ1 ）は
０、第２のデジタルフリップフロップ２４の内部状態Ｖ
2 （＝Ｕ2 ）に０にとどまる（状態１）。この状態から
ＩＱ入力信号がＩ＝１、Ｑ＝１に変化すると、同様に
（１）（２）式から第１のデジタルフリップフロップ２
３の内部状態Ｖ1 （＝Ｕ1 ）は１、第２のデジタルフリ
ップフロップ２４の内部状態Ｖ2 （＝Ｕ2 ）は１に変化
し、またこの状態からＩＱ入力信号がＩ＝０、Ｑ＝１に
変化すると、第１のデジタルフリップフロップ２３の内
部状態Ｖ1 （＝Ｕ1 ）は１、第２のデジタルフリップフ
ロップ２４の内部状態Ｖ2 （＝Ｕ2 ）は１に変化し、さ
らにＩＱ入力信号がＩ＝０、Ｑ＝０に変化すると、第１
のデジタルフリップフロップ２３の内部状態Ｖ1 （＝Ｕ
1 ）は１、第２のデジタルフリップフロップ２４の内部
状態Ｖ2 （＝Ｕ2 ）は０に変化することになる。更に、
この状態からＩＱ入力信号が、Ｉ＝１、Ｑ＝０に変化す
ると、第１のデジタルフリップフロップ２３の内部状態
Ｖ1 （＝Ｕ1 ）は０、第２のデジタルフリップフロップ
２４の内部状態Ｖ2 （＝Ｕ2 ）は０に変化し、上記状態
１に戻る。

【００２８】このことは、ＩＱ入力信号として、Ｉ進
み、Ｑ遅れ位相の信号が入力された場合は、図２に示す
励起マトリクスに示すように、第１および第２のデジタ
ルフリップフロップ２３、２４の内部状態Ｖ1 （＝Ｕ1
）、Ｖ2 （＝Ｕ2 ）は、図示（ａ）の状態から始まっ
て、（ｂ）−（ｃ）−（ｄ）−（ａ）…の順で変化する
ようになり、この時の変化は、常に右回りのループを通
ることになる。

【００２９】一方、デジタルゲート回路２７では、第１
のデジタルフリップフロップ２３の現在の内部状態Ｖ1
（＝Ｕ1 ）は０、第２のデジタルフリップフロップ２４
の現在の内部状態Ｖ2 （＝Ｕ2 ）は０の状態から、ＩＱ
入力信号がＩ＝１、Ｑ＝０に変化すると、上述の（３）
式からデジタルゲート回路２７の出力Ｆは１である。ま
た、この状態からＩＱ入力信号がＩ＝１、Ｑ＝１に変化
すると、同様に上述の（３）式から出力Ｆは１のままで
で、さらにＩＱ入力信号がＩ＝０、Ｑ＝１、そして、Ｉ
＝０、Ｑ＝０にそれぞれ変化しても出力Ｆは１のままで
ある。

【００３０】このことは、ＩＱ入力信号として、Ｉ進
み、Ｑ遅れ位相の信号が入力され、第１および第２のデ
ジタルフリップフロップ２３、２４の内部状態Ｖ1 （＝
Ｕ1 ）、Ｖ2 （＝Ｕ2 ）が、図示（ａ）−（ｂ）−
（ｃ）−（ｄ）−（ａ）…の順で右回りのループで変化
する場合は、デジタルゲート回路２７の出力Ｆは、図３
の出力マトリクスに示すように常に１を呈することにな
る。

【００３１】次に、ＩＱ入力信号として、図８に示すよ
うにＩ遅れ、Ｑ進み位相の信号が入力された場合、第１
のデジタルフリップフロップ２３の現在の内部状態Ｖ1
（＝Ｕ1 ）を０および第２のデジタルフリップフロップ
２４の現在の内部状態Ｖ2 （＝Ｕ2 ）を０とし、この状
態において、ＩＱ入力信号がＩ＝０、Ｑ＝０に変化する
と、上述の（１）（２）式から第１のデジタルフリップ
フロップ２３の内部状態Ｖ1 （＝Ｕ1 ）は０、第２のデ
ジタルフリップフロップ２４の内部状態Ｖ2 （＝Ｕ2 ）
に０にとどまる（状態１）。この状態からＩＱ入力信号
がＩ＝０、Ｑ＝１に変化すると、同様に上述の（１）
（２）式から第１のデジタルフリップフロップ２３の内
部状態Ｖ1 （＝Ｕ1 ）は１、第２のデジタルフリップフ
ロップ２４の内部状態Ｖ2 （＝Ｕ2 ）は０に変化し、ま
たこの状態からＩＱ入力信号がＩ＝１、Ｑ＝１に変化す
ると、第１のデジタルフリップフロップ２３の内部状態
Ｖ1（＝Ｕ1 ）は１、第２のデジタルフリップフロップ
２４の内部状態Ｖ2 （＝Ｕ2）は１に変化し、さらにＩ
Ｑ入力信号がＩ＝１、Ｑ＝０に変化すると、第１のデジ
タルフリップフロップ２３の内部状態Ｖ1 （＝Ｕ1 ）は
０、第２のデジタルフリップフロップ２４の内部状態Ｖ
2 （＝Ｕ2 ）は１に変化することになる。

【００３２】更に、この状態から、ＩＱ信号がＩ＝０、
Ｑ＝０に変化すると、第１のデジタルフリップフロップ
２３の内部状態Ｖ1 （＝Ｕ1 ）は０、第２のデジタルフ
リップフロップ２４の内部状態Ｖ2 （＝Ｕ2 ）は０に変
化し、上記状態１に戻る。

【００３３】このことは、ＩＱ入力信号として、Ｉ遅
れ、Ｑ進み位相の信号が入力された場合は、図２に示す
励起マトリクスに示すように、第１および第２のデジタ
ルフリップフロップ２３、２４の内部状態Ｖ1 （＝Ｕ1
）、Ｖ2 （＝Ｕ2 ）は、図示（ｅ）の状態から始まっ
て、（ｆ）−（ｇ）−（ｈ）−（ｅ）…の順で変化する
ようになり、この時の変化は、常に左回りのループを通
ることになる。

【００３４】一方、デジタルゲート回路２７では、第１
のデジタルフリップフロップ２３の現在の内部状態Ｖ1
（＝Ｕ1 ）は０、第２のデジタルフリップフロップ２４
の現在の内部状態Ｖ2 （＝Ｕ2 ）は０の状態から、ＩＱ
入力信号がＩ＝０、Ｑ＝０に変化すると、上述の（３）
式からデジタルゲート回路２７の出力Ｆは０である。ま
た、この状態からＩＱ入力信号がＩ＝０、Ｑ＝１に変化
すると、同様に上述の（３）式から出力Ｆは０のまま
で、さらにＩＱ入力信号がＩ＝１、Ｑ＝１、そして、Ｉ
＝１、Ｑ＝０にそれぞれ変化しても出力Ｆは０のままで
ある。

【００３５】このことは、ＩＱ入力信号として、Ｉ遅
れ、Ｑ進み位相の信号が入力され、第１および第２のデ
ジタルフリップフロップ２３、２４の内部状態Ｖ1 （＝
Ｕ1 ）、Ｖ2 （＝Ｕ2 ）が、図示（ｅ）−（ｆ）−
（ｇ）−（ｈ）−（ｅ）…の順で左回りのループで変化
する場合は、デジタルゲート回路２７の出力Ｆは、図３
の出力マトリクスに示すように常に０を呈することにな
る。

【００３６】次に、図９に示すように、例えば、Ｉ進
み、Ｑ遅れ位相の信号が入力されている途中からＩ遅
れ、Ｑ進み位相の信号に変化したような場合、ここで
は、図示変化時点ｘで、ＩＱ入力信号がＩ＝０、Ｑ＝１
からＩ＝０、Ｑ＝０になるところがＩ＝１、Ｑ＝１に変
化したような場合、図２の励起マトリクスに示すよう
に、Ｉ＝０、Ｑ＝１に変化した時点で、図示（ｃ）に示
すように第１のデジタルフリップフロップ２３の内部状
態Ｖ1 （＝Ｕ1 ）は１、第２のデジタルフリップフロッ
プ２４の内部状態Ｖ2 （＝Ｕ2 ）は１に変化するが、こ
の状態からＩ＝０、Ｑ＝０になるところがＩ＝１、Ｑ＝
１に変化すると、上述した（１）（２）式から第１のデ
ジタルフリップフロップ２３の内部状態Ｖ1 （＝Ｕ1 ）
は１、第２のデジタルフリップフロップ２４の内部状態
Ｖ2 （＝Ｕ2 ）は１に変化し、次いで、Ｉ＝１、Ｑ＝０
に変化すると、同様に上述の（１）（２）式から第１の
デジタルフリップフロップ２３の内部状態Ｖ1 （＝Ｕ1
）は０、第２のデジタルフリップフロップ２４の内部
状態Ｖ2 （＝Ｕ2 ）は１に変化し、この時の変化は、左
回りのループに反転することになる。

【００３７】これにより、デジタルゲート回路２７の出
力Ｆは、Ｉ進み、Ｑ遅れ位相の信号が、Ｉ遅れ、Ｑ進み
位相の信号に変化した時点ｘから、速やかに１から０に
反転できるようになり、出力Ｆの応答に遅延を生ずるの
を未然に防止できることになる。

【００３８】この場合、Ｉ進み、Ｑ遅れ位相の信号が入
力されている途中からＩ遅れ、Ｑ進み位相の信号に変化
したような場合を述べたが、この逆の場合もデジタルゲ
ート回路２７の出力Ｆを０から１に速やかに反転させる
ことができる。

【００３９】従って、このような実施例によれば、同一
周波数、５０％デューティ比の方形波で、その位相差関
係が９０゜（１／４周期）進み、遅れの関係のあるＩＱ
入力信号が入力されると、内部状態Ｖ1 （＝Ｕ1 ）の論
理式をＶ1 ＝ /ＩＱ＋ＱＵ1＋Ｕ1 /Ｉとした第１のデ
ジタルフリップフロップ２３と、内部状態Ｖ2 （＝Ｕ2
）の論理式をＶ2 ＝ＩＱ＋ＱＵ2 ＋Ｕ2 Ｉとした第２
のデジタルフリップフロップ２４により、ＩＱ入力信号
の相対位相関係に対応した方向の内部状態変化の繰り返
しを生成するともに、これら内部状態の変化の方向に対
して出力Ｆの論理式をＦ＝ /ＩＵ1 Ｕ2 ＋Ｑ /Ｕ1 Ｕ2
＋ /ＱＵ1 /Ｕ2 ＋Ｉ /Ｕ1 /Ｕ2 としたデジタルゲー
ト回路２７により内部状態変化の方向に相当する出力レ
ベルを発生するように構成し、ＩＱ入力信号の相対位相
関係が変化し、第１および第２のデジタルフリップフロ
ップ２３、２４の内部状態の変化方向が反転すると、こ
の時点からデジタルゲート回路２７の出力レベルも反転
させるようにできるので、従来のＩＱ入力信号の相対位
相関係が逆転した場合、３／４周期分について、誤った
出力を出し続けるものと比べ、ＩＱ入力信号の相対位相
関係の変化により、速やかにデジタルゲート回路２７の
出力レベルを反転できるようになり、これにより出力Ｆ
の応答に遅延を生ずるのを未然に防止できるとともに、
出力ビット列にジッタが発生するのを防止でき、精度の
高い信号処理が実現できる。なお、本発明は、上記実施
例にのみ限定されず、要旨を変更しない範囲で、適宜変
形して実施できる。

【００４０】

【発明の効果】以上述べたように本発明によれば、入力
される位相が進み遅れの関係にある２つの方形波信号の
位相関係の変化により、速やかに出力レベルを反転でき
るので、出力の応答に遅延を生ずるのを未然に防止でき
るとともに、出力ビット列にジッタが発生するのを防止
でき、精度の高い信号処理が実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成を示す図。

【図２】一実施例の動作を説明するための図。

【図３】一実施例の動作を説明するための図。

【図４】ダイレクトコンバージョン受信方式の原理を説
明するための図。

【図５】従来のデジタル位相検波回路の概略構成を示す
図。

【図６】従来のデジタル位相検波回路を説明するための
図。

【図７】ＩＱ入力信号のＩ進み、Ｑ遅れ位相の関係を説
明するための図。

【図８】ＩＱ入力信号のＩ遅れ、Ｑ進み位相の関係を説
明するための図。

【図９】ＩＱ入力信号のＩ進み、Ｑ遅れ位相の関係か
ら、Ｉ遅れ、Ｑ進み位相の関係に変化した状態を説明す
るための図。

【符号の説明】

２１、２２、２５、２６…インバータ、 ２３、２４…デジタルフリップフロップ、 ２３１〜２３４、２４１〜２４４、２７１〜２７５…ナ
ンドゲート、 ２７…デジタルゲート回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 位相が進み、遅れの関係にある２つの方
   形波信号が入力されると、これらの位相関係に応じた出
   力信号を出力するデジタル位相検波回路において、 入力される前記２つの方形波信号の位相関係が変化しな
   い間、所定の変化パターンを繰り返す内部状態を算出す
   る算出手段と、 前記算出手段により算出される内部状態が所定の変化パ
   ターンから離脱したとき、位相関係が逆転したと判別し
   て前記出力信号を反転させる制御手段とを具備したこと
   を特徴とするデジタル位相検波回路。
2. 【請求項２】 位相が進み、遅れの関係にある２つの方
   形波信号が入力されると、これらの位相関係に応じた出
   力信号を出力するデジタル位相検波回路において、 入力される前記２つの方形波信号の位相関係が変化しな
   い間、位相関係に応じた所定の変化パターンを繰り返す
   内部状態を算出する算出手段と、 前記算出手段により算出される内部状態が一方の変化パ
   ターンから離脱して他方の変化パターンに移行したと
   き、位相関係が逆転したと判別して前記出力信号を反転
   させる制御手段とを具備したことを特徴とするデジタル
   位相検波回路。
3. 【請求項３】 前記２つの方形は信号をＩ入力信号およ
   びＱ入力信号、前記内部状態をＶ1 およびＶ2 、前記出
   力信号をＦとすると、内部状態は、Ｖ1 （＝Ｕ1 ）＝/
   ＩＱ＋ＱＵ1 ＋Ｕ1 /I、Ｖ2 （＝Ｕ2 ）＝ＩＱ＋ＱＵ2
   ＋Ｕ2 Ｉの論理式で表され、出力信号はＦ＝ /ＩＵ1 Ｕ
   2 ＋Ｑ /Ｕ1 Ｕ2 ＋ /ＱＵ1 /Ｕ2 ＋Ｉ /Ｕ1 /Ｕ2 の
   論理式で表されることを特徴とする請求項２記載のデジ
   タル位相検波回路。