JPH08321507A - 配線層の形成方法 - Google Patents

配線層の形成方法

Info

Publication number
JPH08321507A
JPH08321507A JP12796895A JP12796895A JPH08321507A JP H08321507 A JPH08321507 A JP H08321507A JP 12796895 A JP12796895 A JP 12796895A JP 12796895 A JP12796895 A JP 12796895A JP H08321507 A JPH08321507 A JP H08321507A
Authority
JP
Japan
Prior art keywords
film
conductor film
forming
wiring layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12796895A
Other languages
English (en)
Inventor
Masaru Kawasaki
賢 川崎
Shigenori Sakamori
重則 坂森
Takahiro Yokoi
孝弘 横井
Yoshihiro Kusumi
嘉宏 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12796895A priority Critical patent/JPH08321507A/ja
Publication of JPH08321507A publication Critical patent/JPH08321507A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 チャージアップダメージを生じる事なく、高
精度の寸法制御による配線層を得る。 【構成】 ＴｉＮ膜３で接続する事によりシリコン膜４
の各電極パターンが電気的に独立した状態にならない様
にしてシリコン膜４を反応性イオンエッチングによりエ
ッチングを行い、次にＴｉＮ膜３をウエットエッチング
によりエッチングを行うので、チャージアップダメージ
を生じる事がない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に配線層の微細パターンの形成方法に関する
ものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、配線層も
微細化され配線層形成時の微細加工技術が必要となり、
従来のウェットエッチング法に代わりプラズマを用いた
ドライエッチング法が広く用いられる様になっている。
特に反応性イオンエッチング（Reactive Ion Etching）
法等の異方性ドライエッチング法は、素子の微細加工に
とって極めて有用である。
【０００３】図５（ａ）（ｂ）は、従来の反応性イオン
エッチングによるゲート電極の配線層形成方法である。
図を参照して説明する。図５（ａ）に示すように、シリ
コン基板（以下、基板と記す。）１の主表面上に、ゲー
ト絶縁膜となる薄い酸化膜２とゲート電極となるポリシ
リコン膜あるいはアモルファスシリコン膜（以下、シリ
コン膜と記す。）４とを順次形成する。次に、シリコン
膜４の上面にフォトレジスト膜（以下、レジスト膜と記
す。）５を形成後、写真製版処理（露光→現像）を行う
ことにより所定形状にパターン化する。
【０００４】
【発明が解決しようとする課題】このような反応性イオ
ンエッチングでは、図５（ａ）に示すように基板１とシ
リコン膜４を同電位にしてチャージアップを防止してい
るが、図（ｂ）に示すように、シリコン膜４のエッチン
グが完了してオーバーエッチング状態になると、パター
ン化されたシリコン膜４が電気的に独立となり基板１と
の間に電位差が生じチャージアップが起こる。しかも、
プラズマの不均一性やまたプラズマから基板への電子電
流密度が局所的に大きな差を生じるために、チャージア
ップする電荷が各部分により大きく異なる。このため、
シリコン膜４と電気的に接続されている酸化膜２に過剰
な電圧がかかり、酸化膜２の耐圧より大きくなると絶縁
破壊（チャージアップダメージ）を生じてしまう。
【０００５】この問題を解決するために、反応性イオン
エッチングをシリコン膜４を残存させた状態で停止し、
次にウェットエッチングを行いシリコン膜４を除去する
方法（Ｄｒｙ＆Ｗｅｔ法）がある。しかしこの方法で
は、ロット内におけるエッチングレートの変動がある場
合などに適用できない。すなわち基板１上のすべての部
分において薄い膜厚を残存させた状態で、シリコン膜４
のドライエッチングを停止する事が困難である。これ
は、後工程のウエットエッチングが等方性エッチングで
あるのでサイドエッチングが生じ、このためウエットエ
ッチングの時間が長いとパターンの高精度な寸法制御が
できないため、薄い膜厚でシリコン膜４を残存させてウ
エットエッチングの時間を短くする必要があるためであ
る。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、ドライエッチング時のプラズ
マによる半導体装置へのチャージアップダメージを生じ
ることなく、かつエッチングレートの変動にも影響され
ない配線層の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
わる配線層の形成方法は、半導体基板の上部に形成した
配線層の形成方法であって、前記半導体基板の上部に第
１の導体膜を形成する工程と、前記第１の導体膜上に前
記第１の導体膜とは異なる材質の第２の導体膜を形成す
る工程と、前記第２の導体膜上にレジスト膜を形成する
工程と、前記レジスト膜をパターニングする工程と、前
記第２の導体膜のパターン化される各部分を前記第１の
導体膜で接続する事により電気的に独立する事がない状
態にして、前記パターニングされたレジスト膜をマスク
として前記第２の導体膜のドライエッチングを行う工程
と、前記レジスト膜もしくは前記第２の導体膜をマスク
として前記第１の導体膜を除去する工程と、前記レジス
ト膜を除去する工程とを備えている。
【０００８】この発明の請求項２に係わる配線層の形成
方法は、第２の導体膜のドライエッチングを反応性イオ
ンエッチングとし、前記反応性イオンエッチングにおけ
る前記第２の導体膜のエッチングレートが前記第１の導
体膜のエッチングレートよりも大きく、かつ前記第１の
導体膜の除去方法をウェットエッチングとする。
【０００９】この発明の請求項３に係わる配線層の形成
方法は、請求項２において、第１の導体膜を窒化チタン
膜とし、第２の導体膜をシリコン膜とし、第２の導体膜
のドライエッチングを酸素を含む塩素ガスを用いた反応
性イオンエッチングとする。
【００１０】この発明の請求項４に係わる配線層の形成
方法は、請求項２において、第１の導体膜をチタン膜と
し、第２の導体膜をアルミ膜もしくはアルミ合金膜と
し、前記第２の導体膜のドライエッチングを酸素を含む
塩素ガスを用いた反応性イオンエッチングとする。
【００１１】この発明の請求項５に係わる配線層の形成
方法は、請求項２において、第１の導体膜をアルミ膜も
しくはアルミ合金膜とし、第２の導体膜をシリコン膜と
し、前記第２の導体膜のドライエッチングをフッ素系ガ
スを用いた反応性イオンエッチングとする。
【００１２】この発明の請求項６に係わる配線層の形成
方法は、請求項５において、シリコン膜の反応性イオン
エッチングに用いるフッ素系ガスにより生じるアルミ膜
もしくはアルミ合金膜の表面変質層を除去した後、前記
アルミ膜もしくはアルミ合金膜を気相エッチングする。
【００１３】この発明の請求項７に係わる配線層の形成
方法は、請求項６において、フッ化窒素ガス雰囲気中で
紫外線ランプを照射する事により表面変質層を除去す
る。
【００１４】この発明の請求項８に係わる配線層の形成
方法は、請求項６において、不活性ガス雰囲気中で加熱
する事により表面変質層を除去する。
【００１５】この発明の請求項９に係わる配線層の形成
方法は、請求項１において、第２の導体膜のドライエッ
チングにおいて、発光分光法を用いる事により第２の導
体膜のエッチングの終点を検出する。
【００１６】この発明の請求項１０に係わる配線層の形
成方法は、請求項９において、第１の導体膜をシリコン
膜とし、第２の導体膜を金属シリサイド膜とし、前記第
９の導体膜のドライエッチングを塩素系ガスを用いた反
応性イオンエッチングとする。
【００１７】この発明の請求項１１に係わる配線層の形
成方法は、半導体基板の上部に形成した配線層の形成方
法であって、前記半導体基板の上部に第１の導体膜を形
成する工程と、前記第１の導体膜上に前記第１の導体膜
とは異なる材質の第２の導体膜を形成する工程と、前記
第２の導体膜上にレジスト膜を形成する工程と、前記レ
ジスト膜をパターニングする工程と、前記第２の導体膜
のパターン化される各部分を前記第１の導体膜で接続す
る事により電気的に独立する事がない状態にして、前記
パターニングされたレジスト膜をマスクとして前記第２
の導体膜のドライエッチングを行う工程と、前記レジス
ト膜を除去する工程と、前記第１の導体膜を絶縁化する
工程とを備えている。
【００１８】この発明の請求項１２に係わる配線層の形
成方法は、請求項１１において、第１の導体膜をシリコ
ン膜とし、かつ前記第１の導体膜の絶縁化方法を熱酸化
とする。
【００１９】
【作用】この発明の請求項１に係わる配線層の形成方法
では、第２の導体膜のドライエッチング工程において、
第２の導体膜のパターン化される各部分を第１の導体膜
で接続して電気的に独立する事がない状態にしてエッチ
ングを行うので、チャージアップを生じる事がない。ま
た第１の導体膜を除去するので、所望パターンの配線層
を形成できる。
【００２０】この発明の請求項２に係わる配線層の形成
方法では、請求項１において、第２の導体膜のドライエ
ッチングを反応性イオンエッチングとし、反応性イオン
エッチングにおける前記第２の導体膜のエッチングレー
トを第１の導体膜のエッチングレートよりも大きくする
ので、第２の導体膜を選択的にかつ高精度でエッチング
できる。また第１の導体膜の除去方法がウェットエッチ
ングとするので、チャージアップが生じる事がない。
【００２１】この発明の請求項３に係わる配線層の形成
方法では、請求項２において、第１の導体膜を窒化チタ
ン膜とし、第２の導体膜をシリコン膜とし、第２の導体
膜のドライエッチングを酸素を含む塩素ガスを用いた反
応性イオンエッチングとするので、第２の導体膜を選択
的にかつ高精度でエッチングできる。
【００２２】この発明の請求項４に係わる配線層の形成
方法では、請求項２において 第１の導体膜をチタン膜
とし、第２の導体膜をアルミ膜もしくはアルミ合金膜と
し、第２の導体膜のドライエッチングを酸素を含む塩素
ガスを用いた反応性イオンエッチングとするので、第２
の導体膜を選択的にかつ高精度でエッチングできる。
【００２３】この発明の請求項５に係わる配線層の形成
方法では、請求項２において第１の導体膜をアルミ膜も
しくはアルミ合金膜とし、第２の導体膜をシリコン膜と
し、前記第２の導体膜のドライエッチングをフッ素系ガ
スを用いた反応性イオンエッチングとするので、第２の
導体膜を選択的にかつ高精度でエッチングできる。
【００２４】この発明の請求項６に係わる配線層の形成
方法では、請求項５において、シリコン膜の反応性イオ
ンエッチングに用いるフッ素系ガスにより生じるアルミ
膜もしくはアルミ合金膜の表面変質層を除去するので、
前記アルミ膜もしくはアルミ合金膜を気相エッチングで
除去する事ができ、プラズマ化したガスを使用しないの
でチャージアップが生じない。
【００２５】この発明の請求項７に係わる配線層の形成
方法では、請求項６において、フッ化窒素ガス雰囲気中
で紫外線ランプを照射する事により表面変質層を除去す
るので、表面変質層を選択的に除去できる。
【００２６】この発明の請求項８に係わる配線層の形成
方法では、請求項６において、不活性ガス雰囲気中で加
熱する事により表面変質層を除去するので、表面変質層
を選択的に除去できる。
【００２７】この発明の請求項９に係わる配線層の形成
方法では、請求項１において第２の導体膜のドライエッ
チング工程において、発光分光法を用いる事によりエッ
チングの終点を検出するので、第１の導体膜を薄く設定
しても第１の導体膜を残存させた状態で第２の導体膜を
選択的にエッチングできる。
【００２８】この発明の請求項１０に係わる配線層の形
成方法では、請求項９において、第１の導体膜をシリコ
ン膜とし、第２の導体膜を金属シリサイド膜とし、前記
第２の導体膜のドライエッチングを塩素系ガスを用いた
反応性イオンエッチングとするので、発光分光法により
第２の導体膜のエッチングの終点を検出でき、選択的に
かつ高精度でエッチングできる。
【００２９】この発明の請求項１１に係わる配線層の形
成方法では、第２の導体膜を第１の導体膜で接続する事
により電気的に独立する事がない状態でドライエッチン
グを行うので、チャージアップを生じる事なく第２の導
体膜をエッチングできる。また第１の導体膜を絶縁化し
たので、エッチングを行う事なく所望のパターンの配線
層を形成できる。
【００３０】この発明の請求項１２に係わる配線層の形
成方法では、請求項１１において第１の導体膜をシリコ
ン膜とし、前記第１の導体膜の絶縁化方法を熱酸化とす
るので、プラズマ化したガスに曝す事なく絶縁化でき
る。
【００３１】
【実施例】
実施例１．以下、ゲート電極の配線層形成方法である本
発明の実施例１について、図面を参照して説明する。図
１（ａ）（ｂ）（ｃ）は、実施例１に係わる半導体装置
の製造方法を工程を追って順次示した半導体装置の断面
図である。図において、従来例と同一符号は同一部分を
示す。
【００３２】図１（ａ）に示すように、基板１上に、ゲ
ート絶縁膜となる薄い酸化膜２とスパッタ法により第１
の導体膜である薄い窒化チタン膜（以下、ＴｉＮ膜と記
す。）３と減圧ＣＶＤ法により第２の導体膜であるシリ
コン膜４とを順次形成する。各膜の膜厚を酸化膜２は４
〜１０ｎｍ、ＴｉＮ膜３は１０ｎｍ、シリコン膜４は５
０〜１００ｎｍとする。その上に従来例と同様にして所
定形状のレジスト膜５のマスクを形成する。
【００３３】次に、図１（ｂ）に示すように、レジスト
膜５をマスクとしてシリコン膜４のドライエッチングを
行う。このドライエッチングは塩素（Ｃｌ2）と酸素
（Ｏ2）の混合ガス（酸素の混合比１０〜３０％）の雰
囲気中での反応性イオンエッチングとし、シリコン膜４
は２００ｎｍ／ｍｉｎの速度でエッチングされるがＴｉ
Ｎ膜３はエッチングされない。すなわち、シリコン膜４
の反応性イオンエッチングにおいて、ＴｉＮ膜３との間
において極めて高い選択比が得られる。従ってＴｉＮ膜
３を極めて薄く設定できる。
【００３４】次に、図１（ｃ）に示すように、ＴｉＮ膜
３をアンモニアと過酸化水素の混合液（ＮＨ4ＯＨ：Ｈ2
Ｏ2：Ｈ2Ｏ＝１：１：１．８。以下、アンモニア過水と
記す。）を用いてウエットエッチングを行い、シリコン
膜４とＴｉＮ膜３からなる電極パターン６を形成する。
このエッチングによりＴｉＮ膜３は１０ｎｍ／ｍｉｎの
速度でエッチングされるがシリコン膜４のエッチング速
度は０.３ｎｍ／ｍｉｎ以下であるため、シリコン膜４
は反応性イオンエッチング終了時の形状を保つ。また酸
化膜２はアンモニア過水によりエッチングされる事はな
い。
【００３５】以上の様に、各電極パターンが電気的に独
立になることがない状態でシリコン膜４の反応性イオン
エッチングを行うので、反応性イオンエッチング中にチ
ャージアップが起こらず、またＴｉＮ膜３の膜厚が薄く
できるので等方性エッチングであるウェットエッチング
によるサイドエッチングの影響を無視でき、かつウェッ
トエッチングにおいてはチャージアップが起こらないの
で、チャージアップダメージを生じることなく高精度な
寸法制御で配線層を形成できる。
【００３６】実施例２．次に、本発明を多層配線に適用
した層間絶縁膜間の配線層形成方法である実施例２につ
いて、図面を参照して説明する。図２（ａ）（ｂ）
（ｃ）は、実施例２に係わる半導体装置の製造方法を工
程を追って順次示した半導体装置の断面図である。図に
おいて、従来例と同一符号は同一部分を示す。
【００３７】図２（ａ）に示すように、層間絶縁膜７上
にスパッタ法により第１の導体膜であるチタン膜（以
下、Ｔｉ膜と記す。）８と第２の導体膜である薄いアル
ミと銅の合金膜（以下、ＡｌＣｕ膜と記す。）９を順次
形成する。その上に従来例と同様にして所定形状のレジ
スト膜５のマスクを形成する。
【００３８】次に、図２（ｂ）に示すように、レジスト
膜５をマスクとしてＡｌＣｕ膜９のドライエッチングを
行う。このドライエッチングは塩素（Ｃｌ2）と酸素
（Ｏ2）の混合ガス（酸素の混合比５〜１０％）雰囲気
中での反応性イオンエッチングとし、プラズマ発生条件
は周波数が１３．５６ＭＨｚの場合４０〜１５０Ｗであ
る。このドライエッチングは高選択比を保っているので
Ｔｉ膜８はほとんどエッチングされない。すなわち、Ａ
ｌＣｕ膜９の反応性イオンエッチングにおいて、Ｔｉ膜
８との間に極めて高い選択比が得られる。従ってＴｉ膜
８を極めて薄く設定できる。また反応性イオンエッチン
グにおいてオーバーエッチングを防ぐため、発光分光法
等によるＡｌＣｕ膜９のエッチングの終点検出を行う事
も可能である。
【００３９】次に、図２（ｃ）に示すように、Ｔｉ膜８
を有機系のエッチング液（モノエタノールアミン７０％
＋ジメチルスルホキシド３０％）を用いてウエットエッ
チングを行う。このエッチングにおいてＡｌＣｕ膜９お
よび下層の層間絶縁膜７はほとんどエッチングされる事
はないので、ＡｌＣｕ膜９はエッチング終了時の形状を
保つ。
【００４０】以上の様に、各電極パターンが電気的に独
立になることがない状態でＡｌＣｕ膜９の反応性イオン
エッチングを行うので、反応性イオンエッチング中にチ
ャージアップが起こらず、またＴｉ膜８の膜厚が薄いた
め、等方性エッチングであるウェットエッチングによる
サイドエッチングの影響を無視でき、かつウェットエッ
チングにおいてはチャージアップが起こらないので、チ
ャージアップダメージを生じることなく高精度な寸法制
御で配線層を形成できる。
【００４１】実施例３．以下、ゲート電極の配線層形成
方法である本発明の実施例３について、図面を参照して
説明する。図３（ａ）（ｂ）（ｃ）（ｄ）は、実施例３
に係わる半導体装置の製造方法を工程を追って順次示し
た半導体装置の断面図である。図において、従来例と同
一符号は同一部分を示す。
【００４２】図３（ａ）に示すように、基板１上に、ゲ
ート絶縁膜となる薄い酸化膜２とスパッタ法により第１
の導体膜であるＡｌＣｕ膜９と減圧ＣＶＤ法により第２
の導体膜であるシリコン膜４とを順次形成する。各膜の
膜厚を酸化膜２は４〜１０ｎｍ、ＡｌＣｕ膜９は５０ｎ
ｍ、シリコン膜４は２００ｎｍとする。その上に従来例
と同様にして所定形状のレジスト膜５のマスクを形成す
る。
【００４３】次に、図３（ｂ）に示すように、レジスト
膜５をマスクとしてシリコン膜４のドライエッチングを
行う。このドライエッチングは塩素（Ｃｌ2）を添加し
ていないフッ素系ガス雰囲気中での反応性イオンエッチ
ングとし、シリコン膜４とＡｌＣｕ膜９とのエッチング
の選択比は２０である。すなわち、シリコン膜４はＡｌ
Ｃｕ膜９より２０倍の速度でエッチングされるので、Ａ
ｌＣｕ膜９はほとんどエッチングされない。従ってＡｌ
Ｃｕ膜９を極めて薄く設定できる。しかしフッ素系ガス
を用いたドライエッチングのため、ＡｌＣｕ膜９の表面
はフッ素プラズマによりフッ化され、表面変質層１０が
形成される。この表面変質層１０は、ＡｌＣｕ膜９の除
去のためのエッチング進行を妨げるため除去する必要が
ある。
【００４４】次に、図３（ｃ）に示すように、表面変質
層１０を除去する。除去方法としては、塩素系ガス（Ｂ
Ｃｌ3）を用いた反応性イオンエッチング、三フッ化窒
素（ＮＦ3）雰囲気中での紫外線ランプの照射、不活性
ガス雰囲気中でのランプ加熱（４６０。Ｃ,６０ｍｉｎ）
等がある。そしてこの表面変質層１０が除去された時
に、ＡｌＣｕ膜９が基板１全面で残存している様に、つ
まり電気的に孤立したパターンが無いことが重要であ
る。そのため上述した３つの除去方法のうち、塩素系ガ
ス（ＢＣｌ3）を用いた反応性イオンエッチングにおい
てはＡｌＣｕ膜９と表面変質層１０とのエッチングの選
択性がほとんどないので、低いエッチングレートでエッ
チングすると共に、発光分光により表面変質層１０のエ
ッチングの終点検出をする必要がある。しかし他の２つ
の除去方法については表面変質層１０の除去方法に関し
高選択性があるため問題がない。
【００４５】次に、図３（ｄ）に示すように、ＡｌＣｕ
膜９の表面には 表面変質層１０が存在しないため塩素
ガス（Ｃｌ2）をプラズマ状態にしなくてもエッチング
されるので、気相エッチングによりＡｌＣｕ膜９を除去
する。
【００４６】以上の様に、第２の導体膜のドライエッチ
ングでは各電極パターンが電気的に独立になることがな
い状態でエッチングを行うのでチャージアップが起こら
ず、またＡｌＣｕ膜９の膜厚を薄くできるので等方性エ
ッチングである気相エッチングによるサイドエッチング
の影響を無視でき、また気相エッチングにおいてはガス
がプラズマ化されていないのでチャージアップが起こら
ず、チャージアップダメージを生じることなく高精度な
寸法制御で配線層を形成できる。
【００４７】また本実施例は、多層配線における層間絶
縁膜間の配線層形成方法に適応しても同様の効果を得
る。
【００４８】実施例４．以下、ポリサイド構造のゲート
電極の配線層形成方法である本発明の実施例４につい
て、図面を参照して説明する。図４（ａ）（ｂ）（ｃ）
（ｄ）は、実施例４に係わる半導体装置の製造方法を工
程を追って順次示した半導体装置の断面図である。図に
おいて、従来例と同一符号は同一部分を示す。
【００４９】図４（ａ）に示すように、基板１上にゲー
ト絶縁膜となる薄い酸化膜２と減圧ＣＶＤ法により第１
の導体膜であるシリコン膜４とスパッタ法により第２の
導体膜であるタングステンシリサイド膜（以下、Ｗシリ
サイド膜と記す。）１１とを順次形成する。各膜の膜厚
を酸化膜２は４〜１０ｎｍ、シリコン膜９は後工程の絶
縁化のための熱処理を考慮して５０ｎｍ以下、Ｗシリサ
イド膜１１は５０〜１５０ｎｍとする。その上に従来例
と同様にして所定形状のレジスト膜５を形成する。
【００５０】次に、図４（ｂ）に示すように、レジスト
膜５をマスクとしてＷシリサイド膜１１のドライエッチ
ングを行う。このドライエッチングは塩素（Ｃｌ2）ガ
ス雰囲気中での反応性イオンエッチングであって、発光
分光法により終点検出を行い下層のシリコン膜４を残存
させた状態でエッチングを終了する。
【００５１】次に、図４（ｃ）に示すように、エッチン
グマスクとして用いたレジスト膜５を除去する。しか
し、半導体基板上全体に導電性のシリコン膜４が残存し
た状態では半導体装置として動作しないので、図４
（ｄ）に示すように、露出しているシリコン膜４とＷシ
リサイド膜１１との表面及び側面とをウェット酸化法等
の熱酸化により絶縁膜である酸化膜１２とすることで各
配線層パターンを電気的に分離して、シリコン膜４とＷ
シリサイド膜１１とで形成されるポリサイド構造のゲー
ト電極１３を形成する。
【００５２】以上の様に、各電極パターンが電気的に独
立になることがない状態でＷシリサイド膜１１の反応性
イオンエッチングを行うので、チャージアップを起こす
事なくドライエッチングを行う事ができ、また露出した
シリコン膜４を熱酸化法により酸化して絶縁化するの
で、エッチング工程がなくチャージアップダメージが生
じない。
【００５３】
【発明の効果】この発明の請求項１に係わる配線層の形
成方法では、第２の導体膜のドライエッチング工程にお
いて、第２の導体膜のパターン化される各部分を第１の
導体膜で接続して電気的に独立する事がない状態にして
エッチングを行うので、チャージアップを生じる事がな
い。
【００５４】この発明の請求項２に係わる配線層の形成
方法では、請求項１において、第２の導体膜のドライエ
ッチングを反応性イオンエッチングとし、反応性イオン
エッチングにおける前記第２の導体膜のエッチングレー
トを第１の導体膜のエッチングレートよりも大きくする
ので、第２の導体膜を選択的にかつ高精度でエッチング
できる。また第１の導体膜の除去方法がウェットエッチ
ングとするので、チャージアップが生じる事がない。
【００５５】この発明の請求項３に係わる配線層の形成
方法では、請求項２において、第１の導体膜を窒化チタ
ン膜とし、第２の導体膜をシリコン膜とし、第２の導体
膜のドライエッチングを酸素を含む塩素ガスを用いた反
応性イオンエッチングとするので第２の導体膜を選択的
にかつ高精度でエッチングできる。
【００５６】この発明の請求項４に係わる配線層の形成
方法では、請求項２において、第１の導体膜をチタン膜
とし、第２の導体膜をアルミ膜もしくはアルミ合金膜と
し、第２の導体膜のドライエッチングを酸素を含む塩素
ガスを用いた反応性イオンエッチングとするので、第２
の導体膜を選択的にかつ高精度でエッチングできる。
【００５７】この発明の請求項５に係わる配線層の形成
方法では、請求項２において第１の導体膜をアルミ膜も
しくはアルミ合金膜とし、第２の導体膜をシリコン膜と
し前記第２の導体膜のドライエッチングをフッ素系ガス
を用いた反応性イオンエッチングとするので、第２の導
体膜を選択的にかつ高精度でエッチングできる。
【００５８】この発明の請求項６に係わる配線層の形成
方法では、請求項５において、シリコン膜の反応性イオ
ンエッチングに用いるフッ素系ガスにより生じるアルミ
膜もしくはアルミ合金膜の表面変質層を除去するので、
前記アルミ膜もしくはアルミ合金膜を気相エッチングで
除去する事ができ、プラズマ化したガスを使用しないの
でチャージアップが生じない。
【００５９】この発明の請求項７に係わる配線層の形成
方法では、請求項６において、フッ化窒素ガス雰囲気中
で紫外線ランプを照射する事により表面変質層を除去す
るので、表面変質層を選択的に除去できる。
【００６０】この発明の請求項８に係わる配線層の形成
方法では、請求項６において、不活性ガス雰囲気中で加
熱する事により表面変質層を除去するので、表面変質層
を選択的に除去できる。
【００６１】この発明の請求項９に係わる配線層の形成
方法では、請求項１において第２の導体膜のドライエッ
チング工程において、発光分光法を用いる事によりエッ
チングの終点を検出するので、第１の導体膜を薄く設定
しても第１の導体膜を残存させた状態で第２の導体膜を
選択的にエッチングできる。
【００６２】この発明の請求項１０に係わる配線層の形
成方法では、請求項９において、第１の導体膜をシリコ
ン膜とし、第２の導体膜を金属シリサイド膜とし、前記
第２の導体膜のドライエッチングを塩素系ガスを用いた
反応性イオンエッチングとするので、発光分光法により
第２の導体膜のエッチングの終点を検出でき、選択的に
かつ高精度でエッチングできる。
【００６３】この発明の請求項１１に係わる配線層の形
成方法では、第２の導体膜を第１の導体膜で接続する事
により電気的に独立する事がない状態でドライエッチン
グを行うので、チャージアップを生じる事なく第２の導
体膜をエッチングできる。また第１の導体膜を絶縁化し
たので、エッチングを行う事なく配線層を形成できる。
【００６４】この発明の請求項１２に係わる配線層の形
成方法では、請求項１２において第１の導体膜をシリコ
ン膜とし、前記第１の導体膜の絶縁化方法を熱酸化とす
るので、プラズマ化したガスに曝す事なく絶縁化でき
る。
【図面の簡単な説明】
【図１】 この発明の実施例１に係わる配線層の形成方
法を説明するための工程図である。
【図２】 この発明の実施例２に係わる配線層の形成方
法を説明するための工程図である。
【図３】 この発明の実施例３に係わる配線層の形成方
法を説明するための工程図である。
【図４】 この発明の実施例４に係わる配線層の形成方
法を説明するための工程図である。
【図５】 従来例に係わる配線層の形成方法を説明する
ための工程図である。
【符号の説明】
１ 半導体基板、３ ＴｉＮ膜、４ シリコン膜、５
レジスト膜、８ Ｔｉ膜、９ ＡｌＣｕ膜、１０ 表面
変質層、１１ Ｗシリサイド膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 楠見 嘉宏 伊丹市瑞原４丁目１番地 三菱電機株式会 社ユー・エル・エス・アイ開発研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上部に形成した配線層の形
    成方法において、前記半導体基板の上部に第１の導体膜
    を形成する工程と、前記第１の導体膜上に前記第１の導
    体膜とは異なる材質の第２の導体膜を形成する工程と、
    前記第２の導体膜上にレジスト膜を形成する工程と、前
    記レジスト膜をパターニングする工程と、前記第２の導
    体膜のパターン化される各部分を前記第１の導体膜で接
    続する事により電気的に独立する事がない状態にして、
    前記パターニングされたレジスト膜をマスクとして前記
    第２の導体膜のドライエッチングを行う工程と、前記レ
    ジスト膜もしくは前記第２の導体膜をマスクとして前記
    第１の導体膜を除去する工程と、前記レジスト膜を除去
    する工程とを含む事を特徴とする配線層の形成方法。
  2. 【請求項２】 第２の導体膜のドライエッチングが反応
    性イオンエッチングであり、前記反応性イオンエッチン
    グにおける前記第２の導体膜のエッチングレートが前記
    第１の導体膜のエッチングレートよりも大きく、かつ前
    記第１の導体膜の除去方法がウェットエッチングである
    事を特徴とする請求項１記載の配線層の形成方法。
  3. 【請求項３】 第１の導体膜が窒化チタン膜であり、第
    ２の導体膜がポリシリコン膜あるいはアモルファスシリ
    コン膜であり、前記第２の導体膜のドライエッチングが
    酸素を含む塩素ガスを用いた反応性イオンエッチングで
    ある事を特徴とする請求項２記載の配線層の形成方法。
  4. 【請求項４】 第１の導体膜がチタン膜であり、第２の
    導体膜がアルミ膜もしくはアルミ合金膜であり、前記第
    ２の導体膜のドライエッチングが酸素を含む塩素ガスを
    用いた反応性イオンエッチングである事を特徴とする請
    求項２記載の配線層の形成方法。
  5. 【請求項５】 第１の導体膜がアルミ膜もしくはアルミ
    合金膜であり第２の導体膜がポリシリコン膜あるいはア
    モルファスシリコン膜であり、前記第２の導体膜のドラ
    イエッチングがフッ素系ガスを用いた反応性イオンエッ
    チングである事を特徴とする請求項２記載の配線層の形
    成方法。
  6. 【請求項６】 ポリシリコン膜あるいはアモルファスシ
    リコン膜の反応性イオンエッチングに用いるフッ素系ガ
    スにより生じるアルミ膜もしくはアルミ合金膜の表面変
    質層を除去した後、前記アルミ膜もしくはアルミ合金膜
    の気相エッチングを行う事を特徴とする請求項５記載の
    配線層の形成方法。
  7. 【請求項７】 フッ化窒素ガス雰囲気中で紫外線ランプ
    を照射する事により表面変質層を除去する様にした事を
    特徴とする請求項６記載の配線層の形成方法。
  8. 【請求項８】 不活性ガス雰囲気中で加熱する事により
    表面変質層を除去する様にした事を特徴とする請求項６
    記載の配線層の形成方法。
  9. 【請求項９】 第２の導体膜のドライエッチングにおい
    て、発光分光法を用いる事により第２の導体膜のエッチ
    ングの終点を検出する事を特徴とする請求項１記載の配
    線層の形成方法。
  10. 【請求項１０】 第１の導体膜がポリシリコン膜あるい
    はアモルファスシリコン膜であり、第２の導体膜が金属
    シリサイド膜であり、前記第２の導体膜のドライエッチ
    ングが塩素系ガスを用いた反応性イオンエッチングであ
    る事を特徴とする請求項９記載の配線層の形成方法。
  11. 【請求項１１】 半導体基板の上部に形成した配線層の
    形成方法において、前記半導体基板の上部に第１の導体
    膜を形成する工程と、前記第１の導体膜上に前記第１の
    導体膜とは異なる材質の第２の導体膜を形成する工程
    と、前記第２の導体膜上にレジスト膜を形成する工程
    と、前記レジスト膜をパターニングする工程と、前記第
    ２の導体膜のパターン化される各部分を前記第１の導体
    膜で接続する事により電気的に独立する事がない状態に
    して、前記パターニングされたレジスト膜をマスクとし
    て前記第２の導体膜のドライエッチングを行う工程と、
    前記レジスト膜を除去する工程と、前記第１の導体膜を
    絶縁化する工程とを含む事をを特徴とする配線層の形成
    方法。
  12. 【請求項１２】 第１の導体膜がポリシリコン膜あるい
    はアモルファスシリコン膜であり、かつ前記第１の導体
    膜の絶縁化方法が熱酸化である事を特徴とする請求項１
    １記載の配線層の形成方法。
JP12796895A 1995-05-26 1995-05-26 配線層の形成方法 Pending JPH08321507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12796895A JPH08321507A (ja) 1995-05-26 1995-05-26 配線層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12796895A JPH08321507A (ja) 1995-05-26 1995-05-26 配線層の形成方法

Publications (1)

Publication Number Publication Date
JPH08321507A true JPH08321507A (ja) 1996-12-03

Family

ID=14973146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12796895A Pending JPH08321507A (ja) 1995-05-26 1995-05-26 配線層の形成方法

Country Status (1)

Country Link
JP (1) JPH08321507A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945350A (en) * 1996-09-13 1999-08-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects and interconnects formed using same
WO2002103368A1 (fr) * 2001-06-13 2002-12-27 Mitsubishi Denki Kabushiki Kaisha Dispositif au silicium
CN110970313A (zh) * 2019-11-14 2020-04-07 长江存储科技有限责任公司 焊垫结构及半导体结构的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945350A (en) * 1996-09-13 1999-08-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects and interconnects formed using same
US6160296A (en) * 1996-09-13 2000-12-12 Micron Technology, Inc. Titanium nitride interconnects
US6268292B1 (en) 1996-09-13 2001-07-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects
WO2002103368A1 (fr) * 2001-06-13 2002-12-27 Mitsubishi Denki Kabushiki Kaisha Dispositif au silicium
US6759591B2 (en) 2001-06-13 2004-07-06 Mitsubishi Denki Kabushiki Kaisha Silicon device
CN110970313A (zh) * 2019-11-14 2020-04-07 长江存储科技有限责任公司 焊垫结构及半导体结构的制备方法
CN110970313B (zh) * 2019-11-14 2021-05-07 长江存储科技有限责任公司 焊垫结构及半导体结构的制备方法

Similar Documents

Publication Publication Date Title
US6444557B1 (en) Method of forming a damascene structure using a sacrificial conductive layer
US5411631A (en) Dry etching method
US7939446B1 (en) Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
JP3571784B2 (ja) 半導体装置の配線形成方法
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
KR20220163878A (ko) 금속 피처들의 원자 층 에칭
KR100388591B1 (ko) 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법
US6271115B1 (en) Post metal etch photoresist strip method
EP0661736B1 (en) Method for fabricating multilayer semiconductor device
JP2891952B2 (ja) 半導体装置の製造方法
JPH08321507A (ja) 配線層の形成方法
JPH11330051A (ja) 酸化バナジウム膜のプラズマエッチング方法
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
US6599841B2 (en) Method for manufacturing a semiconductor device
JPH11354505A (ja) 誘電体薄膜素子の製造方法
JP2907314B2 (ja) 半導体装置の製造方法
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JP2725695B2 (ja) 半導体装置の製造方法
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
JPH11135481A (ja) エッチング方法
JP2002026020A (ja) 半導体装置の製造方法
JPH05206083A (ja) 半導体装置の製造方法
JP3748068B2 (ja) プラズマエッチング処理方法
JP4620964B2 (ja) 金属膜のパターン形成方法