JPH0832059A - 横型絶縁ゲートバイポーラトランジスタ - Google Patents

Abstract

(57)【要約】 【目的】横型ＩＧＢＴの電流容量の増大およびラッチア
ップ耐量の向上。 【構成】いずれもストライプ状部分をもつ、内部に第一
導電型エミッタ領域４を含む第二導電型ベース領域２
と、第二導電型コレクタ領域とが半導体基板の同一表面
上に形成された横型ＩＧＢＴにおいて、隣接する二つの
第二導電型コレクタ領域の間に、複数の第二導電型ベー
ス領域を挟む。第二導電型コレクタ領域１０のコーナー
部２０を削除して、第一導電型拡散領域１６を設け、ま
た、第二導電型コレクタ領域１０に隣接する第二導電型
ベース領域２では遠い側の第一導電型エミッタ領域４の
みを設ける。さらに、第二導電型ベース領域２を長手方
向に分割し、１０〜３０μｍ幅の欠如領域を設ける。第
二導電型支持基板上や、絶縁膜２２を介して半導体支持
基板２３上に形成された半導体基板１に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、横型の絶縁ゲートバイ
ポーラトランジスタ（以下ＩＧＢＴと記す）に関する。

【０００２】

【従来の技術】近年スイッチング素子として伝導度変調
を利用したＭＯＳＦＥＴであるＩＧＢＴが注目されてい
る。ＩＧＢＴはＭＯＳＦＥＴと同様に入力インピーダン
スが高く、しかもバイポーラトランジスタと同様にオン
電圧を低くできるという特長を持つ。ＩＧＢＴは当初、
半導体基板の主表面に対して電流が直角方向に流れる縦
型素子として開発が進められてきたが、パワーデバイス
のインテリジェント化の動向に伴い、横型ＩＧＢＴの開
発も最近活発化してきている。これは、縦型ＩＧＢＴが
半導体基板の両面を使用するのに対して、横型ＩＧＢＴ
では、両主電極およびゲート電極が半導体基板の一方の
面のみに形成されるため、制御回路などと同一の半導体
基板に作り込むことが容易であることによる。

【０００３】横型ＩＧＢＴの一般的な断面構造を図１１
に示す。ここではｎチャネル型の横型ＩＧＢＴについて
説明を進める。なお、ｐチャネル型のＩＧＢＴに関して
は、以下の導電型を反転することにより説明できる。図
において、ｎ型半導体基板１の表面層に選択的にｐベー
ス領域２が形成され、そのｐベース領域２の表面層の一
部に二つのｎエミッタ領域４が形成され、その二つのｎ
エミッタ領域４の間に一部ｎエミッタ領域４と重複する
ようにｐコンタクト領域３が形成されている。ｐベース
領域２の形成されていないｎ型基板１の表面露出部に選
択的にｎバッファ領域９が形成され、そのｎバッファ領
域９の表面層にｐコレクタ領域１０が形成されている。
そして、ｎ型基板１の表面露出部とｎエミッタ領域４に
挟まれたｐベース領域２の表面層のチャネル領域１４の
表面上にゲート酸化膜５を介してＧ端子に接続されるゲ
ート電極６が設けられている。また、ｎエミッタ領域４
とｐコンタクト領域３の表面に共通に接触するエミッタ
電極７が、ｐコレクタ領域１０の表面上にはコレクタ電
極１１が設けられ、それぞれＥ端子、Ｃ端子に接続され
る。図において、ｐベース領域２とその上の構造が設け
られた領域をエミッタ・ゲート領域８、ｎバッファ領域
とその上の構造が設けられた領域をコレクタ領域１２と
呼ぶことにする。一般的な横型ＩＧＢＴにおいては、図
１２のように、コレクタ領域１２とエミッタ・ゲート領
域８が交互に配置される。

【０００４】図１２は一般的な横型ＩＧＢＴの部分的な
平面図を示す。エミッタ・ゲート領域８とコレクタ領域
１２とは、互いに対向する部分が長くなるようにストラ
イプ状に形成され、一方の端で連結された櫛形に形成さ
れるのが普通である。時にはどちらか一方が、多数の独
立したストライプ状で、後にワイヤボンディングされた
り、或いは、それらを変形した形の場合もある。

【０００５】図１３に素子内部のオン状態における電流
経路を示す。ｎチャネル型の横型ＩＧＢＴの場合、多数
キャリアの流れ１８による電流は電子電流であり、少数
キャリアの流れ１９による電流は正孔電流となる。以下
に素子動作について説明する。エミッタ電極７に対して
コレクタ電極１１に正の電圧を印加した状態で、ゲート
電極６に、しきい値以上の正の電圧を印加すると、ゲー
ト電極６の直下のｐベース領域２の表面層に反転層が形
成される。このチャネル領域１４に形成された反転層を
通して、ｎエミッタ領域４から半導体基板１に多数キャ
リアである電子が注入される。この電子の流れ１８によ
って、ｐコレクタ領域１０、ｎバッファ領域９、ｎ型基
板１およびｐベース領域２からなるバイポーラトランジ
スタがオンし、ｐコレクタ層１０から少数キャリアであ
る正孔の流れ１９がｎ型基板層１に注入されて、伝導度
変調が起こる。こうしてＩＧＢＴがオン状態になる。

【０００６】ＩＧＢＴのオフは、ゲート電極６の電位を
エミッタ電極７と同電位にして、チャネルの形成を阻止
し、ｎエミッタ領域４からの電子の注入を停止させるこ
とによって達成できる。ＩＧＢＴは高耐圧の素子でも伝
導度変調により、低いオン電圧が実現できるという利点
がある一方、オフ状態に移行するためには、オン状態の
時ｎバッフア領域９とｐベース領域２との間のドリフト
領域１３に充満していた多数キャリアと少数キャリアを
取り除いてしまわなければならない。このため、どうし
てもスイッチング速度が遅くなるという欠点がある。こ
の欠点を克服するために、ライフタイムキラーの導入に
よるライフタイム制御や、コレクタショート構造の採用
が行われている。

【０００７】

【発明が解決しようとする課題】しかしながら、横型Ｉ
ＧＢＴではエミッタ・ゲート領域８およびコレクタ領域
１２が同一平面上に形成されるために、実質的に通電で
きる面積が減少し、素子面積当たりの電流容量が小さく
なる。また、横型ＩＧＢＴでは、素子の横方向の電流成
分が大きいため、ラッチアップが発生し易く、素子の安
全動作領域が狭いという問題がある。

【０００８】以上の問題に鑑み、本発明の目的は、単位
面積当たりの電流容量を増大させ、かつ安全動作領域の
広い横型ＩＧＢＴを提供することにある。

【０００９】

【課題を解決するための手段】上記の課題解決のため本
発明は、第一導電型の半導体基板の一方の主表面の表面
層に選択的に形成されストライプ状の部分をもつ内部に
第一導電型エミッタ領域を含む第二導電型ベース領域
と、第一導電型半導体基板と第一導電型エミッタ領域と
の間の第二導電型ベース領域上に絶縁膜を介して形成さ
れたゲート電極と、ストライプ状の部分をもつ第二導電
型コレクタ領域とを有するものにおいて、隣接する二つ
の第二導電型コレクタ領域のストライプ間に複数の第二
導電型ベース領域のストライプが挟まれているものとす
る。

【００１０】また、前記第二導電型コレクタ領域のパタ
ーンのコーナー部において第二導電型コレクタ領域を設
けず第一導電型の拡散層を設けることが有効である。更
に、第二導電型コレクタ領域に隣接する第二導電型ベー
ス領域内の第二導電型コレクタから遠い側の第一導電型
エミッタ領域のみを形成してもよい。特に、第二導電型
コレクタ領域に隣接する第二導電型ベース領域のストラ
イプ状を長さ方向に分割し、その間隔を１０〜３０μｍ
とすると良い。

【００１１】さらにまた、第二導電型の半導体支持基板
上や絶縁膜を介して単結晶半導体支持基板上に形成した
第一導電型の半導体基板に形成することもできる。

【００１２】

【作用】上記の手段を講じ、隣接する二つの第二導電型
コレクタ領域の間に複数の第二導電型ベース領域を挟む
ことにより、素子面積の増加を伴わずにチャネル領域を
増大させることができる。また、前記第二導電型コレク
タ領域のコーナー部において第二導電型コレクタ領域を
設けず第一導電型の拡散層を設けて、少数キャリアの集
中を引き起こすコレクタ領域のコーナー部をＭＯＳＦＥ
Ｔ構造にすることにより、エミッタ・ゲート領域におけ
る少数キャリアの集中が回避できる。これによって、素
子のラッチアップ耐量の向上を達成できる。

【００１３】更に、第二導電型コレクタ領域に隣接する
第二導電型ベース領域内の第二導電型コレクタから遠い
側にのみ第一導電型エミッタ領域を形成することによ
り、高濃度の第二導電型のコンタクト領域をチャネル領
域よりもコレクタ領域に近づけることになり、少数キャ
リアを高濃度のコンタクト領域で引き抜くことができ
る。これにより、第一導電型エミッタ領域の直下を経路
とする電流成分を減少させることが可能となる。

【００１４】特に、第二導電型コレクタ領域に隣接する
第二導電型ベース領域のストライプ部分の長さを分割す
ることにより、その間に多数キャリアのための通路がで
き、ラッチアップが起きにくくなり、また少数キャリア
の通路となって、電流分布が均一になる。さらにまた、
第二導電型の半導体支持基板上や絶縁膜を介して単結晶
半導体支持基板上に形成した第一導電型の半導体基板に
形成すればｐｎ接合や誘電体層で分離した多数の素子を
集積できる。特に誘電体分離法では、寄生効果が抑制さ
れ、他の素子との分離効果が高められる。

【００１５】

【実施例】以下、図を参照しながら本発明の実施例につ
いて説明する。図１は本発明の実施例の横型ＩＧＢＴの
部分断面図を示す。この構造は、図１１に示した従来構
造の横型ＩＧＢＴの素子中央におけるコレクタ領域１２
をエミッタ・ゲート領域８で置き換えた構成になってい
る。エミッタ・ゲート領域８、コレクタ領域１２の構造
は、図１２のものと同じである。すなわち、エミッタ・
ゲート領域８にはｎ型基板１の表面層にｐベース領域
２、その内部に二つのｎエミッタ領域４とｐコンタクト
領域３、その上部にゲート酸化膜５とゲート電極６およ
びエミッタ電極７がある。コレクタ領域１２には、ｎバ
ッファ領域９とｐコレクタ領域１０、その上にコレクタ
電極１１が設けられている。図１の両端のコレクタ領域
１２が図１１のそれと同じであるとすると、この構成
は、チャネル領域１４が図１２の従来構造より二つだけ
多く、ｐコンタクト領域３が一つ多い。このため、素子
面積を拡大することなく電流容量を増大させることが可
能となり、また、オン電圧が低減できる。

【００１６】この構造では、隣接する二つのコレクタ領
域１２間のエミッタ・ゲート領域８の数を増やすことに
より、入力電流の増大を達成できるが、無限に増やせる
わけではなく、多数キャリアの電流１８に対する電圧降
下が増大するため、隣接する二つのコレクタ領域１２間
のエミッタ・ゲート領域８の数は四つまでが限度であ
る。そして、例えば図１において、横方向の素子面積が
さらに大きくなれば、エミッタ・ゲート領域８の数が、
二つ、三つまたは四つのパターンを対称的に繰り返し
て、増加させて行けばよい。

【００１７】図２（ａ）は図１の横型ＩＧＢＴの左半分
の平面図を示す。素子中央部においては、素子の各領域
は、ストライプ状に形成されている。一方、素子の周辺
部においては、コレクタ領域１２に最接近するエミッタ
・ゲート領域８が図２のように凸状にカーブし、その形
状に合わせてコレクタ領域１２が周辺部を形成してい
る。なお、周辺部はパターンが変化しているだけであ
り、断面構造は中央部となんら変化はない。図２（ｂ）
は図２（ａ）のＡ−Ａ’線に沿った矢視方向からの断面
図を示す。

【００１８】図３は、図１の横型ＩＧＢＴにおけるオン
状態での多数キャリアである電子の流れ１８と少数キャ
リアである正孔の流れ１９の経路を表す。なお、図３で
は図１の素子の左半分のみを描いている。コレクタ領域
１２に最近接するチャネル領域１４からの電子の流れ１
８は、直接コレクタ領域１２に流れ込むが、それ以外の
チャネル領域１４からの電子の流れ１８はコレクタ領域
１２に隣接するエミッタ・ゲート領域８の直下を経由し
て、コレクタ領域１２に達する。

【００１９】実際に図１の構成の横型ＩＧＢＴを試作し
たところ、同一面積内で大きな定常オン電流が流せ、ま
た可制御電流も大きくなった。本パターンの一設計例を
示すと、例えばドリフト長１３を３０μｍと一定にした
場合、コレクタ領域１２に接するエミッタ・ゲート領域
８の幅は１７μｍ、中央部のエミッタ・ゲート領域８の
幅は１２μｍであり、隣接するエミッタ・ゲート領域８
間の距離は１４μｍである。そのＩＧＢＴでは電流容量
が従来の約２倍であった。

【００２０】図４は、（ａ）、（ｂ）は、それぞれ本発
明第二の実施例の横型ＩＧＢＴの部分平面図と断面図で
ある。図４（ａ）において、コレクタ領域１２のコーナ
ー部２０をコレクタショート構造としたものである。図
４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿った矢視方向か
らの断面図を示す。図において、コレクタ領域１２のｐ
コレクタ領域１０がｎエミッタ領域４と同じ条件のｎ拡
散領域２４に置き変わっている。この置換は、マスクパ
ターンを変更するだけで実施できる。この構造により、
コレクタ領域１２のコーナー部２０から注入される少数
キャリアの流れ１９が、その領域に対向するエミッタ・
ゲート領域８に集中することを回避でき、これにより、
素子のラッチアップ耐量が向上する。

【００２１】図５は、本発明第三の実施例の横型ＩＧＢ
Ｔの部分断面図である。コレクタ領域１２に最近接する
エミッタ・ゲート領域８’のコレクタ領域１２に近い側
のｐベース領域２、ｎエミッタ領域４およびゲート電極
６を取り除き、その部分にｐコンタクト領域３を拡散さ
せ、そしてエミッタ電極７を配置した構造である。図６
にこの構造における素子内部の電流経路を示す。図のよ
うにコレクタ領域１２から注入された少数キャリアの流
れ１９による電流は最近接のエミッタ・ゲート領域８’
に引き込まれる。ラッチアップを誘発する少数キャリア
が引き抜かれるので、素子のラッチアップ耐量を向上で
きる。特にこの構造では、スイッチング時のダイナミッ
クラッチアップ耐量の向上に効果がある。

【００２２】図７（ａ）、（ｂ）は、それぞれ本発明第
四の実施例の横型ＩＧＢＴの部分平面図と断面図であ
る。図７（ａ）において、エミッタ・ゲート領域８を部
分的に削除した短冊状のパターンを示している。削除し
たのは、ｐベース領域２、ｐコンタクト領域３、ｎエミ
ッタ領域４であり、代わりにゲート酸化膜５とゲート電
極６が設けられている。更に絶縁膜を介してエミッタ電
極７を形成してもよい。図７（ｂ）は図７（ａ）のＣ−
Ｃ’線に沿った矢視方向からの断面図を示す。この構造
における目的は二つある。第一の目的は、コレクタ領域
１２から離れたエミッタ・ゲート領域８からの多数キャ
リアの流れ１８が、Ｊ−ＦＥＴの効果によりコレクタ領
域１２へ到達出来なくなるのを防ぐためである。図１の
素子構造を５μｍ以下のエピタキシャル層をもった半導
体基板或いは後述のＳＯＩ基板上に形成した場合などに
使用するとよい。第二の目的は少数キャリアの流れ１９
を素子中央部へより拡散させるためである。これによ
り、少数キャリアの集中によるラッチアップの発生を抑
制できる。また、伝導度変調を素子内部へより深く起こ
させることができる。短冊状に配置したエミッタ・ゲー
ト領域を削除した領域２１の幅は１０〜３０μｍ、望ま
しくは１５〜２０μｍである。削除した領域２１が狭す
ぎると、多数キャリアの流れ１８に対する抵抗が大き
く、削除した領域２１が広すぎるとエミッタ・ゲート領
域８として、無駄になること、および電圧印加時に空乏
層が繋がらず、耐圧劣化を引き起こす可能性があること
による。削除した領域２１によって、エミッタ・ゲート
領域８が分割され、分離されることになるが、絶縁膜を
介したエミッタ電極７により連結させることができる。

【００２３】図８は、図７（ａ）のパターンにおける電
流経路を上面から観察した場合を示している。エミッタ
・ゲート領域を部分的に削除した領域２１を、コレクタ
領域１２から離れたエミッタ・ゲート領域８からの多数
キャリアの流れ１８およびコレクタ領域からの少数キャ
リアの流れ１９がともに流れる。図９は、本発明第五の
実施例の横型ＩＧＢＴの部分断面図であり、図１に示し
た第一の実施例の横型ＩＧＢＴを半導体基板１を酸化膜
２２を介して半導体支持基板２３に張り合わせたいわゆ
るＳＯＩ基板上に形成したものである。ＳＯＩ基板上に
形成する場合は、半導体基板１の厚さは５μｍ以上あれ
ばよい。ＳＯＩ基板を使用し、他の素子との集積を行う
際に誘電体分離で行えば、寄生効果が防止できること、
多段の構成が可能になることなどの利点が得られる。

【００２４】図１０は、本発明第六の実施例の横型ＩＧ
ＢＴの部分断面図であり、図５に示した第三の実施例の
横型ＩＧＢＴを、半導体基板１を酸化膜２２を介して半
導体支持基板２３に張り合わせたいわゆるＳＯＩ基板上
に形成したものである。ＳＯＩ基板使用の利点に加え
て、前述のように、ラッチアップ耐量の大きい横型ＩＧ
ＢＴが実現できる。

【００２５】なお、上の例で示した、半導体基板やＳＯ
Ｉ基板の他に、エピタキシャル成長した基板を用いるこ
ともでき、接合分離構造をとることによって多数の素子
を集積することができる。

【００２６】

【発明の効果】本発明によれば、横型ＩＧＢＴのセルパ
ターンを従来のコレクタ領域とエミッタ・ゲート領域と
の繰り返し構造から、二本のコレクタ領域ストライプ間
に複数本のエミッタ・ゲート領域のストライプを挟むよ
うな配置に変えることによって素子面積を変化させるこ
となく、素子の電流容量の向上およびオン電圧の低減を
達成できる。また、ラッチアップがもっとも発生し易い
コレクタ領域のコーナー部をアノードショート構造とす
ることや、コレクタ領域に最近接するエミッタ・ゲート
領域のチャネル領域を第二導電型コンタクト領域および
エミッタ電極に置換することも、素子のラッチアップ耐
量の向上に有効である。そして、この構造では、エミッ
タ・ゲート領域のストライプを短冊状に分割することに
より、Ｊ−ＦＥＴ効果による電流経路の抵抗増加を抑制
し、ラッチアップ耐量を増大することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例の横型ＩＧＢＴの部分断
面図

【図２】（ａ）は図１の素子における左半分の部分平面
図、（ｂ）は（ａ）のＡ−Ａ’線に沿った矢視断面図

【図３】図１の素子の左半分の部分におけるオン状態で
の電流経路図

【図４】（ａ）は本発明第二の実施例の横型ＩＧＢＴの
コレクタ領域のコーナー部分の平面図、（ｂ）は（ａ）
のＢ−Ｂ’線に沿った矢視断面図

【図５】本発明第三の実施例の横型ＩＧＢＴの部分断面
図

【図６】図５の素子の左半分部分におけるオン状態での
電流経路図

【図７】（ａ）は本発明第四の実施例の横型ＩＧＢＴの
部分断面図、（ｂ）は（ａ）のＣ−Ｃ’線に沿った矢視
断面図

【図８】図７の素子におけるオン状態での電流経路図

【図９】本発明第五の実施例の横型ＩＧＢＴの部分断面
図

【図１０】本発明第六の実施例の横型ＩＧＢＴの部分断
面図

【図１１】従来の横型ＩＧＢＴの部分断面図

【図１２】従来の横型ＩＧＢＴの部分平面図

【図１３】図１１の素子の左半分部分におけるオン状態
での電流経路図

【符号の説明】

１ ｎ型半導体基板 ２ ｐベース領域 ３ ｐコンタクト領域 ４ ｎエミッタ領域 ５ ゲート酸化膜 ６ ゲート電極 ７ エミッタ電極 ８ エミッタ・ゲート領域 ９ ｎバッファ領域 １０ ｐコレクタ領域 １１ コレクタ電極 １２ コレクタ領域 １３ ドリフト領域 １４ チャネル領域 １５ 隣接するエミッタ・ゲート領域間の領域 １６ ｎ拡散領域 １８ 多数キャリアの流れ １９ 少数キャリアの流れ ２０ ｐコレクタ領域のコーナー部（アノードシ
ョート構造適用部） ２１ エミッタ・ゲート領域を削除した領域 ２２ ＳＯＩ基板の酸化膜 ２３ ＳＯＩ基板の支持基板

Claims (7)

【特許請求の範囲】
1. 【請求項１】第一導電型の半導体基板の一方の主表面の
   表面層に選択的に形成されストライプ状の部分をもつ内
   部に第一導電型エミッタ領域を含む第二導電型ベース領
   域と、第一導電型半導体基板と第一導電型エミッタ領域
   との間の第二導電型ベース領域上に絶縁膜を介して形成
   されたゲート電極と、ストライプ状の部分をもつ第二導
   電型コレクタ領域とを有するものにおいて、隣接する二
   つの第二導電型コレクタ領域のストライプ状の部分間に
   複数の第二導電型ベース領域のストライプ状の部分が挟
   まれていることを特徴とする横型絶縁ゲートバイポーラ
   トランジスタ。
2. 【請求項２】前記第二導電型コレクタ領域のコーナー部
   に第一導電型の拡散層を設けたことを特徴とする請求項
   １に記載の横型絶縁ゲートバイポーラトランジスタ。
3. 【請求項３】第二導電型コレクタ領域に隣接する第二導
   電型ベース領域内の第二導電型コレクタから遠い側にの
   み第一導電型エミッタ領域を形成することを特徴とする
   請求項１または２に記載の横型絶縁ゲートバイポーラト
   ランジスタ。
4. 【請求項４】第二導電型コレクタ領域に隣接する第二導
   電型ベース領域のストライプを長さ方向に分割したこと
   を特徴とする請求項１ないし３のいずれかに記載の横型
   絶縁ゲートバイポーラトランジスタ。
5. 【請求項５】分割された第二導電型ベース領域のストラ
   イプの長さ方向の間隔が１０〜３０μｍであることを特
   徴とする請求項４に記載の横型絶縁ゲートバイポーラト
   ランジスタ。
6. 【請求項６】前記半導体基板が、第二導電型の半導体支
   持基板上に形成されたことを特徴とする請求項１ないし
   ５のいずれかに記載の横型絶縁ゲートバイポーラトラン
   ジスタ。
7. 【請求項７】前記半導体基板が、絶縁膜を介して半導体
   支持基板に張り合わされたことを特徴とする請求項１な
   いし５のいずれかに記載の横型絶縁ゲートバイポーラト
   ランジスタ。