JPH08317417A - ホワイトバランス回路 - Google Patents
ホワイトバランス回路Info
- Publication number
- JPH08317417A JPH08317417A JP7122701A JP12270195A JPH08317417A JP H08317417 A JPH08317417 A JP H08317417A JP 7122701 A JP7122701 A JP 7122701A JP 12270195 A JP12270195 A JP 12270195A JP H08317417 A JPH08317417 A JP H08317417A
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- control signal
- level
- white balance
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 液晶プロジェクタ等の映像表示装置に好適な
ホワイトバランス回路に関し、設定したホワイトバラン
スが過大入力に対しても常に一定に保たれるようにする
ことを目的とする。 【構成】 ３原色信号を個々に増幅する第１〜第３の増
幅器と、この増幅器の出力をディジタル映像データに変
換する第１〜第３のＡ／Ｄ変換器とを備える映像表示装
置において、第１〜第３の増幅器の利得を個々に制御す
るための第１〜第３の利得制御信号を発生する制御信号
発生回路と、第１〜第３の増幅器の出力レベルのうちい
ずれか１の出力レベルが基準電圧を超えると利得制御信
号のレベルを調整する帰還回路とを設けてなる。
ホワイトバランス回路に関し、設定したホワイトバラン
スが過大入力に対しても常に一定に保たれるようにする
ことを目的とする。 【構成】 ３原色信号を個々に増幅する第１〜第３の増
幅器と、この増幅器の出力をディジタル映像データに変
換する第１〜第３のＡ／Ｄ変換器とを備える映像表示装
置において、第１〜第３の増幅器の利得を個々に制御す
るための第１〜第３の利得制御信号を発生する制御信号
発生回路と、第１〜第３の増幅器の出力レベルのうちい
ずれか１の出力レベルが基準電圧を超えると利得制御信
号のレベルを調整する帰還回路とを設けてなる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶プロジェクタ等の
映像表示装置に好適なホワイトバランス回路に関する。
映像表示装置に好適なホワイトバランス回路に関する。
【０００２】
【従来の技術】図４に示すように、液晶プロジェクタは
Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色信号をそれぞれ
増幅器１，２，３で所定のレベルに増幅した後、液晶パ
ネル特有の電圧−透過率特性を補正するために、γ補正
回路１１，１２，１３でγ補正し、交流駆動回路１７，
１８，１９で液晶パネル２０，２１，２２を交流駆動す
る。
Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色信号をそれぞれ
増幅器１，２，３で所定のレベルに増幅した後、液晶パ
ネル特有の電圧−透過率特性を補正するために、γ補正
回路１１，１２，１３でγ補正し、交流駆動回路１７，
１８，１９で液晶パネル２０，２１，２２を交流駆動す
る。
【０００３】ホワイトバランスを調整するには、γ補正
回路１１〜１３の前段でＲ，Ｇ，Ｂのレベルの割合を変
化させる方法と、γ補正回路１１〜１３の後段でＲ，
Ｇ，Ｂのレベルの割合を変化させる方法とが考えられ
る。
回路１１〜１３の前段でＲ，Ｇ，Ｂのレベルの割合を変
化させる方法と、γ補正回路１１〜１３の後段でＲ，
Ｇ，Ｂのレベルの割合を変化させる方法とが考えられ
る。
【０００４】ところが、γ補正回路１１〜１３の入出力
特性は非線形であるため、γ補正回路１１〜１３の後段
でホワイトバランスの調整を行うと、γ補正回路１１〜
１３の特性そのものを変えることと等価となり、黒レベ
ルから白レベルまでの全ての階調において色調を一定に
保つことができなくなる。したがって、ホワイトバラン
ス調整はγ補正回路１１〜１３の前段で行うことが望ま
しい。
特性は非線形であるため、γ補正回路１１〜１３の後段
でホワイトバランスの調整を行うと、γ補正回路１１〜
１３の特性そのものを変えることと等価となり、黒レベ
ルから白レベルまでの全ての階調において色調を一定に
保つことができなくなる。したがって、ホワイトバラン
ス調整はγ補正回路１１〜１３の前段で行うことが望ま
しい。
【０００５】そこで、図５に示すように、増幅器１，
２，３の利得を可変調整できる構成とし、ホワイトバラ
ンス調整スイッチＳ１，Ｓ２の操作によってＣＰＵ７か
ら出力される制御データのレベルを上昇または下降さ
せ、Ｄ／Ａ変換器４，５，６でアナログ制御信号に変換
し、このアナログ制御信号によって利得調整を行い、ユ
ーザの好みのホワイトバランスに調整する。
２，３の利得を可変調整できる構成とし、ホワイトバラ
ンス調整スイッチＳ１，Ｓ２の操作によってＣＰＵ７か
ら出力される制御データのレベルを上昇または下降さ
せ、Ｄ／Ａ変換器４，５，６でアナログ制御信号に変換
し、このアナログ制御信号によって利得調整を行い、ユ
ーザの好みのホワイトバランスに調整する。
【０００６】増幅器１，２，３で増幅された３原色の映
像信号はＡ／Ｄ変換器８，９，１０でディジタル映像デ
ータに変換され、予め液晶パネルの電圧−透過率特性か
ら計算されたγ補正データが書き込まれているγ補正回
路１１，１２，１３によってγ補正される。γ補正され
たディジタル映像データはＤ／Ａ変換器１４，１５，１
６でアナログ映像信号に変換され、交流駆動回路１７，
１８，１９により液晶パネル２０，２１，２２を交流駆
動する。
像信号はＡ／Ｄ変換器８，９，１０でディジタル映像デ
ータに変換され、予め液晶パネルの電圧−透過率特性か
ら計算されたγ補正データが書き込まれているγ補正回
路１１，１２，１３によってγ補正される。γ補正され
たディジタル映像データはＤ／Ａ変換器１４，１５，１
６でアナログ映像信号に変換され、交流駆動回路１７，
１８，１９により液晶パネル２０，２１，２２を交流駆
動する。
【０００７】
【発明が解決しようとする課題】前述した従来のホワイ
トバランス回路によってホワイトバランスの調整を行う
と、Ｒ，Ｇ，Ｂ各色の増幅器１〜３の出力にレベル差が
生じ、映像信号のレベルが標準レベルより大きくなる
と、図６に示すように、増幅器１〜３のうち増幅率の大
きい順にＡ／Ｄ変換器８〜１０のアナログ入力範囲を超
えることにより飽和してしまい、部分的に色ムラが生じ
る。
トバランス回路によってホワイトバランスの調整を行う
と、Ｒ，Ｇ，Ｂ各色の増幅器１〜３の出力にレベル差が
生じ、映像信号のレベルが標準レベルより大きくなる
と、図６に示すように、増幅器１〜３のうち増幅率の大
きい順にＡ／Ｄ変換器８〜１０のアナログ入力範囲を超
えることにより飽和してしまい、部分的に色ムラが生じ
る。
【０００８】この現象を防ぐために、Ａ／Ｄ変換器８〜
１０に入力される映像信号のレベルがアナログ入力範囲
を超えることがないように増幅器１〜３の増幅率を小さ
く設定すればよいが、最も使用頻度が高い標準レベルの
映像信号に対してＡ／Ｄ変換器８〜１０のアナログ入力
範囲の一部しか使用しないことになるため、Ａ／Ｄ変換
の分解能が低下すると同時に、表示される映像も暗くな
ってしまう。
１０に入力される映像信号のレベルがアナログ入力範囲
を超えることがないように増幅器１〜３の増幅率を小さ
く設定すればよいが、最も使用頻度が高い標準レベルの
映像信号に対してＡ／Ｄ変換器８〜１０のアナログ入力
範囲の一部しか使用しないことになるため、Ａ／Ｄ変換
の分解能が低下すると同時に、表示される映像も暗くな
ってしまう。
【０００９】そこで、本発明は設定したホワイトバラン
スが過大入力に対しても常に一定に保たれ、Ａ／Ｄ変換
器の分解能を充分に利用し、映像の明るさを損なうこと
のないホワイトバランス回路を提供することを目的とす
る。
スが過大入力に対しても常に一定に保たれ、Ａ／Ｄ変換
器の分解能を充分に利用し、映像の明るさを損なうこと
のないホワイトバランス回路を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本願の第１の発明による
ホワイトバランス回路は、カラー映像信号を構成する３
原色信号を個々に増幅する可変利得構成の第１〜第３の
増幅器と、この第１〜第３の増幅器の出力をディジタル
映像データに変換する第１〜第３のＡ／Ｄ変換器と備え
る映像表示装置において、第１〜第３の増幅器の利得を
個々に制御するための第１〜第３の利得制御信号を発生
する制御信号発生回路と、第１〜第３の増幅器の出力レ
ベルのうちいずれか１の出力レベルが基準電圧を超える
と利得制御信号のレベルを調整する帰還回路とを設けて
なる。
ホワイトバランス回路は、カラー映像信号を構成する３
原色信号を個々に増幅する可変利得構成の第１〜第３の
増幅器と、この第１〜第３の増幅器の出力をディジタル
映像データに変換する第１〜第３のＡ／Ｄ変換器と備え
る映像表示装置において、第１〜第３の増幅器の利得を
個々に制御するための第１〜第３の利得制御信号を発生
する制御信号発生回路と、第１〜第３の増幅器の出力レ
ベルのうちいずれか１の出力レベルが基準電圧を超える
と利得制御信号のレベルを調整する帰還回路とを設けて
なる。
【００１１】本願の第２の発明によるホワイトバランス
回路は、本願の第１の発明の制御信号発生回路が、ホワ
イトバランス調整スイッチにより設定される利得制御信
号を発生する信号発生器と、この利得制御信号に帰還回
路からの負帰還信号を乗算する乗算器とから構成されて
なる。
回路は、本願の第１の発明の制御信号発生回路が、ホワ
イトバランス調整スイッチにより設定される利得制御信
号を発生する信号発生器と、この利得制御信号に帰還回
路からの負帰還信号を乗算する乗算器とから構成されて
なる。
【００１２】
【作用】本発明によれば、３原色信号を増幅する第１〜
第３の増幅器の出力のうち１の出力が基準電圧を超える
と、増幅器の利得を調整する利得制御信号に負帰還がか
かり、増幅器の出力の最大値を基準電圧以下に抑えると
同時に、他の２つの増幅器にも同様な作用が働くことに
より、各増幅器の出力は飽和することなく常に一定レベ
ルの割合が保たれる。
第３の増幅器の出力のうち１の出力が基準電圧を超える
と、増幅器の利得を調整する利得制御信号に負帰還がか
かり、増幅器の出力の最大値を基準電圧以下に抑えると
同時に、他の２つの増幅器にも同様な作用が働くことに
より、各増幅器の出力は飽和することなく常に一定レベ
ルの割合が保たれる。
【００１３】
【実施例】図１は、本発明によるホワイトバランス回路
の第１の実施例を示すブロック図で、前述した従来例
（図５）と同一構成要素には同一符号を付し、詳細説明
は省略する。
の第１の実施例を示すブロック図で、前述した従来例
（図５）と同一構成要素には同一符号を付し、詳細説明
は省略する。
【００１４】本実施例は、増幅率が可変調整される増幅
器１，２，３の制御端子とＤ／Ａ変換器４，５，６との
間に乗算器２３，２４，２５が設けられている。また、
増幅器１，２，３の出力側に電圧比較器２６，２７，２
８が設けられ、基準電圧源２９の基準電圧と比較するよ
うに構成されている。この電圧比較器２６〜２８の出力
はワイヤードオア接続され、ＰＮＰトランジスタ３０の
ベース端子に接続されている。
器１，２，３の制御端子とＤ／Ａ変換器４，５，６との
間に乗算器２３，２４，２５が設けられている。また、
増幅器１，２，３の出力側に電圧比較器２６，２７，２
８が設けられ、基準電圧源２９の基準電圧と比較するよ
うに構成されている。この電圧比較器２６〜２８の出力
はワイヤードオア接続され、ＰＮＰトランジスタ３０の
ベース端子に接続されている。
【００１５】トランジスタ３０はエミッタ端子が直流電
圧＋Ｖに接続され、コレクタ端子が抵抗３１を介して直
流電圧−Ｖに接続され、さらにコレクタ端子が抵抗３２
を介してＮチャンネルＦＥＴ３３のゲート端子に接続さ
れている。また、ＦＥＴ３３はゲート端子が容量３４に
接続され、ソース端子が接地され、ドレイン端子が抵抗
３５を介して基準電圧源３６に接続されている。さらに
ドレイン端子が前述した乗算器２３，２４，２５に接続
された構成を有する。その他の構成は前述の図５に示す
構成と同一である。
圧＋Ｖに接続され、コレクタ端子が抵抗３１を介して直
流電圧−Ｖに接続され、さらにコレクタ端子が抵抗３２
を介してＮチャンネルＦＥＴ３３のゲート端子に接続さ
れている。また、ＦＥＴ３３はゲート端子が容量３４に
接続され、ソース端子が接地され、ドレイン端子が抵抗
３５を介して基準電圧源３６に接続されている。さらに
ドレイン端子が前述した乗算器２３，２４，２５に接続
された構成を有する。その他の構成は前述の図５に示す
構成と同一である。
【００１６】ここで、ホワイトバランス調整スイッチＳ
１，Ｓ２、ＣＰＵ７、Ｄ／Ａ変換器４〜６および乗算器
２３〜２５によって制御信号発生回路が構成され、その
うちの乗算器２３〜２５以外によって信号発生器が構成
されている。また、電圧比較器２６〜２８から基準電圧
源３６によって帰還回路が構成されている。
１，Ｓ２、ＣＰＵ７、Ｄ／Ａ変換器４〜６および乗算器
２３〜２５によって制御信号発生回路が構成され、その
うちの乗算器２３〜２５以外によって信号発生器が構成
されている。また、電圧比較器２６〜２８から基準電圧
源３６によって帰還回路が構成されている。
【００１７】この構成において、ホワイトバランス調整
スイッチＳ１，Ｓ２の操作によってＣＰＵ７から出力さ
れる制御データが、Ｄ／Ａ変換器４，５，６でアナログ
制御信号に変換され、このアナログ制御信号（利得制御
信号）によって増幅器１，２，３の増幅率が調整され
る。それによりＲ，Ｇ，Ｂの信号レベルが制御されてホ
ワイトバランスの調整が行われる。
スイッチＳ１，Ｓ２の操作によってＣＰＵ７から出力さ
れる制御データが、Ｄ／Ａ変換器４，５，６でアナログ
制御信号に変換され、このアナログ制御信号（利得制御
信号）によって増幅器１，２，３の増幅率が調整され
る。それによりＲ，Ｇ，Ｂの信号レベルが制御されてホ
ワイトバランスの調整が行われる。
【００１８】ここで、増幅器１，２，３に入力される
Ｒ，Ｇ，Ｂ信号の入力レベルが標準レベルより大きくな
り、Ａ／Ｄ変換器８，９，１０の入力レベルのうち１つ
でも基準電圧源２９の基準電圧を超えると、ワイヤード
オア接続された電圧比較器２６〜２８の出力は論理
「０」となる。
Ｒ，Ｇ，Ｂ信号の入力レベルが標準レベルより大きくな
り、Ａ／Ｄ変換器８，９，１０の入力レベルのうち１つ
でも基準電圧源２９の基準電圧を超えると、ワイヤード
オア接続された電圧比較器２６〜２８の出力は論理
「０」となる。
【００１９】これにより、トランジスタ３０が導通し、
ＦＥＴ３３のゲート電圧が上昇してＦＥＴ３３のドレイ
ン電流ＩD が流れる。これにより、ＦＥＴ３３のドレイ
ン電圧は基準電圧源３６の基準電圧から抵抗３５による
電圧降下を差し引いた値となり、乗算器２３〜２５でＤ
／Ａ変換器４〜６のアナログ制御信号に乗算され、アナ
ログ制御信号のレベルを減少させる。その結果、増幅器
１〜３の増幅率が低下する。
ＦＥＴ３３のゲート電圧が上昇してＦＥＴ３３のドレイ
ン電流ＩD が流れる。これにより、ＦＥＴ３３のドレイ
ン電圧は基準電圧源３６の基準電圧から抵抗３５による
電圧降下を差し引いた値となり、乗算器２３〜２５でＤ
／Ａ変換器４〜６のアナログ制御信号に乗算され、アナ
ログ制御信号のレベルを減少させる。その結果、増幅器
１〜３の増幅率が低下する。
【００２０】こうして負帰還ループが形成され、増幅器
１〜３の出力レベル、すなわちＡ／Ｄ変換器８〜１０の
入力レベルは基準電圧源２９の基準電圧以下になる。こ
の基準電圧をＡ／Ｄ変換器８〜１０のアナログ入力範囲
の上限値と等しくすれば、Ａ／Ｄ変換器８〜１０の入力
レベルの最大値がアナログ入力範囲を超えるとことがな
くなり、各色の割合は常に一定となる。
１〜３の出力レベル、すなわちＡ／Ｄ変換器８〜１０の
入力レベルは基準電圧源２９の基準電圧以下になる。こ
の基準電圧をＡ／Ｄ変換器８〜１０のアナログ入力範囲
の上限値と等しくすれば、Ａ／Ｄ変換器８〜１０の入力
レベルの最大値がアナログ入力範囲を超えるとことがな
くなり、各色の割合は常に一定となる。
【００２１】図２に、Ａ／Ｄ変換器８〜１０の入出力特
性を示す。同図（ａ）は映像入力レベルが常に標準レベ
ル以下の場合、同図（ｂ）は映像入力レベルが常に標準
レベルより大きい場合の入出力特性図である。
性を示す。同図（ａ）は映像入力レベルが常に標準レベ
ル以下の場合、同図（ｂ）は映像入力レベルが常に標準
レベルより大きい場合の入出力特性図である。
【００２２】ここで、容量３４は負帰還ループが平衡状
態に達したとき、ＦＥＴ３３のゲート電圧を時定数を持
たせて保持することにより、映像信号が変化した場合に
不自然な応答を防ぐためのものである。時定数は容量３
４、抵抗３１および３２により決定される。
態に達したとき、ＦＥＴ３３のゲート電圧を時定数を持
たせて保持することにより、映像信号が変化した場合に
不自然な応答を防ぐためのものである。時定数は容量３
４、抵抗３１および３２により決定される。
【００２３】こうして増幅器１〜３で増幅された映像信
号はＡ／Ｄ変換器８〜１０でディジタル映像データに変
換され、予め液晶パネルの電圧−透過率特性から計算さ
れたγ補正データが書き込まれているγ補正回路１１〜
１３によってγ補正され、Ｄ／Ａ変換器１４〜１６でア
ナログ映像信号に変換される。そして、交流駆動回路１
７〜１９を介して液晶パネル２０〜２２を駆動する。
号はＡ／Ｄ変換器８〜１０でディジタル映像データに変
換され、予め液晶パネルの電圧−透過率特性から計算さ
れたγ補正データが書き込まれているγ補正回路１１〜
１３によってγ補正され、Ｄ／Ａ変換器１４〜１６でア
ナログ映像信号に変換される。そして、交流駆動回路１
７〜１９を介して液晶パネル２０〜２２を駆動する。
【００２４】図３は、本発明によるホワイトバランス回
路の第２の実施例を示すブロック図で、前述した第１の
実施例と同一構成要素には同一符号を付し、詳細説明は
省略する。
路の第２の実施例を示すブロック図で、前述した第１の
実施例と同一構成要素には同一符号を付し、詳細説明は
省略する。
【００２５】本実施例は、前述した第１の実施例におい
て、乗算器２３，２４，２５と、抵抗３５および基準電
圧源３６とを削除し、増幅器１，２，３の制御端子とＤ
／Ａ変換器４，５，６との間に抵抗３７，３８，３９を
設け、さらに増幅器１，２，３の制御端子および抵抗３
７，３８，３９の接続中点とＦＥＴ３３のドレイン端子
との間に抵抗４０，４１，４２およびダイオード４３，
４４，４５からなる直列回路を設けた構成を有する。ダ
イオード４３〜４５は制御電圧間の干渉を低減するため
に設けたものである。その他の構成は、前述した第１の
実施例と同一である。
て、乗算器２３，２４，２５と、抵抗３５および基準電
圧源３６とを削除し、増幅器１，２，３の制御端子とＤ
／Ａ変換器４，５，６との間に抵抗３７，３８，３９を
設け、さらに増幅器１，２，３の制御端子および抵抗３
７，３８，３９の接続中点とＦＥＴ３３のドレイン端子
との間に抵抗４０，４１，４２およびダイオード４３，
４４，４５からなる直列回路を設けた構成を有する。ダ
イオード４３〜４５は制御電圧間の干渉を低減するため
に設けたものである。その他の構成は、前述した第１の
実施例と同一である。
【００２６】この構成において、Ａ／Ｄ変換器８，９，
１０の入力レベルのうち１つでも基準電圧源２９の基準
電圧を超えると、第１の実施例と同様に電圧比較器２６
〜２８の出力は論理「０」となり、トランジスタ３０が
導通してＦＥＴ３３のゲート電圧が上昇し、ドレイン電
流ＩD が流れる。このドレイン電流ＩD はＤ／Ａ変換器
４，５，６の出力から供給されることになるので、抵抗
３７，３８，３９において電圧降下が生じ、増幅器１〜
３の増幅率を調整するアナログ制御信号のレベルが減少
し、増幅器１〜３の増幅率が低下する。これによりＡ／
Ｄ変換器８〜１０の入力レベルがアナログ入力範囲を超
えることがなくなり、各色の割合は常に一定となる。
１０の入力レベルのうち１つでも基準電圧源２９の基準
電圧を超えると、第１の実施例と同様に電圧比較器２６
〜２８の出力は論理「０」となり、トランジスタ３０が
導通してＦＥＴ３３のゲート電圧が上昇し、ドレイン電
流ＩD が流れる。このドレイン電流ＩD はＤ／Ａ変換器
４，５，６の出力から供給されることになるので、抵抗
３７，３８，３９において電圧降下が生じ、増幅器１〜
３の増幅率を調整するアナログ制御信号のレベルが減少
し、増幅器１〜３の増幅率が低下する。これによりＡ／
Ｄ変換器８〜１０の入力レベルがアナログ入力範囲を超
えることがなくなり、各色の割合は常に一定となる。
【００２７】ホワイトバランス調整で設定した各色のレ
ベルの割合を常に一定に保つには、第１の実施例のよう
に乗算器を用いることが好ましいが、簡易的な方法とし
ては第２の実施例も有効である。
ベルの割合を常に一定に保つには、第１の実施例のよう
に乗算器を用いることが好ましいが、簡易的な方法とし
ては第２の実施例も有効である。
【００２８】
【発明の効果】本発明によれば、設定したホワイトバラ
ンスが、過大入力に対しても常に一定に保たれると同時
に、標準入力に対してＡ／Ｄ変換器の分解能を充分に利
用することができ、表示される映像の明るさを損なうこ
となく高精細な映像を表示することができる。
ンスが、過大入力に対しても常に一定に保たれると同時
に、標準入力に対してＡ／Ｄ変換器の分解能を充分に利
用することができ、表示される映像の明るさを損なうこ
となく高精細な映像を表示することができる。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】（ａ）〜（ｂ）は図１に示すＡ／Ｄ変換器の動
作特性図である。
作特性図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】従来の液晶駆動回路のブロック図である。
【図５】従来のホワイトバランス回路のブロック図であ
る。
る。
【図６】図５に示すＡ／Ｄ変換器の動作特性図である。
１，２，３ 増幅器 ４，５，６ Ｄ／Ａ変換器 ７ ＣＰＵ ８，９，１０ Ａ／Ｄ変換器 １１，１２，１３ γ補正回路 １４，１５，１６ Ｄ／Ａ変換器 １７，１８，１９ 交流駆動回路 ２０，２１，２２ 液晶パネル（ＬＣＤ） ２３，２４，２５ 乗算器 ２６，２７，２８ 電圧比較器 ２９，３６ 基準電圧源 ３０ トランジスタ ３３ ＦＥＴ ３４ 容量 ４３，４４，４５ ダイオード Ｓ１，Ｓ２ ホワイトバランス調整スイッチ
Claims (2)
- 【請求項１】 カラー映像信号を構成する３原色信号を
個々に増幅する可変利得構成の第１乃至第３の増幅器
と、前記第１乃至第３の増幅器の出力をディジタル映像
データに変換する第１乃至第３のＡ／Ｄ変換器とを備え
る映像表示装置において、 前記第１乃至第３の増幅器の利得を個々に制御するため
の第１乃至第３の利得制御信号を発生する制御信号発生
回路と、 前記第１乃至第３の増幅器の出力レベルのうちいずれか
１の出力レベルが基準電圧を超えると前記利得制御信号
のレベルを調整する帰還回路と、を備えることを特徴と
するホワイトバランス回路。 - 【請求項２】 前記制御信号発生回路は、ホワイトバラ
ンス調整スイッチにより設定される前記利得制御信号を
発生する信号発生器と、この利得制御信号に前記帰還回
路からの負帰還信号を乗算する乗算器とからなることを
特徴とする請求項１記載のホワイトバランス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122701A JPH08317417A (ja) | 1995-05-22 | 1995-05-22 | ホワイトバランス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122701A JPH08317417A (ja) | 1995-05-22 | 1995-05-22 | ホワイトバランス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08317417A true JPH08317417A (ja) | 1996-11-29 |
Family
ID=14842479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7122701A Pending JPH08317417A (ja) | 1995-05-22 | 1995-05-22 | ホワイトバランス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08317417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100820832B1 (ko) * | 2006-07-28 | 2008-04-10 | 엘지전자 주식회사 | 모니터의 화면 조정 장치 및 방법 |
| US7889235B2 (en) | 2005-11-24 | 2011-02-15 | Funai Electric Co., Ltd. | Liquid crystal television adjustment system, liquid crystal display unit adjustment system, and liquid crystal display unit |
-
1995
- 1995-05-22 JP JP7122701A patent/JPH08317417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7889235B2 (en) | 2005-11-24 | 2011-02-15 | Funai Electric Co., Ltd. | Liquid crystal television adjustment system, liquid crystal display unit adjustment system, and liquid crystal display unit |
| KR100820832B1 (ko) * | 2006-07-28 | 2008-04-10 | 엘지전자 주식회사 | 모니터의 화면 조정 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4927311B2 (ja) | 映像表示装置、それに用いる表示部駆動回路及び映像表示方法 | |
| JP4271978B2 (ja) | 映像表示装置 | |
| US6271891B1 (en) | Video signal processing circuit providing optimum signal level for inverse gamma correction | |
| JPH06339148A (ja) | 色補正器、それを用いた画像表示装置、及び該画像表示装置から成る白バランス調整システム、並びに、白バランス調整方法、及び色調整方法 | |
| JPH0783487B2 (ja) | カラ−映像信号のレベルコントロ−ル回路 | |
| JPH08317417A (ja) | ホワイトバランス回路 | |
| US6246445B1 (en) | Brightness correcting circuit and method for efficiently correcting brightness at edge and corner of monitor screen | |
| JP3524115B2 (ja) | 輪郭補正装置 | |
| JPH05191673A (ja) | 自動階調補正回路と輝度制御方法 | |
| JP2583974B2 (ja) | ホワイトバランス補正回路付ビデオ出力回路 | |
| JPH10126648A (ja) | 液晶表示装置における入力信号レベル適応型ガンマ補正回路 | |
| JP2946885B2 (ja) | 利得制御回路 | |
| JPH04273668A (ja) | 階調補正回路 | |
| JPH05176247A (ja) | 映像信号のレベルコントロール回路 | |
| KR0156641B1 (ko) | 영상신호 출력회로 | |
| KR940003513Y1 (ko) | 모니터의 화이트 밸런스 보상회로 | |
| JPS6324699Y2 (ja) | ||
| JP2505821Y2 (ja) | 映像出力回路 | |
| JPH0774984A (ja) | ガンマ補正回路 | |
| KR910004405Y1 (ko) | 휘도조절회로 | |
| JPH07199882A (ja) | 色度調整回路 | |
| JPS6032199B2 (ja) | カラ−輝度調整装置 | |
| CN101119434A (zh) | 控制阴极射线管的电路及方法 | |
| JPH05176264A (ja) | 映像信号のレベルコントロール回路 | |
| JPS6276978A (ja) | 映像増幅回路 |