JPH0831480B2 - GaAs semiconductor device and manufacturing method thereof - Google Patents
GaAs semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH0831480B2 JPH0831480B2 JP22197985A JP22197985A JPH0831480B2 JP H0831480 B2 JPH0831480 B2 JP H0831480B2 JP 22197985 A JP22197985 A JP 22197985A JP 22197985 A JP22197985 A JP 22197985A JP H0831480 B2 JPH0831480 B2 JP H0831480B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- gate electrode
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、GaAs（ガリウム・ヒ素）半導体装置および
その製造方法、より詳しくは、マイクロ波用GaAsFETの
ゲート電極用ボンディングパッドおよびその形成方法に
関するものである。Description: TECHNICAL FIELD The present invention relates to a GaAs (gallium arsenide) semiconductor device and a method of manufacturing the same, and more specifically, to a bonding pad for a gate electrode of a microwave GaAs FET and a method of forming the same. It is a thing.
GaAsFET（電界効果型トランジスタ）のマイクロ波用
デバイスは市販されるようになっており、GaAsモノシリ
ックマイクロ波ICの開発が行なわれている。このような
デバイスにおいては金配線ワイヤを接合するためのボン
ディングパッドが金（Au）でつくられている。特に、ゲ
ートのボンディングパッドは、表面の金メッキ層と、こ
の下のチタン／白金／金（Ti/Pt/Au）の三層介在膜とか
らなり、一部がゲート電極（Al）と接続して大部分はGa
As基板上に形成されている。この三層介在膜では、白金
層が金メッキ層とGaAsとの反応（合金化）を防止するバ
リアー金属層であり、その下のチタン層はGaAsと白金層
との密着性を高める密着用金属層であり、そして、上の
金属は金メッキ下地用金属層である。Microwave devices such as GaAs FETs (field-effect transistors) have become commercially available, and GaAs monolithic microwave ICs are being developed. In such a device, the bonding pad for joining the gold wiring wire is made of gold (Au). In particular, the gate bonding pad consists of a gold plating layer on the surface and a three-layer intervening film of titanium / platinum / gold (Ti / Pt / Au) underneath, part of which is connected to the gate electrode (Al). Mostly Ga
It is formed on the As substrate. In this three-layer intervening film, the platinum layer is a barrier metal layer that prevents the reaction (alloying) between the gold plating layer and GaAs, and the titanium layer underneath is a metal layer for adhesion that enhances the adhesion between GaAs and the platinum layer. And the metal above is the gold-plating underlayer metal layer.
ゲート電極用ボンディングパッドに金ワイヤを超音波
ボンディング法などで接合した場合に、このパットとGa
As基板との接着力（密着力）が十分でないために、パッ
ドの剥離によるワイヤボンディング不良が発生すること
がある。When a gold wire is bonded to the gate electrode bonding pad by ultrasonic bonding, this pad and Ga
As the adhesion (adhesion) with the As substrate is not sufficient, wire bonding failure may occur due to peeling of the pad.
本発明の目的は、ゲート電極用ボンディングパッドの
GaAs基板との接着力を高めてパッドの剥離不良のないボ
ンディングパッドを備えたGaAs半導体装置およびその製
造方法を提供することである。An object of the present invention is to provide a bonding pad for a gate electrode.
An object of the present invention is to provide a GaAs semiconductor device provided with a bonding pad that enhances the adhesive force with a GaAs substrate and has no peeling defect of the pad, and a manufacturing method thereof.
従来のゲート電極用ボンディングパッドのTi/Pt/Au三
層介在膜とGaAs基板との間に、本発明にしたがって、金
層を形成し、熱処理でこの金層とGaAs基板とを合金化す
ることによってボンディングパッドとGaAs基板との接着
力（密着力）を高める。According to the present invention, a gold layer is formed between the Ti / Pt / Au three-layered intervening film of the conventional gate electrode bonding pad and the GaAs substrate, and the gold layer and the GaAs substrate are alloyed by heat treatment. To increase the adhesive force (adhesion) between the bonding pad and the GaAs substrate.
以下、添付図面を参照して、本発明の実施例によって
本発明をより詳しく説明する。Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
第２図に示したマイクロ波用GaAsFETは従来と同じ形
状であり、ソース電極1,ドレイン電極2,ゲート電極3,ゲ
ート電極用ボンディングパッド４および酸化膜（SiO
2膜）５がGaAs基板６（第１図および第３図）上に形成
されている。第１図および第３図は第１図での線Ｉ−Ｉ
およびIII−IIIでの断面であり、従来の金メッキ層８お
よびTi/Pt/Au三層介在膜９の下に本発明にしたがって金
属10が形成されている。The microwave GaAs FET shown in FIG. 2 has the same shape as the conventional one, and includes a source electrode 1, a drain electrode 2, a gate electrode 3, a gate electrode bonding pad 4 and an oxide film (SiO 2).
2 films 5 are formed on a GaAs substrate 6 (FIGS. 1 and 3). 1 and 3 show the line I--I in FIG.
And III-III cross section, where the metal 10 is formed according to the present invention under the conventional gold plating layer 8 and the Ti / Pt / Au triple layer intervening film 9.
マイクロ波用GaAsFETが次のようにして製造される。 A microwave GaAs FET is manufactured as follows.
既に活性層が成長させてあるGaAs基板６の所定領域の
みをエッチングによって残し、全面に絶縁膜である酸化
膜５を形成する。この酸化膜５を化学的気相成長（CV
D）法によるSiO2で形成し、厚さは、例えば、約500nmと
する。ゲート電極３を形成するために、通常のリソグラ
フィ技術にてレジストパターンを形成し、エッチングで
酸化膜５にゲート電極パターンの窓を開ける。次に、真
空蒸着法によってゲート電極材料のアルミニウム（Al）
を全面に形成し、レジストパターンを溶剤で除去すると
同時にその上のアルミニウムを除去すること（リフトオ
フ法）によってゲート電極３をGaAs基板６上に形成す
る。このゲート電極３はGaAs活性層とショットキ接合し
ている。ソース電極１およびドレイン電極２を形成すた
めに、通常の方法でレジストパターンを形成し、エッチ
ングによって酸化膜５にこれら電極パターンの窓を開け
る。真空蒸着法にて金・ゲルマニウム（AuGe）層および
金層の２層膜を全面に形成し、レジストパターンの除去
と同時にその上の金属膜を除去して、窓内のGaAs基板上
にソース電極１およびドレイン電極２を形成する。The oxide film 5, which is an insulating film, is formed on the entire surface, leaving only a predetermined region of the GaAs substrate 6 on which the active layer has already grown by etching. This oxide film 5 is formed by chemical vapor deposition (CV
It is formed of SiO 2 by the method D) and has a thickness of, for example, about 500 nm. In order to form the gate electrode 3, a resist pattern is formed by an ordinary lithography technique, and a window for the gate electrode pattern is opened in the oxide film 5 by etching. Next, aluminum (Al) as a gate electrode material is formed by a vacuum deposition method.
Is formed on the entire surface, the resist pattern is removed with a solvent, and at the same time aluminum on the resist pattern is removed (lift-off method) to form the gate electrode 3 on the GaAs substrate 6. The gate electrode 3 is in Schottky junction with the GaAs active layer. In order to form the source electrode 1 and the drain electrode 2, a resist pattern is formed by a usual method, and windows for these electrode patterns are opened in the oxide film 5 by etching. A two-layer film of gold / germanium (AuGe) layer and gold layer is formed on the entire surface by vacuum evaporation method, and at the same time as removing the resist pattern, the metal film on it is removed, and the source electrode on the GaAs substrate in the window. 1 and the drain electrode 2 are formed.
次に、本発明にしたがってゲート電極用ボンディング
パッド４での金層10を形成するために、第２図での斜線
部の金層10の領域を開孔部としたレジストパターンを形
成して、表出する酸化膜５をエッチング除去し、真空蒸
着法によって金層を全面に形成する。そして、レジスト
パターンを除去することでGaAs基板６上に金層10（厚
さ：約500nm）が形成できる。先に形成したソース電極
１およびドレイン電極２をGaAs活性層に対してオーミッ
ク接触となるように熱処理を施こし、この熱処理が同時
に金層10とGaAs基板６とを合金化する。この熱処理は45
0゜に加熱したヒートブロック上にGaAs基板６を２分間
載せることで行なわれる。Next, in order to form the gold layer 10 on the gate electrode bonding pad 4 according to the present invention, a resist pattern having an opening in the shaded area of the gold layer 10 in FIG. 2 is formed, The exposed oxide film 5 is removed by etching, and a gold layer is formed on the entire surface by a vacuum deposition method. Then, by removing the resist pattern, the gold layer 10 (thickness: about 500 nm) can be formed on the GaAs substrate 6. The source electrode 1 and the drain electrode 2 formed previously are heat-treated so as to make ohmic contact with the GaAs active layer, and this heat treatment simultaneously alloys the gold layer 10 and the GaAs substrate 6. This heat treatment is 45
This is performed by placing the GaAs substrate 6 on the heat block heated to 0 ° for 2 minutes.
ゲート電極用ボンディングパッド４形成のために、金
層10およびゲート電極３の一部をも表出させる開孔部の
あるレジストパターンを形成し、まず金層10とゲート電
極３との間の酸化膜５をエッチング除去し、イオンミリ
ングの後，真空蒸着法でTi層（厚さ：約300nm）、Pt層
（厚さ：約150nm）およびAu層（厚さ:50nm）を形成す
る。ボンディングパッド開孔部のあるレジストパターン
を形成してからメッキによって三層介在膜９のAu層上に
金メッキ層（厚さ:2〜３μｍ）を形成する。金メッキ層
形成のためのレジストパターンを除去し、メッキ層をマ
スクとしてTi/Pt/Au層をイオンミリングとドライエッチ
ングで除去し、さらにその下のレジストパターンを除去
することによって第１図〜第３図に示すようなゲート電
極用ボンディグパッド４が作られ、GaAsFETも完成す
る。In order to form the bonding pad 4 for the gate electrode, a resist pattern having an opening portion that exposes a part of the gold layer 10 and the gate electrode 3 is formed, and first, oxidation between the gold layer 10 and the gate electrode 3 is performed. The film 5 is removed by etching and, after ion milling, a Ti layer (thickness: about 300 nm), a Pt layer (thickness: about 150 nm) and an Au layer (thickness: 50 nm) are formed by a vacuum deposition method. After forming a resist pattern having a bonding pad opening, a gold plating layer (thickness: 2 to 3 μm) is formed on the Au layer of the three-layered intervening film 9 by plating. The resist pattern for forming the gold plating layer is removed, the Ti / Pt / Au layer is removed by ion milling and dry etching using the plating layer as a mask, and the resist pattern underneath is removed. The bonding electrode pad 4 for the gate electrode as shown in the figure is formed, and the GaAs FET is completed.
例および比較例 上述したように本発明にしたがって作った金層のある
ゲート電極ボンディングパッドと従来通りの金層なしの
ゲート電極ボンディングパッドとに超音波ボンディング
法で金ワイヤを接着し、この金ワイヤを10gf（9.8×10
-2N）の力で引っ張ってボンディングパッドの剥離を調
べた。Examples and Comparative Examples A gold wire was adhered by an ultrasonic bonding method to a gate electrode bonding pad with a gold layer and a conventional gate electrode bonding pad without a gold layer, which were produced according to the present invention as described above, and the gold wire was bonded. 10 gf (9.8 x 10
The peeling of the bonding pad was examined by pulling with a force of -2 N).
本発明の場合には、ボンディングパッドの剥離は全く
なかった。一方、従来の場合には、30％がワイヤボンデ
ィング作業中に剥離し、20％が引っ張りテストで剥離し
て歩留りは50％であった。マイクロ波用GaAsFETでのゲ
ート電極用ボンディングパッドとして説明したが、GaAs
ICでのボンディングパッドとしても適用できる。In the case of the present invention, there was no peeling of the bonding pad. On the other hand, in the conventional case, 30% was peeled off during the wire bonding work, 20% was peeled off in the tensile test, and the yield was 50%. I explained it as a bonding pad for gate electrode in GaAs FET for microwave, but
It can also be used as a bonding pad for IC.
従来のTi/Pt/Au介在膜とGaAs基板との間に金層を追加
してこの金層とGaAs基板とで合金化層を形成することに
よってボンディングパッドのGaAs基板への密着力（接着
力）を高めることができるので、ワイヤボンディングパ
ッド剥離不良がなくなり、歩留りが向上する。By adding a gold layer between the conventional Ti / Pt / Au intervening film and the GaAs substrate and forming an alloyed layer between the gold layer and the GaAs substrate, the adhesion force (bonding force) of the bonding pad to the GaAs substrate is improved. ) Can be improved, the peeling defect of the wire bonding pad is eliminated, and the yield is improved.
第１図は、第２図中線Ｉ−Ｉでの断面図であって本発明
の製造方法にしたがって形成したゲート電極用ボンディ
ングパッドを含むマイクロ波GaAsFETの断面図であり、
第２図は、マイクロ波用GaAsFETの平面図であり、第３
図は、第２図中線III−IIIでの断面図である。 １……ソース電極、 ２……ドレイン電極、 ３……ゲート電極、 ４……ゲート電極用ボンディングパッド、 ５……酸化膜、 ６……GaAs基板、 ８……金メッキ層、 ９……Ti/Pt/Au（三層介在膜）、 10……金属。1 is a cross-sectional view taken along the line I-I in FIG. 2 showing a microwave GaAs FET including a gate electrode bonding pad formed according to the manufacturing method of the present invention.
FIG. 2 is a plan view of a microwave GaAs FET.
The drawing is a sectional view taken along the line III-III in FIG. 1 ... Source electrode, 2 ... Drain electrode, 3 ... Gate electrode, 4 ... Gate electrode bonding pad, 5 ... Oxide film, 6 ... GaAs substrate, 8 ... Gold plating layer, 9 ... Ti / Pt / Au (three-layer intervening film), 10 ... Metal.
Claims (2)
グパッドを、 GaAs基板上に設けられた金属と、 前記GaAs基板と下記バリアー用金属層との密着性を高め
るための密着用金属層と、 前記GaAs基板と下記金メッキ層との合金化を防止するた
めのバリアー用金属層と、 金メッキ下地用金属層と、 金メッキ層と をこの順に積層して構成するGaAs半導体装置の製造方法
において、 前記金属と前記GaAs層とを合金化熱処理することを特徴
とするGaAs半導体装置の製造方法。1. A gate electrode bonding pad of a GaAs semiconductor device, a metal provided on a GaAs substrate, and an adhesion metal layer for enhancing adhesion between the GaAs substrate and a barrier metal layer described below, In a method of manufacturing a GaAs semiconductor device, which comprises a barrier metal layer for preventing alloying between a GaAs substrate and the following gold plating layer, a gold plating base metal layer, and a gold plating layer, which are laminated in this order, A method of manufacturing a GaAs semiconductor device, characterized by subjecting the GaAs layer to alloying heat treatment.
グパッドを、 GaAs基板上に設けられた金属と、 前記GaAs基板と下記バリアー用金属層との密着性を高め
るための密着用金属層と、 前記GaAs基板と下記金メッキ層との合金化を防止するた
めのバリアー用金属層と、 金メッキ下地用金属層と、 金メッキ層と をこの順に積層して構成したことを特徴とするGaAs半導
体装置。2. A gate electrode bonding pad of a GaAs semiconductor device, a metal provided on a GaAs substrate, an adhesion metal layer for increasing adhesion between the GaAs substrate and a barrier metal layer described below, A GaAs semiconductor device comprising a barrier metal layer for preventing alloying between a GaAs substrate and the following gold plating layer, a gold plating base metal layer, and a gold plating layer, which are laminated in this order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22197985A JPH0831480B2 (en) | 1985-10-07 | 1985-10-07 | GaAs semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22197985A JPH0831480B2 (en) | 1985-10-07 | 1985-10-07 | GaAs semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281768A JPS6281768A (en) | 1987-04-15 |
| JPH0831480B2 true JPH0831480B2 (en) | 1996-03-27 |
Family
ID=16775169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22197985A Expired - Lifetime JPH0831480B2 (en) | 1985-10-07 | 1985-10-07 | GaAs semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831480B2 (en) |
-
1985
- 1985-10-07 JP JP22197985A patent/JPH0831480B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6281768A (en) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (en) | Method for manufacturing field effect transistor | |
| JPS63213943A (en) | Three-dimensional semiconductor integrated circuit | |
| US5260603A (en) | Electrode structure of semiconductor device for use in GaAs compound substrate | |
| JPH05275373A (en) | Manufacture of compound semiconductor device | |
| JPH0831480B2 (en) | GaAs semiconductor device and manufacturing method thereof | |
| JPS59112654A (en) | Gallium arsenide semiconductor device | |
| JPS5832513B2 (en) | Method of manufacturing field effect transistor | |
| JP2792421B2 (en) | Method for manufacturing semiconductor device | |
| JPS6218060A (en) | Semiconductor device | |
| JPS6227734B2 (en) | ||
| JPH0284725A (en) | Semiconductor device and manufacture thereof | |
| JPH0290623A (en) | Manufacture of semiconductor device | |
| JPH02189936A (en) | Manufacture of semiconductor device | |
| JPS63318145A (en) | Manufacture of semiconductor device | |
| JPH0439228B2 (en) | ||
| JPH06120292A (en) | Field effect transistor | |
| JPS59132145A (en) | Forming method of electrode of semiconductor device | |
| JP2576462B2 (en) | Method for manufacturing semiconductor device | |
| JPS6290930A (en) | Forming method for electrode of compound semiconductor element | |
| JPS62259459A (en) | Method for multilayer interconnection | |
| JP2928953B2 (en) | Thin film equipment | |
| JPH04206842A (en) | Formation of pad | |
| JPH0365015B2 (en) | ||
| JPS641050B2 (en) | ||
| JPH0530061B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |