JPH0831464B2 - バイポ−ラトランジスタの製造法 - Google Patents

バイポ−ラトランジスタの製造法

Info

Publication number
JPH0831464B2
JPH0831464B2 JP20351886A JP20351886A JPH0831464B2 JP H0831464 B2 JPH0831464 B2 JP H0831464B2 JP 20351886 A JP20351886 A JP 20351886A JP 20351886 A JP20351886 A JP 20351886A JP H0831464 B2 JPH0831464 B2 JP H0831464B2
Authority
JP
Japan
Prior art keywords
silicon
film layer
layer
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20351886A
Other languages
English (en)
Other versions
JPS6358964A (ja
Inventor
庸介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20351886A priority Critical patent/JPH0831464B2/ja
Publication of JPS6358964A publication Critical patent/JPS6358964A/ja
Publication of JPH0831464B2 publication Critical patent/JPH0831464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超高速なセルフアライン型のバイポーラトラ
ンジスタの製造法に関するものである。
〔従来の技術〕
バイポーラトランジスタを高速化するためには、素子
寸法を小さくしてセルフアライン的に電極をとりだし寄
生容量と寄生抵抗を減らすことが重要である。これを実
現するためひとつの方法としてトランジスタを形成する
半導体単結晶領域を凸型に形成し、その上面に真性ベー
ス領域を形成するとともにその側面にグラフトベース、
ベースコンタクトおよびフィールド絶縁膜をセルフアラ
イン的に形成する構造が提案されている。たとえば特開
昭56−1556号公報,特開昭59−40571号公報で提案され
ている構造と製造法がある。この構造によって、グラフ
トベース部で発生する寄生容量や寄生抵抗はかなり減少
しトランジスタを高速化することができる。
〔発明が解決しようとする問題点〕
トランジスタをさらに高速化しようとすると、小さな
凸型シリコン領域と厚いフィールド酸化膜とグラフトベ
ースを含めた薄いベース領域を実現することが必要にな
る。しかし従来構造ではこれらをともに実現することは
出来なかった。これは従来構造では凸型シリコン領域の
側面とこれを取り巻くフィールド絶縁膜が直接接する構
造になっているためで、その結果絶縁膜としてシリコン
基板の熱酸化によって形成される酸化膜をもちいるとシ
リコン凸型領域側面のパターンエッジからバーズビーク
が延びてしまい微細な凸型シリコン領域や微細なベース
コンタクトやグラフトベースの形成が難しくなる。一
方、厚いフィールド絶縁膜を気相成長法などで形成する
場合には凸型シリコン領域にバーズビークが延びること
はないが、凸型シリコン領域とフィールド酸化膜の平坦
化とベースコンタクトをセルフアライン的に形成するこ
とができなかった。
〔問題点の解決するための手段〕
本発明は従来の問題点を解決し、さらに高速なバイポ
ーラトランジスタを実現するため、シリコン半導体基板
の主面上に、側面を第1のシリコン酸化膜層と第1のシ
リコン窒化膜層で覆い、かつ上面を第2のシリコン酸化
膜層と第2のシリコン窒化膜層と第1のポリシリコン層
で覆った凸型のシリコン単結晶領域を形成する第1の工
程と、前記凸型のシリコン単結晶領域以外の平坦なシリ
コン単結晶面上に前記第1のシリコン窒化膜層に接し、
かつ前記第1のポリシリコン層の表面と概ね平面となる
表面を有する第3のシリコン酸化膜を形成する第2の工
程と、前記第1のポリシリコン層を除去する第3の工程
と、前記第2のシリコン窒化膜層のパターンエッジを起
点に、前記凸形のシリコン単結晶領域の側面に所定の幅
でベースコンタクト窓を形成する第4の工程と、前記第
1乃至第4の工程を施したシリコン半導体基板表面全面
にボロンを導入する第5の工程と、前記第5の工程を施
したシリコン半導体表面全面に第2のポリシリコン層を
形成する第6の工程と、前記第5の工程により導入した
ボロンを、前記第6の工程で形成した第2のポリシリコ
ン層とグラフトベース部へ拡散させるための熱処理を行
う第7の工程と、前記第5の工程により導入したボロン
の含有量の少ない前記第6の工程で形成した第2のポリ
シリコン層を選択的にエッチングする第8の工程と、前
記選択的にエッチングした第2のポリシリコン層の表面
を酸化して第4のシリコン酸化膜層を形成する第9の工
程と、前記第4のシリコン酸化膜層をマスクとして前記
第2のシリコン窒化膜層と第2のシリコン酸化膜層をエ
ッチングしてエミッタコンタクト窓を形成する第10の工
程と、前記エミッタコンタクト窓上に砒素添加されたポ
リシリコン層を形成する第11の工程とを含んでなること
を特徴とするバイポーラトランジスタの製造法である。
〔作用〕
本発明はバイポーラトランジスタを形成する凸型単結
晶領域の上面と側面を共に窒化膜で保護することによっ
てフィールド絶縁膜と直接接しない様にしたこと、フィ
ールド絶縁膜として気相成長法によって堆積した厚いシ
リコン酸化膜をもちいること、側面の窒化膜を利用して
微細なベースコンタクトを凸形単結晶領域の側面にパタ
ーンエッジを起点に所定の幅でセルフアライン的に形成
することを特徴としている。これらの特徴によって微細
な凸型単結晶領域がバーズビークの影響を受けた変形す
ることがなく、かつコンタクトを含んだベース領域を再
現性よく形成することができる。その結果トランジスタ
を高速化できる。以下図面にもとづき実施例について説
明する。
〔実施例〕
第1図a乃至oは本発明の集積型バイポーラトランジ
スタの製造法の製造工程を示したものである。
第1図において、1はシリコン基板、2はN型低抵抗
の埋込層、3はN型のエピタキシャル層、4はN型低抵
抗のコレクタ補償層、5はシリコン酸化膜層、6はシリ
コン窒化膜層、6−1はパターンエッジ、7はポリシリ
コン層、8はエミッタとベースを形成する領域、9はコ
レクタを形成する領域、10はシリコン酸化膜層、11はシ
リコン窒化膜層、12はP型のチャンネルカット領域、13
はシリコン酸化膜層、14はレジストなどの有機膜、15は
レジストなどの有機膜、17,17−1,17−2はポリシリコ
ン層、18はP型のグラフトベース領域、18−1はグラフ
トベースのコンタクト窓、20はシリコン酸化膜層、21は
ポロン添加ポリシリコン層、22はエミッタコンタクト領
域、23はコレクタタコンタクト領域、24は真性ベース領
域、25は砒素添加ポリシリコン、26はエミッタ領域、27
はシリコン酸化膜、28はベース電極、29はエミッタ電
極、30はコレクタ電極、31はシリコン酸化膜である。
第1図からわかるように、本発明の製造法を用いて製
造したトランジスタのP型のグラフトベース領域18のコ
ンタクト窓18−1は極めて微細な幅のものであり、しか
も以下に述べる製造法によればコンタクト窓はシリコン
窒化膜層6のパターンエッジ6−1を基準として開ける
ので極めて制御性よく形成できる。その結果トランジス
タを高速化することができる。第1図a乃至oの製造プ
ロセスの流れに従って本発明のトランジスタの製造法を
説明する。
第1図aはシリコン基板1の上にN型低抵抗の埋込層
2、N型のエピタキシャル層3、N型低抵抗のコレクタ
補償層4を通常のよく知られた方法で形成した後、その
表面を薄く熱酸化することによってシリコン酸化膜層5
を形成し、その上に気相成長法によってシリコン窒化膜
6、ポリシリコン層7、シリコン酸化膜31を形成する。
第1図bではコレクタ補償層4にマスタ合わせしてま
ずシリコン酸化膜31からシリコン酸化膜層5までをエッ
チングしホトレジストを一旦取り除いたうえでシリコン
酸化膜31等をマスクパターンとしてシリコン基板1を異
方性のあるドライエッチング法によってエッチングしシ
リコンの凸型のエミッタとベースを形成する領域8とコ
レクタを形成する領域9(以下凸型シリコン領域8,9と
略記する。)を形成する。凸型シリコン領域8と9の間
はN型低抵抗の埋込層2がつながるように浅くエッチン
グする必要があるがこれはシリコン基板1のエッチング
の途中で凸型シリコン領域8と9の間におおまかなマス
ク合わせによってレジストマスクを形成してこの部分だ
け浅くエッチングする。このあとこの上面に熱酸化法に
よってシリコン酸化膜層10、気相成長法によってシリコ
ン窒化膜層11を形成した後、異方性ドライエッチング法
をもちいて両薄膜をエッチングし、凸型シリコン領域8
と9の側面だけにシリコン酸化膜層10とシリコン窒化膜
層11を残す。このシリコン窒化膜層11は後の工程のため
にシリコン窒化膜層6より充分薄く形成する。たとえば
シリコン窒化膜層6は1500A、シリコン窒化膜層11は300
A程度に設定する。シリコン窒化膜層6を厚く形成する
代りに、シリコン窒化膜層6とポリシリコン層7の間に
薄い酸化膜を形成してもよい。ボロンをイオン打ち込み
してP型のチャンネルカット領域12を形成する工程はこ
のあと続けてもよいし、凸型シリコン領域8と9の形成
後ただちに行ってもよい。
第1図cはこの上にシリコン酸化膜層13を気相成長法
によって形成したのち、レジスト層としての有機膜14の
形成と凸型シリコン領域8と9の周囲のおおまかなホト
エッチング、第2のレジスト層としての有機膜15の形成
による表面平坦化を行ったところである。シリコン酸化
膜層13は凸型シリコン領域8や9の高さよりも充分厚く
形成する。シリコン酸化膜層13を気相成長法で形成する
まえにシリコン基板1を熱酸化してシリコン酸化膜層13
の底面を薄い熱酸化膜としてもよい。つぎに基板表面平
坦化用の有機膜14としてレジスト等を形成し凸型シリコ
ン領域8と9の周辺をおおまかにホトエッチングした
後、再度基板表面平坦化用の膜としてレジスト層の有機
膜15を形成する。基板表面平坦化用の膜としてはレジス
トに限らずさまざまな有機膜、無機膜を用いて良いこと
はいうまでもない。つぎにこの平坦化された基板をイオ
ンミリング法など材料によってエッチング速度が変わる
ことのすくない手法でエッチングする。このときシリコ
ン酸化膜層13は凸型シリコン領域8,9の段差高さにくら
べて充分厚いのでレジスト層の有機膜14が完全にエッチ
ングされた基板表面全体がシリコン酸化膜層13となって
平坦化された後でも、第1図dに示すようにシリコン酸
化膜層13は凸型シリコン領域8と9の上に残っている。
ここまでのエッチング終了判定はエッチングチャンバ内
のガスからの発光スペクトルの強度をモニタすることの
よっておこなうことができる。そこでつぎにシリコン酸
化膜層13を弗酸と弗化アンモニウムの混合液によってエ
ッチングするとポリシリコン層7が表面に顔をだしたと
ころでこの部分は疎水性となる。したがって確実にエッ
チングの終了判定をおこなうことが出来る。シリコン酸
化膜層13の膜圧がかなり厚いのでこのエッチングの終了
時刻はシリコン基板1の面上でバラツクので、すべての
凸型シリコン領域8と9の表面が疎水性になるまでエッ
チングを継続する。すると一般には第1図eの工程にお
いてシリコン酸化膜層13の上面はポリシリコン層7の上
面よりわずかに下がった構造となる。
次にポリシリコン層7を可性カリ水溶液によって除去
し、さらに燐酸によってパターエッジのシリコン窒化膜
層11をエッチングしたのが第1図fである。このときシ
リコン窒化膜層6も同時にエッチングされるがシリコン
窒化膜層11をシリコン窒化膜層6に比べて充分薄く形成
されているので、このエッチング終了後もシリコン窒化
膜層6は充分の厚さを保っている。シリコン窒化膜層6
のうえに酸化膜が有る場合には、この酸化膜によって下
地窒化膜は保護されエッチングされない。6−1はシリ
コン窒化膜層6のパターンエッジである。第1図gはこ
の基板を弗酸と弗化アンモニウムの混合液でわずかにエ
ッチングしたところである。さらに燐酸によってパター
ン端のシリコン窒化膜層11、弗酸と弗化アンモニウムの
混合液でシリコン酸化膜層10をエッチングしたのが第1
図hである。このときシリコン窒化膜層6も同時にエッ
チングされるがシリコン窒化膜層11はシリコン窒化膜層
6に比べて充分薄く形成されているので、このエッチン
グ終了後もシリコン窒化膜層6は充分の厚さを保ってい
る。第1図fからhまでのエッチングはバラツキのすく
ないエッチング手法であり、しかも膜厚が薄く膜厚バラ
ツキの少ないシリコン酸化膜層5とシリコン酸化膜層6
のパターンエッジ6−1を起点として開始されるので、
これらの工程によってシリコン上面からの距離バラツキ
の極めて少ないP型のグラフトベース領域18のコンタク
ト窓18−1が確実に形成できる。
つぎに第1図hの基板全面にボロンをイオン打ち込み
する。打ち込み条件は5kVから15kV程度の低加速電圧で
1×1016dose以上とすることが望ましい。この基板を弗
酸と弗化アンモニウムの混合液でわずかにエッチング
し、打ち込まれたイオン分布の最も高濃度の領域がシリ
コン酸化膜層13の表面に現れるようにする。つぎに第1
図iのようにこの基板上にポリシリコン層17を形成す
る。
この基板を900℃から950℃程度の温度で熱処理する
と、酸化膜と窒化膜中でのボロンの拡散係数の違いによ
って、第1図jのようにシリコン酸化膜層13上のポリシ
リコン層17−1はボロンが高濃度に拡散してゆき、シリ
コン窒化膜層6上のポリシリコン層17−2はノンドープ
のままとなる。ただしシリコン窒化膜層6のパターンエ
ッジ6−1付近ではシリコン酸化膜層13からのボロン拡
散がある。またこの熱処理でボロンがベースコンタクト
窓18−1から単結晶に拡散してゆきグラフトベース18が
形成される。この基板を可性カリ水溶液によってエッチ
ングするとノンドープポリシリコンだけが選択的にエッ
チングされ第1図kのようにシリコン窒化膜層6が表面
に現れる。ポリシリコンは針状に結晶成長しているため
ボロンは縦方向にはきわめて高速に拡散してゆくが、横
方向への拡散は単結晶での拡散と同程度である。したが
ってグラフトペース18の横方向の長さは残留ポリシリコ
ンの横方向長さと概略一致している。
つぎに大まかなマスク合わせによって凸型シリコン領
域8のまわりをレジストパターンによって保護してから
四塩化珪素などを主成分とするドライエッチング法によ
ってポリシリコンをエッチングする。このポリシリコン
は全部エッチングしてしまってもよいし、つぎのポリシ
リコン酸化工程でできるシリコン酸化膜層20によって、
ボロン添加ポリシリコン層21が同一基板上の他のボロン
添加ポリシリコン層21と分離できる程度に残しておいて
もよい。この酸化工程終了後の様子を第1図lに示す。
このあとシリコン酸化膜層20をマスクにしてシリコン窒
化膜層6とシリコン酸化膜層5をエッチングしたのが第
1図mである。つぎに砒素添加ポリシリコン25を表面に
形成し、凸型シリコン8と9の上にだけ残るように通常
のホトエッチング工程によってパターン形成をおこな
う。または第1図nのように平坦化したのちエッチバッ
クしてポリシリコンをコンタクト窓のなかだけに選択的
に残してもよい。最後に第1図oに示したように薄くシ
リコン酸化膜27を形成しコンタクト窓をあけてベース電
極28、エミッタ電極29、コレクタ電極30を形成する。
以上の工程によって製造されるトランジスタのグラフ
トベース18のコンタクト窓18−1はシリコン窒化膜層6
のパターンエッジ6−1を基準としてセルフアライン的
にあけた極めて微細な幅のものとなる。その結果トラン
ジスタを高速化することができる。
本発明の製造法に以下の工程をくわえるとボロン添加
ポリシリコン層21の上にシリサイド膜を形成できる。第
1図kにおいて全面にモリブデンや白金などポリシリコ
ンと反応してシリサイド膜を形成できる金属を堆積し、
その後熱処理によってシリサイド膜を形成し、のこった
金属を選択的にエッチングすることによって、ポリシリ
コン上にだけシリサイド膜を形成する。モリブデンのエ
ッチング液としてはたとえば燐酸、硝酸、酢酸の混合液
をもちいることが出来る。シリサイド膜はポリシリコン
と同じように酸化できるので、この後第1図lの工程に
はいれば最終的にポリシリコン上にシリサイド膜がセル
フアライン的にのった構造が実現する。この構造により
ポリシリコンに起因するベース抵抗を減少することがで
きトランジスタをよりいっそう高速化することができ
る。
また上記実施例のなかで述べられている平坦な分離島
の形成工程はその代表的な例を示したのであって、たと
えば第1図aからdまでの工程は、溝形分離島形成法な
ど従来からよく知られている他の方法を僅かに変更する
ことによって代用できることは明らかである。
〔発明の効果〕
以上説明したように、本発明はバイポーラトランジス
タを形成する凸型単結晶領域の上面と側面を窒化膜で覆
うことによってこの領域が酸化されることを防止すると
共に、厚いフィールド酸化膜を気相成長法によるシリコ
ン酸化膜で形成し、かつ微細なベースコンタクトを凸形
単結晶領域の側面にパターンエッジを起点に所定の幅で
形成することを特徴としている。したがって狭い凸型シ
リコン層中に、狭い真性ベース幅にみあった狭いベース
コンタクトと浅いグラフトベースを持ったベース形状を
実現することができる。その結果ベース・コレクタ容
量、コレクタシリーズ抵抗、キャリアのコレクタ空乏層
走行時間、真性ベース幅を狭めキャリアのベース内走行
時間を減らすことができる。このようなわけで従来より
高速なトランジスタを容易に実現できる利点がある。
【図面の簡単な説明】
第1図のa乃至oは本発明の集積型NPN型バイポーラト
ランジスタの製造法の製造工程を示したものである。 1はシリコン基板、 2はN型低抵抗の埋込層、 3はN型のエピタキシャル層、 4はN型低抵抗のコレクタ補償層、 5はシリコン酸化膜層、 6はシリコン窒化膜層、 6−1はパターンエッジ、 7はポリシリコン層、 8はエミッタとベースを形成する領域、 9はコレクタを形成する領域、 10はシリコン酸化膜層、 11はシリコン窒化膜層、 12はP型のチャンネルカット領域、 13はシリコン酸化膜層、 14はレジストなどの有機膜、 15はレジストなどの有機膜、 17,17−1,17−2はポリシリコン層、 18はP型のグラフトベース領域、 18−1はグラフトベースのコンタクト窓、 20はシリコン酸化膜層、 21はボロン添加ポリシリコン層、 22はエミッタコンタクト領域、 23はコレクタコンタクト領域、 24は真性ベース領域、 25は砒素添加ポリシリコン、 26はエミッタ領域、 27はシリコン酸化膜、 28はベース電極、 29はエミッタ電極、 30はコレクタ電極、 31はシリコン酸化膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】シリコン半導体基板の主面上に、 側面を第1のシリコン酸化膜層と第1のシリコン窒化膜
    層で覆い、かつ上面を第2のシリコン酸化膜層と第2の
    シリコン窒化膜層と第1のポリシリコン層で覆った凸型
    のシリコン単結晶領域を形成する第1の工程と、 前記凸型のシリコン単結晶領域以外の平坦なシリコン単
    結晶面上に前記第1のシリコン窒化膜層に接し、かつ前
    記第1のポリシリコン層の表面と概ね平面となる表面を
    有する第3のシリコン酸化膜層を形成する第2の工程
    と、 前記第1のポリシリコン層を除去する第3の工程と、 前記第2のシリコン窒化膜層のパターンエッジを起点
    に、前記凸形のシリコン単結晶領域の側面に所定の幅で
    ベースコンタクト窓を形成する第4の工程と、 前記第1乃至第4の工程を施したシリコン半導体基板表
    面全面にボロンを導入する第5の工程と、 前記第5の工程を施したシリコン半導体表面全面に第2
    のポリシリコン層を形成する第6の工程と、 前記第5の工程により導入したボロンを、前記第6の工
    程で形成した第2のポリシリコン層とグラフトベース部
    へ拡散させるための熱処理を行う第7の工程と、 前記第5の工程により導入したボロンの含有量の少ない
    前記第6の工程で形成した第2のポリシリコン層を選択
    的にエッチングする第8の工程と、 前記選択的にエッチングした第2のポリシリコン層の表
    面を酸化して第4のシリコン酸化膜層を形成する第9の
    工程と、 前記第4のシリコン酸化膜層をマスクとして前記第2の
    シリコン窒化膜層と第2のシリコン酸化膜層をエッチン
    グしてエミッタコンタクト窓を形成する第10の工程と、 前記エミッタコンタクト窓上に砒素添加されたポリシリ
    コン層を形成する第11の工程と を含んでなることを特徴とするバイポーラトランジスタ
    の製造法。
JP20351886A 1986-08-29 1986-08-29 バイポ−ラトランジスタの製造法 Expired - Fee Related JPH0831464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20351886A JPH0831464B2 (ja) 1986-08-29 1986-08-29 バイポ−ラトランジスタの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20351886A JPH0831464B2 (ja) 1986-08-29 1986-08-29 バイポ−ラトランジスタの製造法

Publications (2)

Publication Number Publication Date
JPS6358964A JPS6358964A (ja) 1988-03-14
JPH0831464B2 true JPH0831464B2 (ja) 1996-03-27

Family

ID=16475479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20351886A Expired - Fee Related JPH0831464B2 (ja) 1986-08-29 1986-08-29 バイポ−ラトランジスタの製造法

Country Status (1)

Country Link
JP (1) JPH0831464B2 (ja)

Also Published As

Publication number Publication date
JPS6358964A (ja) 1988-03-14

Similar Documents

Publication Publication Date Title
US4407060A (en) Method of manufacturing a semiconductor device
JPH0695524B2 (ja) バイポーラ・トランジスタの製造方法
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
JPH0897227A (ja) バイポーラトランジスタ及びその製造方法
US4485552A (en) Complementary transistor structure and method for manufacture
KR960006108B1 (ko) 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조
JPH0727915B2 (ja) 半導体装置の製造方法
JPH025432A (ja) 半導体装置の製造方法
JPH0648690B2 (ja) 半導体装置の製造方法
JPH0831464B2 (ja) バイポ−ラトランジスタの製造法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
EP0042380B1 (en) Method for achieving ideal impurity base profile in a transistor
US4675983A (en) Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions
JPH034538A (ja) バイポーラ型半導体装置
JPS6220711B2 (ja)
JP2576664B2 (ja) Npnトランジスタの製造方法
JPS594073A (ja) 半導体装置の製造方法
JP3077638B2 (ja) 半導体装置の製造方法
JPH01108772A (ja) バイポーラトランジスタの製造方法
KR920005127B1 (ko) 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법
JP2828126B2 (ja) 半導体装置及びその製造方法
JPS617664A (ja) 半導体装置およびその製造方法
JPH0669044B2 (ja) 半導体装置の製造方法
JPS628029B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees