JPH08307262A

JPH08307262A - 周波数シンセサイザ

Info

Publication number: JPH08307262A
Application number: JP7110439A
Authority: JP
Inventors: Koji Hashimoto; 興二橋本; Yoshitaka Nagatomi; 義孝永富
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-05-09
Filing date: 1995-05-09
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】高速に周波数切り換えが行える周波数シンセ
サイザを提供する。【構成】電圧制御発振器１の高調波を帯域通過フィル
タ１１で取り出し、この取り出した信号を分周器１３で
分周した信号と基準信号発生器７とを位相比較器６で比
較し、積分器８を介して電圧制御発振器１にフィードバ
ックして、電圧制御発振器１を位相制御するもので、電
圧制御発振器１の高調波出力を利用して位相比較器６を
構成することにより、位相比較周波数を高くすることが
でき、周波数切り換えを高速に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は携帯電話や自動車電話な
どの移動帯通信機器に使用する周波数シンセサイザに関
するものである。

【０００２】

【従来の技術】近年、移動帯通信機器ではデジタル方式
の信号伝送が主になってきている。このデジタル方式の
移動帯通信機器では高速で周波数が切り換えられる周波
数シンセサイザが必要とされている。

【０００３】以下に図面を参照しながら、従来の周波数
シンセサイザの一例について説明する。

【０００４】図７は従来のパルススワロー方式の周波数
シンセサイザの構成を示す図である。図７において、１
０１は電圧制御発振器、１０９は出力端子である。１０
３はＮ分周と（Ｎ＋１）分周とに切り換えられるデュア
ルモジュラス分周器、１０４はカウント数Ｐのプログラ
マブルカウンタ、１０５はカウント数Ａのスワローカウ
ンタであり、これら３つで分周器１１０が構成されてい
る。デュアルモジュラス分周器１０３はスワローカウン
タ１０５のオーバーフロー信号によって（Ｎ＋１）分周
からＮ分周に切り換わり、プログラマブルカウンタ１０
４のオーバーフロー信号で（Ｎ＋１）分周に戻る。１０
２は分配器で、電圧制御発振器１０１の出力を出力端子
１０９側と分周器１１０側に分配する。１０７は基準信
号発生器である。１０６は位相比較器であり、分周器１
１０の出力信号と基準信号発生器１０７の出力信号の位
相を比較する。１０８は積分器であり、位相比較器１０
６の位相誤差出力に応じた電圧制御発振器１０１の制御
電圧を出力する。

【０００５】以下のように構成された周波数シンセサイ
ザについて、以下その動作を説明する。

【０００６】分配器１０２で分周器１１０側に分配され
た電圧制御発振器１０１の出力（周波数Ｆ０）は分周器
１１０によって（Ｎ×Ｐ＋Ａ）分周され、周波数は（Ｆ
０／（Ｎ×Ｐ＋Ａ））となり、基準信号発生器１０７の
出力（周波数Ｆｒ）と位相比較器１０６で位相比較され
る。そして、位相比較器１０６の位相誤差出力は積分器
１０８で積分されて電圧制御発振器１０１の周波数制御
端子に供給される。その結果、電圧制御発振器１０１の
発振周波数Ｆ０は、Ｆ０＝Ｆｒ（Ｎ×Ｐ＋Ａ）となる。したがって、ＰとＡの値を所望の値にすること
により、電圧制御発振器１０１の発振周波数Ｆ０を基準
信号発生器１０７の出力周波数Ｆｒ（位相比較周波数で
もある）の間隔で制御することができる（例えば、「Ｐ
ＬＬの基本と応用」１２１ページ、角田秀夫著）。

【０００７】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、基準信号発生器１０７の出力周波数Ｆｒ
は通信システムのチャンネル間隔の整数分の１にしか設
定できず、携帯電話や自動車電話ではＦｒは数１０ｋＨ
ｚ以下となる。その結果、フィードバックループの応答
が遅くなり、高速に周波数切り換えを行うことができな
いという問題点を有していた。

【０００８】本発明は上記問題点に鑑み、高速に周波数
を切り換えられる周波数シンセサイザを提供することを
目的とする。

【０００９】

【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、電圧制御発振器と、前記電圧制御発
振器の出力側に接続された分配器と、前記分配器の第１
の出力側に接続された出力端子と、前記分配器の第２の
出力側に接続され、前記電圧制御発振器の所望の高調波
を分周する分周器と、前記分周器の出力側と前記基準信
号発生器の出力側とに接続された位相比較器と、前記位
相比較器の出力側と前記電圧制御発振器の制御端子の間
に接続された積分器とを備えた構造としたものである。

【００１０】

【作用】本発明は上記した構成によって電圧制御発振器
の所望の高調波を分周して位相比較を行うので、基準信
号発生器の出力周波数を高くすることができ、その結果
フィードバックループの応答が早くなり、高速に発振周
波数を切り換えることが可能となる。

【００１１】

【実施例】以下本発明の一実施例の周波数シンセサイザ
について、図面を参照しながら説明する。

【００１２】図１は本発明の第１の実施例における周波
数シンセサイザの構成図を示すものである。図１におい
て、１は電圧制御発振器、９は出力端子である。３はＮ
分周と（Ｎ＋１）分周とに切り換えられるデュアルモジ
ュラス分周器、４はカウント数Ｐのプログラマブルカウ
ンタ、５はカウント数Ａのスワローカウンタであり、こ
れら３つで分周器１０が構成されている。デュアルモジ
ュラス分周器３はスワローカウンタ５のオーバーフロー
信号によって（Ｎ＋１）分周からＮ分周に切り換わり、
プログラマブルカウンタ４のオーバーフロー信号で（Ｎ
＋１）分周に戻る。２は分配器で、電圧制御発振器１の
出力を出力端子９側と分周器１０側に分配する。７は基
準信号発生器である。６は位相比較器であり、分周器１
０の出力信号と基準信号発生器７の出力信号の位相を比
較する。８は積分器であり、位相比較器６の位相誤差出
力に応じた電圧制御発振器１の制御電圧を出力する。

【００１３】以下のように構成された周波数シンセサイ
ザについて、以下その動作を説明する。

【００１４】電圧制御発振器１からは基本波Ｆ０のほか
に高調波（基本波Ｆ０の整数倍）が出力される。分配器
２で分周器１０側に分配された電圧制御発振器１の出力
は分周器１０によって（Ｎ×Ｐ＋Ａ）分周されるが、こ
こで図７に示した従来例との相違点はデュアルモジュラ
ス分周器３が所望の高調波、例えばＭ×Ｆ０（Ｍは整
数）の近傍の周波数帯で動作し、基本波や他の高調波の
周波数帯域では動作しないことである。したがって、分
周器１０の出力周波数は（Ｍ×Ｆ０／（Ｎ×Ｐ＋Ａ））
となる。この信号が基準信号発生器１０７の出力（周波
数ＦＲ）と位相比較器１０６で位相比較され、位相比較
器１０６の位相誤差出力は積分器１０８で積分されて電
圧制御発振器１０１の周波数制御端子に供給される。そ
の結果、電圧制御発振器１０１の基本波の発振周波数Ｆ
０は、Ｆ０＝（ＦＲ／Ｍ）×（Ｎ×Ｐ＋Ａ）となり、ＰとＡの値を所望の値にすることにより、電圧
制御発振器１の発振周波数Ｆ０を基準信号発生器７の出
力周波数ＦＲ（位相比較周波数でもある）の１／Ｍ間隔
で制御することができる。そして、出力端子９からは電
圧制御発振器１の基本波Ｆ０を取り出す。つまり、出力
端子９から同じ周波数帯、同じ間隔で信号を取り出すと
した場合、従来例と比較すると本実施例の場合は基準信
号発生器７の出力周波数がＦＲ＝Ｆｒ×Ｍと高くすることができる。

【００１５】以上のように本実施例によれば、電圧制御
発振器１の所望の高調波を分周器１０で分周して位相比
較することにより、チャンネル間隔よりも基準信号発生
器７の出力周波数ＦＲを高くすることができ、フィード
バックループの応答が早くなるので、周波数切り換えを
高速に行うことができる。

【００１６】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は本発明の第２の実施例に
おける周波数シンセサイザの構成図、図３は図２に示し
た周波数シンセサイザを回路基板上に構成する際の実装
形態図であり、（ａ）は内部上面図、（ｂ）は内部側面
図である。

【００１７】図２において、１１は帯域通過フィルタ、
１２はＮ分周と（Ｎ＋１）分周とに切り換えられるデュ
アルモジュラス分周器であり、図１に示した第１の実施
例と異なるのは帯域通過フィルタ１１を分配器２とデュ
アルモジュラス分周器１２の間に設けた点である。１３
は分周器であり、デュアルモジュラス分周器１２とプロ
グラマブルカウンタ４とスワローカウンタ５で構成され
ている。また、図３において、１４は金属壁、１５は回
路基板である。

【００１８】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。電圧制御発振器１の
出力からは基本波Ｆ０のほかに高調波（基本波Ｆ０の整
数倍）が出力され、分配器２で分配される。帯域通過フ
ィルタ１１は所望の高調波、例えば（Ｍ×Ｆ０）を通過
させて、デュアルモジュラス分周器１２に入力する。こ
こで、図２に示した構成の回路の実装形態は、図３に示
すように電圧制御発振器１、分配器２および帯域通過フ
ィルタ１１の入力端子は金属壁１４で囲まれた内部に配
置されており、帯域通過フィルタ１１の出力端子や分周
器１３とは分離されている。つまり、回路基板１５上の
金属壁１４は下面が開口した箱型となっており、その外
周壁には３つの開口１４ａ〜１４ｃが設けられている。
これらの開口１４ａ，１４ｂは夫々配線接続のためのも
のであり、また開口１４ｃは帯域通過フィルタ１１を配
置するためのものである。開口１４ｃ部分についてさら
に説明すると、開口１４ａは帯域通過フィルタ１１より
も極わずかに大きい開口であり、かつ、帯域通過フィル
タ１１はこの開口１４ｃの左右にわたって設置されてお
り、分配器２からの信号が帯域通過フィルタ１１内部で
処理され、所望の高調波だけが左側、つまり金属壁１４
外に供給される際に、所望の高調波の周波数以下の信号
が金属壁１４外に漏洩しないようになっている。その結
果、帯域通過フィルタ１１で選択した所望の高調波以外
の信号が分周器１３に入力されないようになっている。
以上のように構成することにより、図７に示した従来例
に比べて、基準信号発生器７の出力周波数をＭ倍に高く
することができ、しかも、電圧制御発振器１の基本波Ｆ
０は基準信号発生器７の出力周波数ＦＲの１／Ｍ間隔で
制御することができる。

【００１９】以上のように、本実施例によれば分配器２
とデュアルモジュラス分周器１２の間に電圧制御発振器
１の所望の高調波を取り出す帯域通過フィルタ１１を設
けることにより、広帯域に動作するデュアルモジュラス
分周器を用いても、電圧制御発振器１の所望の高調波を
用いて位相比較することができ、チャンネル間隔よりも
基準信号発生器７の出力周波数ＦＲを高くすることがで
き、フィードバックループの応答が速くなるので、周波
数切り換えを高速に行うことができる。

【００２０】なお、本実施例においては帯域通過フィル
タ１１を開口１４ｃの左右にわたって設置したが、帯域
通過フィルタ１１を開口１４ｃの左右どちらかに設置す
る際には、帯域通過フィルタ１１の入力端子あるいは出
力端子を開口１４ｃの極近傍に配置し、かつ、開口１４
ｃを少なくとも帯域通過フィルタ１１で選択する所望の
高調波の半波長よりも短い物理長にすることで、所望の
高調波の周波数以下の信号が分周器１３に入力されるの
を防ぐことができる。

【００２１】以下本発明の第３の実施例について図面を
参照しながら説明する。図４は本発明の第３の実施例に
おける周波数シンセサイザの構成図である。

【００２２】図４において、１６は狭帯域増幅器であ
り、図１に示した第１の実施例と異なるのは狭帯域増幅
器１６を分配器２とデュアルモジュラス分周器１２の間
に設けた点である。

【００２３】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。電圧制御発振器１の
出力からは基本波Ｆ０のほかに高調波（基本波Ｆ０の整
数倍）が出力され、分配器２で分配される。狭帯域増幅
器１６は所望の高調波、例えば（Ｍ×Ｆ０）を取り出す
と同時にデュアルモジュラス分周器１２に必要な電力に
増幅してデュアルモジュラス分周器１２に入力する。ま
た、狭帯域増幅器１６は所望の高調波以外の信号を減衰
させるので、第２の実施例における狭帯域フィルタ１１
と同等の効果も有している。ここで、図３に示した第２
の実施例の実装形態と同じように、図４に示した周波数
シンセサイザを回路基板上に構成する際には、電圧制御
発振器１、分配器２および狭帯域増幅器１６の入力回路
は金属壁１４で囲まれた内部に配置されており、狭帯域
増幅器１６の出力回路や分周器１３とは分離されてい
る。本実施例における開口１４ｃ部分についてさらに説
明すると、回路基板１５に狭帯域増幅器１６を直接構成
する際には、開口１４ｃに増幅素子（トランジスタ等）
が設置され、かつ、金属壁１４内に増幅素子の入力端子
が配置され、金属壁１４外に増幅素子の出力端子が配置
される。さらに、開口１４ｃは増幅素子を設置するに必
要な最小の大きさとする。以上のように構成することに
より、図７に示した従来例に比べて、基準信号発生器７
の出力周波数をＭ倍に高くすることができる。しかも、
電圧制御発振器１の基本波Ｆ０は基準信号発生器７の出
力周波数ＦＲの１／Ｍ間隔で制御することができる。

【００２４】以上のように、本実施例によれば分配器２
とデュアルモジュラス分周器１２の間に電圧制御発振器
１の所望の高調波を取り出すと同時にデュアルモジュラ
ス分周器１２に必要な電力に増幅する狭帯域増幅器１６
を設けているので、広帯域に動作するデュアルモジュラ
ス分周器を用いても、あるいは電圧制御発振器１の高調
波出力レベルが小さくても電圧制御発振器１の所望の高
調波を用いて位相比較することができ、チャンネル間隔
よりも基準信号発生器７の出力周波数ＦＲを高くするこ
とができ、フィードバックループの応答が速くなるの
で、周波数切り換えを高速に行うことができる。

【００２５】以下本発明の第４の実施例について図面を
参照しながら説明する。図５は本発明の第４の実施例に
おける周波数シンセサイザの構成図である。

【００２６】図５において、１７は分布定数回路などを
用いて構成した周波数特性を持った分配器であり、図１
に示した第１の実施例と異なるのは分配器１７に周波数
特性を持たせた点である。

【００２７】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。電圧制御発振器１の
出力からは基本波Ｆ０のほかに高調波（基本波Ｆ０の整
数倍）が出力され、分配器１７で分配される。この時、
分配器１７は周波数特性を持っており、分周器１３側へ
は所望の高調波、例えば（Ｍ×Ｆ０）を出力し、出力端
子９側へは基本波を出力する。ここで、図３に示した第
２の実施例の実装形態と同じように、図５に示した周波
数シンセサイザを回路基板上に構成する際には、電圧制
御発振器１、分配器１７の入力端子および分配器１７の
出力端子９側の出力端子１７ａは金属壁１４で囲まれた
内部に配置されており、分配器１７の分周器１３側の出
力端子１７ｂや分周器１３とは分離されている。つま
り、本実施例においては、分配器１７が開口１４ｃに設
置され、分配器１７の入力端子と出力端子１７ａが金属
壁１４内にあり、出力端子１７ｂが金属壁１４外にあ
る。したがって、図７に示した従来例に比べて、基準信
号発生器７の出力周波数をＭ倍に高くすることができ
る。しかも、電圧制御発振器１の基本波Ｆ０は基準信号
発生器７の出力周波数ＦＲの１／Ｍ間隔で制御すること
ができる。

【００２８】以上のように、本実施例によれば分配器１
７に周波数特性を持たせて所望の高調波を分周器１３側
に取り出すので、広帯域に動作するデュアルモジュラス
分周器を用いても電圧制御発振器１の所望の高調波を用
いて位相比較することができ、チャンネル間隔よりも基
準信号発生器７の出力周波数ＦＲを高くすることがで
き、フィードバックループの応答が速くなるので、周波
数切り換えを高速に行うことができる。

【００２９】以下本発明の第５の実施例について図面を
参照しながら説明する。図６は本発明の第５の実施例に
おける周波数シンセサイザの構成図である。

【００３０】図６において、１８は逓倍器であり、図１
に示した第１の実施例と異なるのは逓倍器１８を分配器
２とデュアルモジュラス分周器３の間に設けた点であ
る。

【００３１】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。電圧制御発振器１の
出力信号（周波数Ｆ０）は、分配器２で逓倍器１８側と
出力端子９側に分配される。逓倍器１８は周波数をＭ倍
にし、分周器１０に入力する。ここで、本実施例の実装
形態としては第２の実施例と同じように開口１４ｃに逓
倍素子（トランジスタ等）を設置し、金属壁１４内に電
圧制御発振器１、分配器２および逓倍器１８の入力回路
を設置し、逓倍器１８の出力回路と分周器１０は金属壁
１４外に設置する。以上により、図７に示した従来例に
比べて、基準信号発生器７の出力周波数をＭ倍に高くす
ることができる。しかも、電圧制御発振器１の基本波Ｆ
０は基準信号発生器７の出力周波数ＦＲの１／Ｍ間隔で
制御することができる。

【００３２】以上のように、本実施例によれば分配器２
と分周器１０の間に逓倍器１８を設けているので、電圧
制御発振器１の出力周波数のＭ倍の周波数で位相比較す
ることができ、チャンネル間隔よりも基準信号発生器７
の出力周波数ＦＲを高くすることができ、フィードバッ
クループの応答が速くなるので、周波数切り換えを高速
に行うことができる。なお、逓倍器１８から所望の信号
以外の信号がほとんど出力されていない場合には、本実
施例においても第２から第４の実施例で示した分周器１
３を使用することができる。

【００３３】なお、第１、第２、第３、第４および第５
の実施例において、分配器２または１７と出力端子９と
の間に電圧制御発振器１の基本波Ｆ０を取り出す帯域通
過フィルタや出力電力を増幅あるいは出力負荷変動によ
る影響を緩和する緩衝増幅器を必要に応じて設けてもか
まわない。

【００３４】また、第１、第２、第３、第４および第５
の実施例において、閉ループ内の任意の個所に信号増幅
や不要信号除去のために増幅器やフィルタを必要に応じ
て設けてもかまわない。

【００３５】また、第１、第２、第３、第４および第５
の実施例において、パルススワロー方式を利用している
が、他の方式を利用してもかまわない。

【００３６】また、第２の実施例において帯域通過フィ
ルタ１１の代わりに帯域通過フィルタや高域通過フィル
タまたは両者を組み合わせたフィルタを用いてもかまわ
ない。

【００３７】また、第３の実施例において狭帯域増幅器
１６に所望の高調波周波数よりも最高発振周波数の高い
トランジスタを用いることにより、増幅と同時に逓倍動
作をさせることも可能であり、この場合には基準信号発
生器７の出力周波数をさらに高くすることができ、より
高速に周波数を切り換えることができる。

【００３８】また、第４の実施例において分配器１７
は、マイクロストリップラインなどの分布定数回路を用
いた方向性結合器などで構成することができ、そのよう
な構成をすることにより、所望の周波数を分周器１３に
入力することができる。

【００３９】また、第５の実施例において逓倍器１８に
逓倍した周波数よりも最高発振周波数の高いトランジス
タを用いることにより、逓倍と同時に増幅動作をさせる
ことも可能であり、この場合にはデュアルモジュラス分
周器３に余裕のある電力を入力することができる。

【００４０】また、第１、第２、第３、第４および第５
の実施例において、基準信号発生器７としては温度補償
水晶発振器などの高安定な発振器や高安定な発振器と分
周器や逓倍器を組み合わせたものなどを使用することが
できる。

【００４１】また、第１、第２、第３および第５の実施
例において、分配器２としてはＴ型やII型の抵抗回路な
どを使用することができる。

【００４２】また、第２、第３、第４および第５の実施
例における金属壁１４は周波数シンセサイザ回路全体を
囲むように形成され、その内部で必要に応じて各回路ブ
ロックを分離するように構成されていてもよいことは言
うまでもない。

【００４３】

【発明の効果】以上のように本発明は、電圧制御発振器
と、前記電圧制御発振器の出力側に接続された分配器
と、前記分配器の第１の出力側に接続された出力端子
と、前記分配器の第２の出力側に接続され、前記電圧制
御発振器の所望の高調波を分周する分周器と、前記分周
器の出力側と前記基準信号発生器の出力側とに接続され
た位相比較器と、前記位相比較器の出力側と前記電圧制
御発振器の制御端子の間に接続された積分器とを備える
ことにより、基準信号発生器の出力周波数を高くするこ
とができ、フィードバックループの応答が速くなるの
で、周波数切り換えを高速にすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における周波数シンセサ
イザの構成図

【図２】本発明の第２の実施例における周波数シンセサ
イザの構成図

【図３】（ａ）は本発明の第２の実施例における周波数
シンセサイザの実装形態を示す内部上面図（ｂ）は（ａ）の内部側面図

【図４】本発明の第３の実施例における周波数シンセサ
イザの構成図

【図５】本発明の第４の実施例における周波数シンセサ
イザの構成図

【図６】本発明の第５の実施例における周波数シンセサ
イザの構成図

【図７】従来の周波数シンセサイザの構成図

【符号の説明】

１電圧制御発振器２分配器３デュアルモジュラス分周器４プログラマブルカウンタ５スワローカウンタ６位相比較器７基準信号発生器８積分器９出力端子１０分周器１１帯域通過フィルタ１２デュアルモジュラス分周器１３分周器１４金属壁１５回路基板１６狭帯域増幅器１７分配器１８逓倍器

Claims

【特許請求の範囲】

【請求項１】電圧制御発振器と、前記電圧制御発振器
の出力側に接続された分配器と、前記分配器の第１の出
力側に接続された出力端子と、前記分配器の第２の出力
側に接続され、前記電圧制御発振器の所望の高調波を分
周する分周器と、前記分周器の出力側と基準信号発生器
の出力側とに接続された位相比較器と、前記位相比較器
の出力側と前記電圧制御発振器の制御端子の間に接続さ
れた積分器とを備えたことを特徴とする周波数シンセサ
イザ。
【請求項２】電圧制御発振器と、前記電圧制御発振器
の出力側に接続された分配器と、前記分配器の第１の出
力側に接続された出力端子と、前記分配器の第２の出力
側に接続され、前記電圧制御発振器の所望の高調波を通
過させるフィルタと、前記フィルタの出力側に接続され
た分周器と、前記分周器の出力側と基準信号発生器の出
力側とに接続された位相比較器と、前記位相比較器の出
力側と前記電圧制御発振器の制御端子の間に接続された
積分器とを備えたことを特徴とする周波数シンセサイ
ザ。
【請求項３】電圧制御発振器と、前記電圧制御発振器
の出力側に接続された分配器と、前記分配器の第１の出
力側に接続された出力端子と、前記分配器の第２の出力
側に接続され、前記電圧制御発振器の所望の高調波を増
幅する狭帯域増幅器と、前記狭帯域増幅器の出力側に接
続された分周器と、前記分周器の出力側と基準信号発生
器の出力側とに接続された位相比較器と、前記位相比較
器の出力側と前記電圧制御発振器の制御端子の間に接続
された積分器とを備えたことを特徴とする周波数シンセ
サイザ。
【請求項４】電圧制御発振器の所望の高調波よりも最
高発振周波数の高いトランジスタを用いて狭帯域増幅器
を構成したことを特徴とする請求項３記載の周波数シン
セサイザ。
【請求項５】電圧制御発振器と、前記電圧制御発振器
の出力側に接続され、前記電圧制御発振器の所望の高調
波だけを第２の出力側に分離する分配器と、前記分配器
の第１の出力側に接続された出力端子と、前記分配器の
第２の出力側に接続された分周器と、前記分周器の出力
側と基準信号発生器の出力側とに接続された位相比較器
と、前記位相比較器の出力側と前記電圧制御発振器の制
御端子の間に接続された積分器とを備えたことを特徴と
する周波数シンセサイザ。
【請求項６】電圧制御発振器と、前記電圧制御発振器
の出力側に接続された分配器と、前記分配器の第１の出
力側に接続された出力端子と、前記分配器の第２の出力
側に接続された逓倍器と、前記逓倍器の出力側に接続さ
れた分周器と、前記分周器の出力側と基準信号発生器の
出力側とに接続された位相比較器と、前記位相比較器の
出力側と前記電圧制御発振器の制御端子の間に接続され
た積分器とを備えたことを特徴とする周波数シンセサイ
ザ。
【請求項７】逓倍器の出力周波数よりも最高発振周波
数の高いトランジスタを用いて前記逓倍器を構成したこ
とを特徴とする請求項６記載の周波数シンセサイザ。
【請求項８】分周器は、デュアルモジュラス分周器と
プログラマブルカウンタとスワローカウンタで構成した
ことを特徴とする請求項１から７のいずれか一つに記載
の周波数シンセサイザ。