JPH08306825A - 曲げストレスを軽減した電子パッケージ - Google Patents
曲げストレスを軽減した電子パッケージInfo
- Publication number
- JPH08306825A JPH08306825A JP8103010A JP10301096A JPH08306825A JP H08306825 A JPH08306825 A JP H08306825A JP 8103010 A JP8103010 A JP 8103010A JP 10301096 A JP10301096 A JP 10301096A JP H08306825 A JPH08306825 A JP H08306825A
- Authority
- JP
- Japan
- Prior art keywords
- backing layer
- package
- substrate
- thermal expansion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laminated Bodies (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 集積回路または他のデバイスを封止している
モールドされたプラスチックの層を絶縁サブストレート
の片側に含んでいる、改良されたタイプのパッケージ。 【解決手段】 絶縁サブストレート１１の片側にあるモ
ールドされたプラスチック１０の層を含んでいる電子パ
ッケージに、曲げストレスを軽減するために、モールド
されたプラスチック層とは反対側のサブストレートの片
側に裏打ち層１２が設けられている。その裏打ち層は、
高い熱膨張係数を持ち、高い張力ストレスに耐える。そ
の裏打ち層はプラスチックのモールドと同時に並行して
処理される。好ましい裏打ち層は低温の熱可塑性シー
ト、例えば、アセタール・プラスチック・シートであ
り、サブストレートに十分にボンドできるモールド温度
において軟化する。
モールドされたプラスチックの層を絶縁サブストレート
の片側に含んでいる、改良されたタイプのパッケージ。 【解決手段】 絶縁サブストレート１１の片側にあるモ
ールドされたプラスチック１０の層を含んでいる電子パ
ッケージに、曲げストレスを軽減するために、モールド
されたプラスチック層とは反対側のサブストレートの片
側に裏打ち層１２が設けられている。その裏打ち層は、
高い熱膨張係数を持ち、高い張力ストレスに耐える。そ
の裏打ち層はプラスチックのモールドと同時に並行して
処理される。好ましい裏打ち層は低温の熱可塑性シー
ト、例えば、アセタール・プラスチック・シートであ
り、サブストレートに十分にボンドできるモールド温度
において軟化する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路などの電
子部品のパッケージング、特に、集積回路または他のデ
バイスを封止しているモールドされたプラスチックの層
を絶縁サブストレートの片側に含んでいる、改良された
タイプのパッケージに関する。この改善されたパッケー
ジは曲げストレスを軽減するために、モールドされたプ
ラスチック層とは反対側のサブストレートの片側に裏打
ち層を配して利用する。
子部品のパッケージング、特に、集積回路または他のデ
バイスを封止しているモールドされたプラスチックの層
を絶縁サブストレートの片側に含んでいる、改良された
タイプのパッケージに関する。この改善されたパッケー
ジは曲げストレスを軽減するために、モールドされたプ
ラスチック層とは反対側のサブストレートの片側に裏打
ち層を配して利用する。
【０００２】
【従来の技術】最近開発された多くのマイクロ電子パッ
ケージの設計は比較的厚いモールドされたプラスチック
から構成されている。それらは通常、集積回路または他
のデバイスを薄い絶縁サブストレートの片側で封止して
いる熱硬化性のエポキシ・モールド化合物である。この
サブストレートはセラミック、エポキシ・ガラス、ある
いはいくつかの他の絶縁材料であり、モールドされたプ
ラスチック層とパッケージの中のサブストレートとの間
の熱膨張のミスマッチによって生じる曲げストレスの上
昇のために故障しやすくなっている。モールドされたデ
バイスのストレスのない状態は、そのモールド温度（普
通は１７０〜１８０℃の範囲）の付近の状態である。そ
の後の、室温までパッケージを冷却する期間において、
熱的に誘導される曲げストレスがパッケージの中に発生
する。
ケージの設計は比較的厚いモールドされたプラスチック
から構成されている。それらは通常、集積回路または他
のデバイスを薄い絶縁サブストレートの片側で封止して
いる熱硬化性のエポキシ・モールド化合物である。この
サブストレートはセラミック、エポキシ・ガラス、ある
いはいくつかの他の絶縁材料であり、モールドされたプ
ラスチック層とパッケージの中のサブストレートとの間
の熱膨張のミスマッチによって生じる曲げストレスの上
昇のために故障しやすくなっている。モールドされたデ
バイスのストレスのない状態は、そのモールド温度（普
通は１７０〜１８０℃の範囲）の付近の状態である。そ
の後の、室温までパッケージを冷却する期間において、
熱的に誘導される曲げストレスがパッケージの中に発生
する。
【０００３】
【発明が解決しようとする課題】この曲げストレスの上
昇の結果、サブストレートが曲げられ、あるいは割れ目
が入る可能性があり、これは望ましくない。そのモール
ドから直接に取られたモールド温度において直後にベー
キングする操作を行っても、曲げを解消して安全なレベ
ルにまで曲げストレスを減らすのには不十分である可能
性がある。かなりの熱誘導性の曲げ、および高い熱的ス
トレスが通常のボール・グリッド・アレイ（ＢＧＡ）パ
ッケージ（このパッケージは通常、熱膨張係数がエポキ
シ・モールド化合物の熱膨張係数に近いＦＲ４またはＢ
Ｔエポキシ・ガラスのサブストレート材料を使っている
が）においても発生する。したがって、曲げストレスを
軽減するパッケージングの方法に対する必要性が存在す
る。
昇の結果、サブストレートが曲げられ、あるいは割れ目
が入る可能性があり、これは望ましくない。そのモール
ドから直接に取られたモールド温度において直後にベー
キングする操作を行っても、曲げを解消して安全なレベ
ルにまで曲げストレスを減らすのには不十分である可能
性がある。かなりの熱誘導性の曲げ、および高い熱的ス
トレスが通常のボール・グリッド・アレイ（ＢＧＡ）パ
ッケージ（このパッケージは通常、熱膨張係数がエポキ
シ・モールド化合物の熱膨張係数に近いＦＲ４またはＢ
Ｔエポキシ・ガラスのサブストレート材料を使っている
が）においても発生する。したがって、曲げストレスを
軽減するパッケージングの方法に対する必要性が存在す
る。
【０００４】
【課題を解決するための手段】本発明は特許請求の範囲
によって定義されている。本発明によると、絶縁サブス
トレートの片側においてモールドされたプラスチックの
層を含んでいる電子パッケージが曲げストレスを軽減す
るために、モールドされたプラスチック層とは反対側の
サブストレートの片側に裏打ち層を付けて提供される。
この裏打ち層は薄いことが望ましく、高い熱膨張係数を
持ち、高い張力に耐える。有利なことに、その裏打ち層
はプラスチックのモールディングと同時並行的に処理さ
れる。裏打ち層として好ましいのは、アセタール・プラ
スチック・シートなどのサブストレートに対してボンド
するのに十分なモールド温度において軟化する、低温熱
可塑性のシートである。代わりに、モールディングの間
に硬化する接着層でサブストレートにボンドされる、ガ
ラス・ファイバ混合物などの高温固体材料であってもよ
い。
によって定義されている。本発明によると、絶縁サブス
トレートの片側においてモールドされたプラスチックの
層を含んでいる電子パッケージが曲げストレスを軽減す
るために、モールドされたプラスチック層とは反対側の
サブストレートの片側に裏打ち層を付けて提供される。
この裏打ち層は薄いことが望ましく、高い熱膨張係数を
持ち、高い張力に耐える。有利なことに、その裏打ち層
はプラスチックのモールディングと同時並行的に処理さ
れる。裏打ち層として好ましいのは、アセタール・プラ
スチック・シートなどのサブストレートに対してボンド
するのに十分なモールド温度において軟化する、低温熱
可塑性のシートである。代わりに、モールディングの間
に硬化する接着層でサブストレートにボンドされる、ガ
ラス・ファイバ混合物などの高温固体材料であってもよ
い。
【０００５】
【発明の実施の形態】この説明は２つの部分に分けられ
る。第Ｉ部では、曲げストレスを軽減するために裏打ち
層を使うパッケージの一般的特徴について説明する。第
II部では各種の応用において、裏打ち層を最適化するた
めに役立つ解析モデルを示す。
る。第Ｉ部では、曲げストレスを軽減するために裏打ち
層を使うパッケージの一般的特徴について説明する。第
II部では各種の応用において、裏打ち層を最適化するた
めに役立つ解析モデルを示す。
【０００６】＜Ｉ．パッケージの特徴＞図面を参照する
と、図１は本発明による電子パッケージの主な３つのコ
ンポーネントを示している分解された状態の図である。
詳しく言うと、このパッケージは熱硬化性エポキシ・モ
ールド化合物などのモールドされたプラスチックのボデ
ィ１０、絶縁サブストレート１１および、熱可塑性プラ
スチック材料の薄い層などの裏打ち層１２を含んでい
る。モールドされたプラスチック１０は通常は集積回路
などの１つまたはそれ以上の電子デバイス（図示せず）
を封止する。サブストレート１１は絶縁のセラミックま
たはフェライトなどの壊れやすい材料であり、曲げスト
レスから保護される必要がある。裏打ち層は通常は２ｍ
ｍ以下の厚さの層であり、０．２５〜１．０ｍｍの範囲
の厚さが好ましい。この層の熱膨張係数は４０×１０-6
／℃と高く、５０×１０-6／℃〜８０×１０-6／℃の範
囲にあることが好ましい。それは１０，０００Ｋｇｆ／
ｃｍ2 より高い張力ストレスに耐える場合に有利であ
る。極めて有用な裏打ち層用の材料としては、アセター
ル樹脂、アクリル樹脂および強化ファイバ合成材料など
がある。好ましい裏打ち層はガラス・ファイバ強化型の
アセタール（Ｅ．Ｉ．ｄｕＰｏｎｔからＤｅｌｒｉｎの
商品名で売られている）である。
と、図１は本発明による電子パッケージの主な３つのコ
ンポーネントを示している分解された状態の図である。
詳しく言うと、このパッケージは熱硬化性エポキシ・モ
ールド化合物などのモールドされたプラスチックのボデ
ィ１０、絶縁サブストレート１１および、熱可塑性プラ
スチック材料の薄い層などの裏打ち層１２を含んでい
る。モールドされたプラスチック１０は通常は集積回路
などの１つまたはそれ以上の電子デバイス（図示せず）
を封止する。サブストレート１１は絶縁のセラミックま
たはフェライトなどの壊れやすい材料であり、曲げスト
レスから保護される必要がある。裏打ち層は通常は２ｍ
ｍ以下の厚さの層であり、０．２５〜１．０ｍｍの範囲
の厚さが好ましい。この層の熱膨張係数は４０×１０-6
／℃と高く、５０×１０-6／℃〜８０×１０-6／℃の範
囲にあることが好ましい。それは１０，０００Ｋｇｆ／
ｃｍ2 より高い張力ストレスに耐える場合に有利であ
る。極めて有用な裏打ち層用の材料としては、アセター
ル樹脂、アクリル樹脂および強化ファイバ合成材料など
がある。好ましい裏打ち層はガラス・ファイバ強化型の
アセタール（Ｅ．Ｉ．ｄｕＰｏｎｔからＤｅｌｒｉｎの
商品名で売られている）である。
【０００７】図２でより分かりやすく示されているよう
に、裏打ち層１２はモールドのプラスチック１０とは反
対側のサブストレート上に裏打ち層１２が置かれてい
る。有利なことに、その構造はプラスチック１０のサブ
ストレート上でのモールディングの間に、そのサブスト
レートに対して裏打ち層がボンドされるような方法で製
造される。この同時並行的な製造によって、冷却中の混
合型の構造の中に望ましいストレスのバランスが生じ
る。
に、裏打ち層１２はモールドのプラスチック１０とは反
対側のサブストレート上に裏打ち層１２が置かれてい
る。有利なことに、その構造はプラスチック１０のサブ
ストレート上でのモールディングの間に、そのサブスト
レートに対して裏打ち層がボンドされるような方法で製
造される。この同時並行的な製造によって、冷却中の混
合型の構造の中に望ましいストレスのバランスが生じ
る。
【０００８】以下の分析はサブストレートの中での与え
られた許容ストレスに対して必要な裏打ち層材料の厚さ
を求めるための計算手順を示している。この裏打ち層は
「メインの」パッケージと同時並行的にこの材料がモー
ルドされると仮定される。
られた許容ストレスに対して必要な裏打ち層材料の厚さ
を求めるための計算手順を示している。この裏打ち層は
「メインの」パッケージと同時並行的にこの材料がモー
ルドされると仮定される。
【０００９】＜II．解析モデル＞ここで図２のような理
想的な三材料構造を分析する。この構造はエポキシ・モ
ールド化合物のボディ、フェライトのサブストレート、
および裏打ち材料の層から構成され、高温でモールドさ
れた後、室温まで冷却される。構成している材料（１は
裏打ち材料を指し、２はフェライトのサブストレートを
指し、そして３はモールド化合物を指す）の中のストレ
スは界面での歪みが等しいという単純化された条件から
導かれる次の式から評価することができる。
想的な三材料構造を分析する。この構造はエポキシ・モ
ールド化合物のボディ、フェライトのサブストレート、
および裏打ち材料の層から構成され、高温でモールドさ
れた後、室温まで冷却される。構成している材料（１は
裏打ち材料を指し、２はフェライトのサブストレートを
指し、そして３はモールド化合物を指す）の中のストレ
スは界面での歪みが等しいという単純化された条件から
導かれる次の式から評価することができる。
【数１】
【数２】 誘導される力に対する平衡の式
【数３】 および誘導された曲げモーメントに対する平衡の式
【数４】
【００１０】これらの式の中で、αi ，ｉ＝１，２，
３，はコンポーネントの熱膨張（収縮）係数、ｈi ，ｉ
＝１，２，３，はそれぞれの厚さ、ζc は裏打ち層の外
側の表面から中性面までの距離、Δt は温度の変化であ
り、
３，はコンポーネントの熱膨張（収縮）係数、ｈi ，ｉ
＝１，２，３，はそれぞれの厚さ、ζc は裏打ち層の外
側の表面から中性面までの距離、Δt は温度の変化であ
り、
【数５】 はコンポーネントのコンポーネントの平面内のコンプラ
イアンス、Ｅi およびνi ，ｉ＝１，２，３，は材料の
弾性係数、ＥＩは複合構造の屈曲の堅さであり、Ｔi ，
ｉ＝１，２，３，はコンポーネントの中に熱的に誘導さ
れる未知の力であり、κはアセンブリの未知の曲率であ
る。式（１）および（２）は界面の長さ方向の歪みが隣
り合わせの材料の歪みと同じでなければならないことを
示している。式（３）は熱的に誘導される力が平衡状態
になければならないことを反映し、また、フェライト材
料は圧縮力が掛かった状態にあると仮定されており（こ
れは重要ではないが）、一方、モールド化合物および裏
打ち層の材料は張力が掛かった状態にあると仮定されて
いる。式（４）は曲げモーメントに対する平衡の式であ
り、便宜上、その構造の中性面に関して形成される。式
（１）および（２）の中の第１項は制限されていない
（ストレスのない）収縮であり、第２項は熱的に誘導さ
れる力の作用の下での与えられたコンポーネントの引っ
張りまたは圧縮によるものであり、フックの法則に基づ
いて評価される。また第３項は曲げによって生じるその
他の歪みを考慮している。
イアンス、Ｅi およびνi ，ｉ＝１，２，３，は材料の
弾性係数、ＥＩは複合構造の屈曲の堅さであり、Ｔi ，
ｉ＝１，２，３，はコンポーネントの中に熱的に誘導さ
れる未知の力であり、κはアセンブリの未知の曲率であ
る。式（１）および（２）は界面の長さ方向の歪みが隣
り合わせの材料の歪みと同じでなければならないことを
示している。式（３）は熱的に誘導される力が平衡状態
になければならないことを反映し、また、フェライト材
料は圧縮力が掛かった状態にあると仮定されており（こ
れは重要ではないが）、一方、モールド化合物および裏
打ち層の材料は張力が掛かった状態にあると仮定されて
いる。式（４）は曲げモーメントに対する平衡の式であ
り、便宜上、その構造の中性面に関して形成される。式
（１）および（２）の中の第１項は制限されていない
（ストレスのない）収縮であり、第２項は熱的に誘導さ
れる力の作用の下での与えられたコンポーネントの引っ
張りまたは圧縮によるものであり、フックの法則に基づ
いて評価される。また第３項は曲げによって生じるその
他の歪みを考慮している。
【００１１】熱膨張（収縮）係数および弾性係数（ヤン
グ率およびポアソン比）は上記の式の中では一定である
と仮定されている。この仮定はモールド化合物および裏
打ち材料のガラス転移温度がモールド温度を超えている
場合に正しい。そうでない場合、もっと正確な解析が必
要となる。
グ率およびポアソン比）は上記の式の中では一定である
と仮定されている。この仮定はモールド化合物および裏
打ち材料のガラス転移温度がモールド温度を超えている
場合に正しい。そうでない場合、もっと正確な解析が必
要となる。
【００１２】式（１）、（２）、（３）および（４）は
次のように書き直すことができる。
次のように書き直すことができる。
【数６】 ここで、次の表記が使われている。
【数７】
【数８】 式（５）から裏打ち層の材料およびサブストレート上に
働く力Ｔ1 およびＴ2、そして、この構造の曲率κに対
して次の式が得られる。
働く力Ｔ1 およびＴ2、そして、この構造の曲率κに対
して次の式が得られる。
【数９】 ここで
【数１０】 そして、式（５）の行列式は次のようになる。
【数１１】 式（９）および（１０）の中で、ベータ13は次の式であ
らわされる。
らわされる。
【数１２】 式（８）は、裏打ち層の中の張力Ｔ1 、フェライトのサ
ブストレートの中の圧縮力Ｔ2 および与えられた寸法の
構造および材料の特性に対する曲率κを評価することが
できる。
ブストレートの中の圧縮力Ｔ2 および与えられた寸法の
構造および材料の特性に対する曲率κを評価することが
できる。
【００１３】裏打ち層材料の外側の面から中性面までの
距離ζc は次のように評価することができる。
距離ζc は次のように評価することができる。
【数１３】 次に、パッケージの屈曲剛性は次のように与えられる。
【数１４】 というのは、次の関係があるからである。
【数１５】 次の式が得られる。
【数１６】 ここで次の表記が使われている。
【数１７】
【００１４】裏打ち層材料およびフェライトのサブスト
レートの中のストレスの最大値は次のように計算するこ
とができる。
レートの中のストレスの最大値は次のように計算するこ
とができる。
【数１８】 および
【数１９】
【００１５】これらの式の中の第１項は、曲げストレス
であり、第２項は圧縮（引っ張り）の影響を考慮してい
る。得られた関係によって、ストレスσ1 とσ2 が許容
レベルを超えないように裏打ち層材料の厚さを決めるこ
とができる。
であり、第２項は圧縮（引っ張り）の影響を考慮してい
る。得られた関係によって、ストレスσ1 とσ2 が許容
レベルを超えないように裏打ち層材料の厚さを決めるこ
とができる。
【００１６】この解析の応用は次の数値例を考えること
によって明らかになる。例えば、フェライトのサブスト
レート、エポキシ・モールド化合物のボディ、そして薄
い裏打ち層から構成されている三材料構造（図２）を考
える。モールド化合物およびサブストレートの厚さは、
それぞれｈ3 ＝１．９０５ｍｍおよびｈ2 ＝１．２７０
ｍｍであり、ヤング率はＥ3 ＝２．０Ｍｐｓｉ＝１４０
６ｋｇｆ／ｍｍ2 、そしてＥ2 ＝２４．６６Ｍｐｓｉ＝
１７３４２ｋｇｆ／ｍｍ2 、また、熱膨張係数はα3 ＝
１２×１０-6１／℃およびα2 ＝７×１０-6１／℃であ
るとする。モールド温度ｔc ＝１７０℃、そしてモール
ド化合物と裏打ち層のガラス転移温度ｔg ＝１８０℃、
すなわち、モールド温度より高いとする。したがって、
モールド化合物の材料の特性は温度に依存しないと仮定
することができる。候補の裏打ち層の材料は、そのヤン
グ率がＥ1 ＝３０．００Ｍｐｓｉ＝２１０９７ｋｇｆ／
ｍｍ2 、そして、その熱膨張係数がα1 ＝６０×１０-6
１／℃であるとする。フェライト材料はα2 ＝２００ｋ
ｇｆ／ｃｍ2 を超えない曲げストレスに耐えることがで
きると仮定する。この三材料構造が室温まで冷却された
時（Δt ＝１７０−２５＝１４５℃）、裏打ち層の材料
およびフェライトにおける曲率、κ、およびストレスσ
1 およびσ2 の計算値が、それぞれ表１に示されてい
る。
によって明らかになる。例えば、フェライトのサブスト
レート、エポキシ・モールド化合物のボディ、そして薄
い裏打ち層から構成されている三材料構造（図２）を考
える。モールド化合物およびサブストレートの厚さは、
それぞれｈ3 ＝１．９０５ｍｍおよびｈ2 ＝１．２７０
ｍｍであり、ヤング率はＥ3 ＝２．０Ｍｐｓｉ＝１４０
６ｋｇｆ／ｍｍ2 、そしてＥ2 ＝２４．６６Ｍｐｓｉ＝
１７３４２ｋｇｆ／ｍｍ2 、また、熱膨張係数はα3 ＝
１２×１０-6１／℃およびα2 ＝７×１０-6１／℃であ
るとする。モールド温度ｔc ＝１７０℃、そしてモール
ド化合物と裏打ち層のガラス転移温度ｔg ＝１８０℃、
すなわち、モールド温度より高いとする。したがって、
モールド化合物の材料の特性は温度に依存しないと仮定
することができる。候補の裏打ち層の材料は、そのヤン
グ率がＥ1 ＝３０．００Ｍｐｓｉ＝２１０９７ｋｇｆ／
ｍｍ2 、そして、その熱膨張係数がα1 ＝６０×１０-6
１／℃であるとする。フェライト材料はα2 ＝２００ｋ
ｇｆ／ｃｍ2 を超えない曲げストレスに耐えることがで
きると仮定する。この三材料構造が室温まで冷却された
時（Δt ＝１７０−２５＝１４５℃）、裏打ち層の材料
およびフェライトにおける曲率、κ、およびストレスσ
1 およびσ2 の計算値が、それぞれ表１に示されてい
る。
【００１７】
【表１】
【００１８】計算されたデータから分かるように、厚さ
０．０２ｍｍの裏打ち層を適用することによって、曲げ
のストレスを裏打ち層のない場合の６７．５１ｋｇｆ／
ｃｍ2 （このストレスは許容できる曲げストレスを大幅
に超えている）から、０に近い曲げストレスの値にまで
落とすことができる。同時に、裏打ち層を適用すること
によって、フェライトの中には大幅な圧縮ストレスが生
じるが、この状況はフェライト材料の破砕に対する強さ
が改善される結果、好ましい要因とみられるべきであ
る。得られた結果は、また、裏打ち層が２７０００ｋｇ
ｆ／ｃｍ2 程度の高い張力ストレスに十分耐えるだけ強
くなければならないことも示しており、そのような高い
ストレスの作用の下で、クリープ変形を起こさないこと
が必要である。
０．０２ｍｍの裏打ち層を適用することによって、曲げ
のストレスを裏打ち層のない場合の６７．５１ｋｇｆ／
ｃｍ2 （このストレスは許容できる曲げストレスを大幅
に超えている）から、０に近い曲げストレスの値にまで
落とすことができる。同時に、裏打ち層を適用すること
によって、フェライトの中には大幅な圧縮ストレスが生
じるが、この状況はフェライト材料の破砕に対する強さ
が改善される結果、好ましい要因とみられるべきであ
る。得られた結果は、また、裏打ち層が２７０００ｋｇ
ｆ／ｃｍ2 程度の高い張力ストレスに十分耐えるだけ強
くなければならないことも示しており、そのような高い
ストレスの作用の下で、クリープ変形を起こさないこと
が必要である。
【００１９】この開発された計算手順によって、パッケ
ージの中の材料（裏打ち層材料そのものを含む）の与え
られた機械的性質に対して、適切な厚さを設定すること
ができ、そしてパッケージの中の基本的な材料の厚さを
設定することができる。
ージの中の材料（裏打ち層材料そのものを含む）の与え
られた機械的性質に対して、適切な厚さを設定すること
ができ、そしてパッケージの中の基本的な材料の厚さを
設定することができる。
【００２０】上記の実施例は、本発明の原理の適用を代
表することができる多くの可能な特定の実施例のうちの
極く少数の例に過ぎないことは理解されるべきである。
この分野の技術に熟達した人によって、本発明の精神お
よび適用範囲から離れることなしに、他の多くの変形が
可能である。
表することができる多くの可能な特定の実施例のうちの
極く少数の例に過ぎないことは理解されるべきである。
この分野の技術に熟達した人によって、本発明の精神お
よび適用範囲から離れることなしに、他の多くの変形が
可能である。
【図１】電子パッケージの分解された図である。
【図２】そのコンポーネントが所定の場所に納まったパ
ッケージの斜視図である。
ッケージの斜視図である。
１０ プラスチックボディ １１ 絶縁サブストレート １２ 裏打ち層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｋ 63:00 Ｂ２９Ｌ 9:00 31:34
Claims (9)
- 【請求項１】 絶縁サブストレート（１１）の片側にモ
ールドされたプラスチックのボディ（１０）を含んでい
て、前記プラスチックのボディが１つまたはそれ以上の
電子コンポーネントを含んでおり、そして前記絶縁サブ
ストレートが前記モールドされたプラスチックとの熱膨
張のミスマッチによって生じる曲げのストレスにさらさ
れるような電子コンポーネント用のパッケージであっ
て、 前記サブストレートは前記モールドされたプラスチック
・ボディとは反対側に裏打ち層（１２）が設けられ、前
記裏打ち層の厚さは２ｍｍより小さく、前記サブストレ
ート上の曲げストレスを軽減するために熱膨張係数は４
０×１０-6／℃より大きいことを特徴とするパッケー
ジ。 - 【請求項２】 前記裏打ち層の厚さが０．２５〜１．０
０ｍｍの範囲にあることを特徴とする、請求項１に記載
のパッケージ。 - 【請求項３】 前記裏打ち層の熱膨張係数が５０×１０
-6／℃〜８０×１０-6／℃の範囲にあることを特徴とす
る、請求項１に記載のパッケージ。 - 【請求項４】 前記裏打ち層が熱可塑性樹脂を含んでい
ることを特徴とする、請求項１に記載のパッケージ。 - 【請求項５】 前記裏打ち層がファイバで強化された熱
可塑性樹脂を含んでいることを特徴とする、請求項１に
記載のパッケージ。 - 【請求項６】 前記裏打ち層がガラスで強化されたアセ
タール樹脂を含んでいることを特徴とする、請求項１に
記載のパッケージ。 - 【請求項７】 前記プラスチックのボディが熱硬化性の
エポキシ・モールド化合物を含んでいて、前記絶縁サブ
ストレートがセラミックを含んでおり、そして前記裏打
ち層がファイバで強化された熱可塑性の樹脂を含んでい
ることを特徴とする、請求項１に記載のパッケージ。 - 【請求項８】 前記絶縁サブストレートがフェライトを
含んでおり、前記ファイバで強化された熱可塑性樹脂が
ガラス・ファイバで強化されたアセタール樹脂を含んで
いることを特徴とする、請求項７に記載のパッケージ。 - 【請求項９】 前記裏打ち層が１０，０００ｋｇｆ／ｃ
ｍ2 より高い張力ストレスに耐えることを特徴とする、
請求項１の改良されたパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/430,664 US5627407A (en) | 1995-04-28 | 1995-04-28 | Electronic package with reduced bending stress |
| US08/430664 | 1995-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306825A true JPH08306825A (ja) | 1996-11-22 |
Family
ID=23708511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8103010A Pending JPH08306825A (ja) | 1995-04-28 | 1996-04-25 | 曲げストレスを軽減した電子パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5627407A (ja) |
| JP (1) | JPH08306825A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806348B2 (ja) * | 1996-03-08 | 1998-09-30 | 日本電気株式会社 | 半導体素子の実装構造及びその製造方法 |
| US6255599B1 (en) * | 1997-08-18 | 2001-07-03 | Ibm | Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination |
| US6353182B1 (en) * | 1997-08-18 | 2002-03-05 | International Business Machines Corporation | Proper choice of the encapsulant volumetric CTE for different PGBA substrates |
| US6180241B1 (en) | 1998-08-18 | 2001-01-30 | Lucent Technologies Inc. | Arrangement for reducing bending stress in an electronics package |
| US6268068B1 (en) * | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
| US6389209B1 (en) | 1999-09-07 | 2002-05-14 | Agere Systems Optoelectronics Guardian Corp. | Strain free planar optical waveguides |
| GB0029312D0 (en) | 2000-12-01 | 2001-01-17 | Philips Corp Intellectual Pty | Flexible electronic device |
| US6502926B2 (en) | 2001-01-30 | 2003-01-07 | Lexmark International, Inc. | Ink jet semiconductor chip structure |
| US6696748B1 (en) * | 2002-08-23 | 2004-02-24 | Micron Technology, Inc. | Stress balanced semiconductor packages, method of fabrication and modified mold segment |
| US7075103B2 (en) * | 2003-12-19 | 2006-07-11 | General Electric Company | Multilayer device and method of making |
| US7573125B2 (en) * | 2005-06-14 | 2009-08-11 | Micron Technology, Inc. | Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods |
| US20130056176A1 (en) * | 2011-08-26 | 2013-03-07 | Mikros Manufacturing, Inc. | Heat Exchanger with Controlled Coefficient of Thermal Expansion |
| EP2947692B1 (en) | 2013-12-20 | 2020-09-23 | Analog Devices, Inc. | Integrated device die and package with stress reduction features |
| US10287161B2 (en) | 2015-07-23 | 2019-05-14 | Analog Devices, Inc. | Stress isolation features for stacked dies |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887148A (en) * | 1988-07-15 | 1989-12-12 | Advanced Micro Devices, Inc. | Pin grid array package structure |
| JP2602343B2 (ja) * | 1990-05-07 | 1997-04-23 | 三菱電機株式会社 | Ｉｃカード |
| JP2830504B2 (ja) * | 1991-05-16 | 1998-12-02 | 松下電工株式会社 | 半導体装置実装用基板 |
| JPH0590452A (ja) * | 1991-09-25 | 1993-04-09 | Sony Corp | 樹脂封止型半導体装置 |
| US5213864A (en) * | 1991-12-05 | 1993-05-25 | At&T Bell Laboratories | Silicone encapsulant |
-
1995
- 1995-04-28 US US08/430,664 patent/US5627407A/en not_active Expired - Lifetime
-
1996
- 1996-04-25 JP JP8103010A patent/JPH08306825A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5627407A (en) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306825A (ja) | 曲げストレスを軽減した電子パッケージ | |
| US5949650A (en) | Composite heat sink/support structure | |
| JPS60252992A (ja) | Ｉｃカ−ド | |
| Suhir | Predicted bow of plastic packages of integrated circuit (IC) devices | |
| US6430350B1 (en) | Optical device having an optical component isolated from housing | |
| US6180241B1 (en) | Arrangement for reducing bending stress in an electronics package | |
| JP2893482B2 (ja) | 熱分離及び高ｇ衝撃分離のためのインテグレイテッドオプティクスデバイス装着構造 | |
| US7705437B2 (en) | Semiconductor device | |
| JPH05229293A (ja) | 電子部品構成物内蔵インモールド品及びその製造方法 | |
| JP2539111B2 (ja) | 耐湿性の改良された半導体装置およびその製造方法 | |
| KR900007302B1 (ko) | 반도체 장치 | |
| Suhir et al. | Application of a ‘surrogate’layer for lower bending stress in a vulnerable material of a tri-material body | |
| Suhir | Predicted residual bow of thin plastic packages of integrated circuit devices | |
| JP2003322573A (ja) | 電子デバイスの取付構造 | |
| JP2837747B2 (ja) | 耐湿性を改良した半導体素子用中空パッケージ | |
| JP4028243B2 (ja) | 樹脂充填型光導波路デバイス | |
| Park et al. | Warpage analysis of FBGA (Fine Ball Grid Array) package by the altered EMC (Epoxy Molding Compound) filler contents | |
| JP2006169288A (ja) | 接着剤、および、薄板の平板への接着方法 | |
| JPH05299671A (ja) | 半導体圧力センサ及びその製造方法 | |
| US20030174963A1 (en) | Strain optimized cantilever pigtail attach method with low moment staking | |
| JP2563391Y2 (ja) | ミラーの接着固定機構 | |
| Tay | Analysis of reliability of IC packages using the fracture mechanics approach | |
| JPH07249714A (ja) | 複合半導体装置 | |
| Chen et al. | Multichip thin-film technology for low temperature packaging (CCD image sensors) | |
| JPH02192148A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010919 |