JPH08305544A - 図形処理システムにおける図形データ処理方式 - Google Patents
図形処理システムにおける図形データ処理方式Info
- Publication number
- JPH08305544A JPH08305544A JP10728495A JP10728495A JPH08305544A JP H08305544 A JPH08305544 A JP H08305544A JP 10728495 A JP10728495 A JP 10728495A JP 10728495 A JP10728495 A JP 10728495A JP H08305544 A JPH08305544 A JP H08305544A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- status information
- threshold value
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵ以外に図形処理用プロセッサを有する
図形処理システムにおいて、図形処理用プロセッサに接
続されたＦＩＦＯへのデータ転送効率を向上させる。 【構成】 ＦＩＦＯ１１へのデータ転送の可否を判定す
る際に使用されるしきい値を記憶するしきい値レジスタ
１２と、ＦＩＦＯに格納されたデータの量を監視し、し
きい値レジスタに記憶されたしきい値と比較し、比較結
果を出力する監視図１３と、ＦＩＦＯに格納されたデー
タがしきい値以上か未満かを表わすステータス情報を記
憶ステータス情報レジスタ１４と、監視部からの比較結
果に基づいてステータス情報を変更するステータス情報
変更部１５とを有している。
図形処理システムにおいて、図形処理用プロセッサに接
続されたＦＩＦＯへのデータ転送効率を向上させる。 【構成】 ＦＩＦＯ１１へのデータ転送の可否を判定す
る際に使用されるしきい値を記憶するしきい値レジスタ
１２と、ＦＩＦＯに格納されたデータの量を監視し、し
きい値レジスタに記憶されたしきい値と比較し、比較結
果を出力する監視図１３と、ＦＩＦＯに格納されたデー
タがしきい値以上か未満かを表わすステータス情報を記
憶ステータス情報レジスタ１４と、監視部からの比較結
果に基づいてステータス情報を変更するステータス情報
変更部１５とを有している。
Description
【０００１】
【産業上の利用分野】本発明は、図形処理システムにお
ける図形データ処理方式に関し、特に、中央処理装置と
は別に、図形処理用のプロセッサを有する図形処理シス
テムの図形データ処理方式に関する。
ける図形データ処理方式に関し、特に、中央処理装置と
は別に、図形処理用のプロセッサを有する図形処理シス
テムの図形データ処理方式に関する。
【０００２】
【従来の技術】中央処理装置（ＣＰＵ）とは別に、図形
処理用のプロセッサを有する図形処理システムでは、こ
のプロセッサへのコマンド及びデータの転送を、ＦＩＦ
Ｏ（ファーストイン・ファーストアウト・メモリ）を介
して行なっている。また、図形処理用プロセッサの代わ
りに、グラフィックアクセラレータ（ＧＡ）を有する図
形処理システムでも、グラフィックアクセラレータに転
送されたコマンド等は、一旦、ＧＡ内のＦＩＦＯに格納
される。
処理用のプロセッサを有する図形処理システムでは、こ
のプロセッサへのコマンド及びデータの転送を、ＦＩＦ
Ｏ（ファーストイン・ファーストアウト・メモリ）を介
して行なっている。また、図形処理用プロセッサの代わ
りに、グラフィックアクセラレータ（ＧＡ）を有する図
形処理システムでも、グラフィックアクセラレータに転
送されたコマンド等は、一旦、ＧＡ内のＦＩＦＯに格納
される。
【０００３】このように、従来の図形処理システムで
は、ＦＩＦＯへのコマンド等の転送を行っているが、こ
のとき、ＣＰＵは、ＦＩＦＯの記憶容量を越えてコマン
ド等が転送されることが無いように、転送量を制御しな
ければならない。
は、ＦＩＦＯへのコマンド等の転送を行っているが、こ
のとき、ＣＰＵは、ＦＩＦＯの記憶容量を越えてコマン
ド等が転送されることが無いように、転送量を制御しな
ければならない。
【０００４】従来の図形処理システムでは、ＦＩＦＯに
格納されているデータが、記憶容量の１／２以上（ハー
フフル）であるか、１／２未満であるかを示すステータ
ス情報をチェックし、１／２未満である場合に、ＦＩＦ
Ｏの記憶容量の１／２以下のコマンド等の転送を行うよ
うに制御している。
格納されているデータが、記憶容量の１／２以上（ハー
フフル）であるか、１／２未満であるかを示すステータ
ス情報をチェックし、１／２未満である場合に、ＦＩＦ
Ｏの記憶容量の１／２以下のコマンド等の転送を行うよ
うに制御している。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
方式では、１まとめのコマンド等を転送する際、ステー
タス情報の参照が大きな負荷となる場合がある。例え
ば、転送しようとするデータ量が、ＦＩＦＯの容量の１
／２より僅かに大きい場合、１度に転送を行ってもＦＩ
ＦＯの容量を越えなくても、まず、ＦＩＦＯのハーフフ
ルチェックを行なって、ＦＩＦＯの容量の１／２のデー
タを転送し、さらに、ＦＩＦＯのハーフフルチェックを
行ったあと、残りのデータを転送しなければならない。
したがって、このようなＦＩＦＯの容量の１／２より僅
かに大きいデータを連続して転送するような場合には、
ステータス情報の参照が大きな負荷となってしまうとい
う問題点がある。
方式では、１まとめのコマンド等を転送する際、ステー
タス情報の参照が大きな負荷となる場合がある。例え
ば、転送しようとするデータ量が、ＦＩＦＯの容量の１
／２より僅かに大きい場合、１度に転送を行ってもＦＩ
ＦＯの容量を越えなくても、まず、ＦＩＦＯのハーフフ
ルチェックを行なって、ＦＩＦＯの容量の１／２のデー
タを転送し、さらに、ＦＩＦＯのハーフフルチェックを
行ったあと、残りのデータを転送しなければならない。
したがって、このようなＦＩＦＯの容量の１／２より僅
かに大きいデータを連続して転送するような場合には、
ステータス情報の参照が大きな負荷となってしまうとい
う問題点がある。
【０００６】また、従来の方式では、転送できるデータ
量がＦＩＦＯの１／２に固定されているため、図形処理
システムのハードウェア構成によっては、ＦＩＦＯの１
／２よりも大きい（あるいは小さい）方が、描画性能が
向上することが予め分かっている場合であっても、転送
できるデータ量を変化させることができないという問題
点もある。
量がＦＩＦＯの１／２に固定されているため、図形処理
システムのハードウェア構成によっては、ＦＩＦＯの１
／２よりも大きい（あるいは小さい）方が、描画性能が
向上することが予め分かっている場合であっても、転送
できるデータ量を変化させることができないという問題
点もある。
【０００７】本発明は、一度にＦＩＦＯへ転送可能なデ
ータ量を変更可能にすることにより、ステータス情報の
参照回数を減らし、以てデータの転送効率を向上させる
ことを目的とする。
ータ量を変更可能にすることにより、ステータス情報の
参照回数を減らし、以てデータの転送効率を向上させる
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、中央処
理装置以外に図形処理用のプロセッサを有する図形処理
システムに採用され、前記プロセッサへのデータの転送
をＦＩＦＯを介して行う図形データ処理方式において、
予め前記ＦＩＦＯへの前記データの転送の可否を判定す
るためのしきい値を記憶させ、前記ＦＩＦＯに格納され
ているデータ量を監視して前記しきい値と比較し、比較
の結果、前記ＦＩＦＯに格納されているデータ量が前記
しきい値未満であるとき、前記ＦＩＦＯの記憶容量と前
記しきい値とによって定まる最大転送量よりも少ないデ
ータを転送するようにしたことを特徴とする図形処理シ
ステムにおける図形データ処理方式が得られる。
理装置以外に図形処理用のプロセッサを有する図形処理
システムに採用され、前記プロセッサへのデータの転送
をＦＩＦＯを介して行う図形データ処理方式において、
予め前記ＦＩＦＯへの前記データの転送の可否を判定す
るためのしきい値を記憶させ、前記ＦＩＦＯに格納され
ているデータ量を監視して前記しきい値と比較し、比較
の結果、前記ＦＩＦＯに格納されているデータ量が前記
しきい値未満であるとき、前記ＦＩＦＯの記憶容量と前
記しきい値とによって定まる最大転送量よりも少ないデ
ータを転送するようにしたことを特徴とする図形処理シ
ステムにおける図形データ処理方式が得られる。
【０００９】また、本発明によれば、中央処理装置以外
に図形処理用のプロセッサを有し、前記プロセッサへの
データの転送を行うためのＦＩＦＯを有する図形処理シ
ステムにおいて、前記ＦＩＦＯへの前記データの転送の
可否を判定するためのしきい値を記憶するしきい値記憶
手段と、前記ＦＩＦＯに格納されているデータ量を監視
して前記しきい値と比較し、前記データ量が前記しきい
値以上か未満かを表わす比較結果信号を出力する比較手
段と、前記データ量が前記しきい値以上か未満かを表わ
すステータス情報を格納するステータス情報格納手段
と、前記比較結果信号に基づいて前記ステータス情報を
変更するステータス情報変更手段とを有することを特徴
とする図形処理システムが得られる。
に図形処理用のプロセッサを有し、前記プロセッサへの
データの転送を行うためのＦＩＦＯを有する図形処理シ
ステムにおいて、前記ＦＩＦＯへの前記データの転送の
可否を判定するためのしきい値を記憶するしきい値記憶
手段と、前記ＦＩＦＯに格納されているデータ量を監視
して前記しきい値と比較し、前記データ量が前記しきい
値以上か未満かを表わす比較結果信号を出力する比較手
段と、前記データ量が前記しきい値以上か未満かを表わ
すステータス情報を格納するステータス情報格納手段
と、前記比較結果信号に基づいて前記ステータス情報を
変更するステータス情報変更手段とを有することを特徴
とする図形処理システムが得られる。
【００１０】さらに、本発明によれば、中央処理装置に
接続され、図形処理を行うグラフィックアクセラレータ
において、前記中央処理装置から転送されてきたデータ
を記憶するＦＩＦＯと、該ＦＩＦＯへの前記データの転
送の可否を判定するためのしきい値を記憶するしきい値
記憶手段と、前記ＦＩＦＯに格納されているデータ量を
監視して前記しきい値と比較し、前記データ量が前記し
きい値以上か未満かを表わす比較結果信号を出力する比
較手段と、前記データ量が前記しきい値以上か未満かを
表わすステータス情報を格納するステータス情報格納手
段と、前記比較結果信号に基づいて前記ステータス情報
を変更するステータス情報変更手段とを有することを特
徴とするグラフィックアクセラレータが得られる。
接続され、図形処理を行うグラフィックアクセラレータ
において、前記中央処理装置から転送されてきたデータ
を記憶するＦＩＦＯと、該ＦＩＦＯへの前記データの転
送の可否を判定するためのしきい値を記憶するしきい値
記憶手段と、前記ＦＩＦＯに格納されているデータ量を
監視して前記しきい値と比較し、前記データ量が前記し
きい値以上か未満かを表わす比較結果信号を出力する比
較手段と、前記データ量が前記しきい値以上か未満かを
表わすステータス情報を格納するステータス情報格納手
段と、前記比較結果信号に基づいて前記ステータス情報
を変更するステータス情報変更手段とを有することを特
徴とするグラフィックアクセラレータが得られる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の一実施例を示す。図１のグラフィ
ックスアクセラレータ（ＧＡ）は、ＣＰＵ（図示せず）
から転送されてくるデータを格納するＦＩＦＯ１１と、
ＦＩＦＯ１１へのデータ転送の可否を判定する際に使用
されるしきい値を記憶するしきい値レジスタ１２と、し
きい値レジスタ１２に設定されたしきい値とＦＩＦＯ１
１に格納されたデータ量とを比較する監視部１３と、Ｆ
ＩＦＯ１１の状態を表わすステータス情報レジスタ１４
と、監視部１３からの比較結果信号にしたがってステー
タスレジスタ１４の内容を変更するステータス情報変更
部１５とを有している。
する。図１に本発明の一実施例を示す。図１のグラフィ
ックスアクセラレータ（ＧＡ）は、ＣＰＵ（図示せず）
から転送されてくるデータを格納するＦＩＦＯ１１と、
ＦＩＦＯ１１へのデータ転送の可否を判定する際に使用
されるしきい値を記憶するしきい値レジスタ１２と、し
きい値レジスタ１２に設定されたしきい値とＦＩＦＯ１
１に格納されたデータ量とを比較する監視部１３と、Ｆ
ＩＦＯ１１の状態を表わすステータス情報レジスタ１４
と、監視部１３からの比較結果信号にしたがってステー
タスレジスタ１４の内容を変更するステータス情報変更
部１５とを有している。
【００１２】以下、このグラフィックスアクセラレータ
（ＧＡ）の動作について説明する。まず、このＧＡを含
む図形処理システムを立ちあげる際に、しきい値レジス
タ１２にデータ転送の可否の判定に使用されるしきい値
を入力する。あるいは、描画システム（即ち、ＧＡ）を
起動した後、対話的にしきい値レジスタ１２にしきい値
を入力する。このとき、設定した値が、ＦＩＦＯ１１の
記憶容量に対して適切かどうかのチェックは、ＣＰＵ側
で行ってもよいし、ＧＡ側で行ってもよい。
（ＧＡ）の動作について説明する。まず、このＧＡを含
む図形処理システムを立ちあげる際に、しきい値レジス
タ１２にデータ転送の可否の判定に使用されるしきい値
を入力する。あるいは、描画システム（即ち、ＧＡ）を
起動した後、対話的にしきい値レジスタ１２にしきい値
を入力する。このとき、設定した値が、ＦＩＦＯ１１の
記憶容量に対して適切かどうかのチェックは、ＣＰＵ側
で行ってもよいし、ＧＡ側で行ってもよい。
【００１３】この後、監視部１３は、図２に示すように
ＦＩＦＯ１１に格納されたデータ量を監視し、しきい値
レジスタ１２に格納された最大値に対応するしきい値と
比較する（ステップＳ２１）。
ＦＩＦＯ１１に格納されたデータ量を監視し、しきい値
レジスタ１２に格納された最大値に対応するしきい値と
比較する（ステップＳ２１）。
【００１４】監視部１３は、ＦＩＦＯ１１に格納された
データ量がしきい値を境に変化すると、ステップＳ２２
において、しきい値未満からしきい値以上に変化したの
か、しきい値以上からしきい値未満に変化したのかを区
別する。そして、しきい値未満からしきい値以上に変化
場合は、ステップＳ２３で、ステータス情報をＯＮとす
る信号を発生し、しきい値以上からしきい値未満に変化
した場合は、ステップＳ２４で、ステータス情報をＯＦ
Ｆする信号を発生する。ステータス情報をＯＮする信号
及びＯＦＦする信号は、ステータス情報変更部１５へ出
力される。
データ量がしきい値を境に変化すると、ステップＳ２２
において、しきい値未満からしきい値以上に変化したの
か、しきい値以上からしきい値未満に変化したのかを区
別する。そして、しきい値未満からしきい値以上に変化
場合は、ステップＳ２３で、ステータス情報をＯＮとす
る信号を発生し、しきい値以上からしきい値未満に変化
した場合は、ステップＳ２４で、ステータス情報をＯＦ
Ｆする信号を発生する。ステータス情報をＯＮする信号
及びＯＦＦする信号は、ステータス情報変更部１５へ出
力される。
【００１５】ステータス情報変更部１５は、図３に示す
ように、ステップＳ３１において、監視部１３より入力
された信号がＯＮを指示しているのかＯＦＦを指示して
いるのか判定する。判定の結果、ステータス情報をＯＮ
する信号であれば、ステップＳ３２でステータス情報レ
ジスタ１４のフラッグをＯＮする。また、ステータス情
報をＯＦＦする信号であれば、ステップＳ３３でステー
タス情報レジスタ１４のフラッグをＯＦＦにする。
ように、ステップＳ３１において、監視部１３より入力
された信号がＯＮを指示しているのかＯＦＦを指示して
いるのか判定する。判定の結果、ステータス情報をＯＮ
する信号であれば、ステップＳ３２でステータス情報レ
ジスタ１４のフラッグをＯＮする。また、ステータス情
報をＯＦＦする信号であれば、ステップＳ３３でステー
タス情報レジスタ１４のフラッグをＯＦＦにする。
【００１６】ＣＰＵは、ステータス情報レジスタ１４に
格納されたステータス情報に基づき、ＦＩＦＯ１１への
データ転送を行い、その際、しきい値レジスタ１２に記
憶させたしきい値に基づいてデータ転送量を決定する。
格納されたステータス情報に基づき、ＦＩＦＯ１１への
データ転送を行い、その際、しきい値レジスタ１２に記
憶させたしきい値に基づいてデータ転送量を決定する。
【００１７】このように、本実施例では、ＦＩＦＯ１１
へのデータ転送の可否の判定に使用されるしきい値を任
意に設定することができるので、ＦＩＦＯ１１への最大
データ転送量を変更することができる。
へのデータ転送の可否の判定に使用されるしきい値を任
意に設定することができるので、ＦＩＦＯ１１への最大
データ転送量を変更することができる。
【００１８】
【発明の効果】本発明によれば、ＦＩＦＯへのデータ転
送の可否を判定する際に使用されるしきい値を任意に設
定できるようにし、そのしきい値に基づいてＦＩＦＯへ
のデータ転送量を決定するようにしたことで、データ転
送を何回も行わなければならないシステムや、データ転
送量がＦＩＦＯのハーフフル量よりも多少多いデータを
連続して送るシステムや、転送データ量を変化させたほ
うが描画性能が向上することが予め分かっているシステ
ムにおいて、データ転送効率が向上する。
送の可否を判定する際に使用されるしきい値を任意に設
定できるようにし、そのしきい値に基づいてＦＩＦＯへ
のデータ転送量を決定するようにしたことで、データ転
送を何回も行わなければならないシステムや、データ転
送量がＦＩＦＯのハーフフル量よりも多少多いデータを
連続して送るシステムや、転送データ量を変化させたほ
うが描画性能が向上することが予め分かっているシステ
ムにおいて、データ転送効率が向上する。
【図１】本発明の一実施例のブロック図である。
【図２】図１の監視部１３の動作を説明するためのフロ
ーチャートである。
ーチャートである。
【図３】図１のステータス情報変更部１５の動作を説明
するためのフローチャートである。
するためのフローチャートである。
【符号の説明】 １１ ＦＩＦＯ １２ しきい値レジスタ １３ 監視部 １４ ステータス情報レジスタ １５ ステータス情報変更部
Claims (3)
- 【請求項１】 中央処理装置以外に図形処理用のプロセ
ッサを有する図形処理システムに採用され、前記プロセ
ッサへのデータの転送をＦＩＦＯを介して行う図形デー
タ処理方式において、予め前記ＦＩＦＯへの前記データ
の転送の可否を判定するためのしきい値を記憶させ、前
記ＦＩＦＯに格納されているデータ量を監視して前記し
きい値と比較し、比較の結果、前記ＦＩＦＯに格納され
ているデータ量が前記しきい値未満であるとき、前記Ｆ
ＩＦＯの記憶容量と前記しきい値とによって定まる最大
転送量よりも少ないデータを転送するようにしたことを
特徴とする図形処理システムにおける図形データ処理方
式。 - 【請求項２】 中央処理装置以外に図形処理用のプロセ
ッサを有し、前記プロセッサへのデータの転送を行うた
めのＦＩＦＯを有する図形処理システムにおいて、前記
ＦＩＦＯへの前記データの転送の可否を判定するための
しきい値を記憶するしきい値記憶手段と、前記ＦＩＦＯ
に格納されているデータ量を監視して前記しきい値と比
較し、前記データ量が前記しきい値以上か未満かを表わ
す比較結果信号を出力する比較手段と、前記データ量が
前記しきい値以上か未満かを表わすステータス情報を格
納するステータス情報格納手段と、前記比較結果信号に
基づいて前記ステータス情報を変更するステータス情報
変更手段とを有することを特徴とする図形処理システ
ム。 - 【請求項３】 中央処理装置に接続され、図形処理を行
うグラフィックアクセラレータにおいて、前記中央処理
装置から転送されてきたデータを記憶するＦＩＦＯと、
該ＦＩＦＯへの前記データの転送の可否を判定するため
のしきい値を記憶するしきい値記憶手段と、前記ＦＩＦ
Ｏに格納されているデータ量を監視して前記しきい値と
比較し、前記データ量が前記しきい値以上か未満かを表
わす比較結果信号を出力する比較手段と、前記データ量
が前記しきい値以上か未満かを表わすステータス情報を
格納するステータス情報格納手段と、前記比較結果信号
に基づいて前記ステータス情報を変更するステータス情
報変更手段とを有することを特徴とするグラフィックア
クセラレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728495A JPH08305544A (ja) | 1995-05-01 | 1995-05-01 | 図形処理システムにおける図形データ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728495A JPH08305544A (ja) | 1995-05-01 | 1995-05-01 | 図形処理システムにおける図形データ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08305544A true JPH08305544A (ja) | 1996-11-22 |
Family
ID=14455190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10728495A Pending JPH08305544A (ja) | 1995-05-01 | 1995-05-01 | 図形処理システムにおける図形データ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08305544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008524A (zh) * | 2013-02-26 | 2014-08-27 | 英特尔公司 | 图形处理中的低能量计算技术 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421123A (ja) * | 1990-05-16 | 1992-01-24 | Nec Commun Syst Ltd | Ｆｉｆｏレジスタ |
| JPH04165529A (ja) * | 1990-10-30 | 1992-06-11 | Mitsubishi Electric Corp | Ｆｉｆｏメモリ制御回路 |
-
1995
- 1995-05-01 JP JP10728495A patent/JPH08305544A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421123A (ja) * | 1990-05-16 | 1992-01-24 | Nec Commun Syst Ltd | Ｆｉｆｏレジスタ |
| JPH04165529A (ja) * | 1990-10-30 | 1992-06-11 | Mitsubishi Electric Corp | Ｆｉｆｏメモリ制御回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008524A (zh) * | 2013-02-26 | 2014-08-27 | 英特尔公司 | 图形处理中的低能量计算技术 |
| EP2770402A3 (en) * | 2013-02-26 | 2014-10-15 | Intel Corporation | Techniques for low energy computation in graphics processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000222590A (ja) | 画像処理方法及び装置 | |
| CN104115122A (zh) | 车辆用电子控制装置、数据接收方法 | |
| JPH08305544A (ja) | 図形処理システムにおける図形データ処理方式 | |
| CN117319373A (zh) | 数据传输方法、装置、电子设备和计算机可读存储介质 | |
| US5345378A (en) | Method and apparatus for operating a programmable controller for controlling a technical process | |
| KR960002074A (ko) | 파이포를 이용한 프린터 입력버퍼 및 데이타 입력방법 | |
| JPH08337014A (ja) | イメージ描画装置及びデータ伸長方法 | |
| JPS61279963A (ja) | 割込み制御方式 | |
| CN111858508B (zh) | 一种日志系统的调控方法、装置、存储介质及电子设备 | |
| JPH08137703A (ja) | タスク切替装置 | |
| JPH06110653A (ja) | メモリシステム及びそれを用いたメモリ制御方法 | |
| JPH05173923A (ja) | 入出力データ転送処理装置 | |
| US6892188B2 (en) | Method for processing fuzzy inferences and corresponding processing structure | |
| JP3708602B2 (ja) | コネクション管理方法 | |
| CN118917993A (zh) | 一种图形处理器运行控制方法及控制装置 | |
| CN118567893A (zh) | 针对消息队列的任务诊断方法、装置、设备及存储介质 | |
| KR20020058194A (ko) | 이중 버스 구조를 이용한 데이터 처리장치 | |
| JPH0969071A (ja) | データ出力装置 | |
| JP3379553B2 (ja) | プラント機器の運転管理システム | |
| JPS62164134A (ja) | ハ−ドウエアスタツク制御方式 | |
| EP0362403A1 (en) | Method of saving a system program | |
| JPH1031598A (ja) | 情報処理装置 | |
| JP2003196225A (ja) | Ｄｍａ制御装置 | |
| JPH0380359A (ja) | プロセッサ間通信方式 | |
| JPH02171842A (ja) | スワップ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |