JPH08293705A - 薄膜積層電極とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 導体損失が低減できかつ製造の際の歩留りを
従来例に比較して向上させることができる薄膜積層電極
と、その製造方法を提供する。 【構成】 所定の形状を有する薄膜導体を基板上に形成
し、薄膜導体より大きい寸法を有する開口部を有する遮
蔽手段を、薄膜導体が開口部の内部に位置するように設
け、遮蔽手段を用いて遮蔽手段の開口部を介して薄膜誘
電体を薄膜導体及び基板上に形成し、所定の形状を有す
る別の薄膜導体を薄膜誘電体上に形成することを繰り返
すことにより、薄膜導体と薄膜誘電体とを、薄膜誘電体
が薄膜導体を覆うよう交互に積層する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜積層電極とその製造
方法に関する。

【０００２】

【従来の技術】近年、電子部品の小型化が進む中、マイ
クロ波、準ミリ波又はミリ波などの高周波帯においても
高誘電率材料を用いることによって、デバイスの小型化
がなされてきている。しかし、誘電率を大きくすること
によって形状を縮小すると、原理的には体積の立方根に
反比例してエネルギー損失が増大するという問題点があ
った。また、高周波デバイスのエネルギー損失は、表皮
効果による導体損失と、誘電体材料による誘電体損失と
に大きく分類することができる。近年、誘電体材料は、
高誘電率のものでも低損失な特性を有する材料が実用化
されており、従って、誘電体損失よりも導体損失の方が
回路の無負荷Ｑにおいて支配的である。

【０００３】以上のような情況の下、本出願人は国際出
願公開第ＷＯ９５／０６３３６号公報において、高周波
帯での導体損失が低減できる薄膜積層電極を提案した。
図２４は従来例の薄膜積層電極２５０，２５０ａを用い
て構成した従来例のＴＭモード誘電体共振器の断面図で
ある。従来例のＴＭモード誘電体共振器は、図２４に示
すように、誘電体基板２００の上面に薄膜積層電極２５
０が形成され、誘電体基板２００の下面に薄膜積層電極
２５０ａが形成されて構成される。そして、薄膜積層電
極２５０は、同一の円形形状を有する薄膜導体２０１乃
至２２０と薄膜誘電体２３１乃至２４９が、互いに同心
になるように交互に積層されて構成され、薄膜積層電極
２５０ａは、同一の円形形状を有する薄膜導体２０１ａ
乃至２２０ａと薄膜誘電体２３１ａ乃至２４９ａが、互
いに同心になるように交互に積層されて構成される。

【０００４】そして、薄膜導体２０１乃至２２０，２０
１ａ乃至２２０ａと薄膜誘電体２３１乃至２４９，２３
１ａ乃至２４９ａの各膜厚を、使用周波数における表皮
深さより薄い所定の値に設定することによって、導体損
失を低減するというものである。従来の薄膜積層電極２
５０，２５０ａでは、上述のように薄膜導体２０１乃至
２２０，２０１ａ乃至２２０ａと薄膜誘電体２３１乃至
２４９，２３１ａ乃至２４９ａは同じ形状になるように
構成されているので、従来の薄膜積層電極２５０，２５
０ａの外周部には、図２４に示すように約１μｍ間隔で
薄膜導体２０１乃至２２０，２０１ａ乃至２２０ａが露
出する。また、従来の薄膜積層電極２５０，２５０ａ
は、以下のようにして製造される。まず、誘電体基板２
００の上面の全面に、導体膜と誘電体膜とを所望の積層
数になるように交互に成膜し、最上層の導体膜の上面に
所定の形状を有するレジストパターンをフォトリソグラ
フィー方法を用いて形成する。そして、レジストパター
ンの下に位置する導体膜以外の導体膜と、レジストパタ
ーンの下に位置する誘電体膜以外の誘電体膜とをエッチ
ングすることによって除去すると、レジストパターンと
同じ形状を有する薄膜積層電極２５０，２５０ａが形成
される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
薄膜積層電極２５０，２５０ａは、原理的には十分、導
体損失を低減することができるが、実際に製造しようと
すると、薄膜積層電極２５０，２５０ａの外周部では、
約１μｍ間隔で薄膜導体２０１乃至２２０，２０１ａ乃
至２２０ａの端部が露出しているために、（１）金属な
どの導電性を有する微粉末が薄膜積層電極２５０，２５
０ａの外周部に付着する、（２）成膜する工程や実装す
る工程などにおいて、人為的ミスなどによって薄膜積層
電極２５０，２５０ａの外周部にきずやひびなどのダメ
ージを与える、などの場合には薄膜導体が相互に短絡し
て、薄膜積層電極２５０，２５０ａの導体損失が所望の
値より大きくなるので、導体損失のバラツキが大きくな
り歩留りが悪くなるという問題があった。

【０００６】本発明の目的は、以上の問題点を解決し、
導体損失のバラツキが低減でき、かつ製造する際の歩留
りを従来例に比較して向上させることができる薄膜積層
電極とその製造方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係る請求項１記
載の薄膜積層電極は、薄膜導体と薄膜誘電体とが交互に
積層されてなり、上記薄膜誘電体は上記薄膜導体を覆う
ように形成されたことを特徴とする。

【０００８】また、請求項２記載の薄膜積層電極は、請
求項１記載の薄膜積層電極において、基板上に薄膜導体
と薄膜誘電体とが交互に積層されたことを特徴とする。

【０００９】本発明に係る請求項３記載の薄膜積層電極
の製造方法は、所定の形状を有する薄膜導体を基板上に
形成する第１の工程と、上記薄膜導体より大きい寸法を
有する開口部を有する遮蔽手段を、上記薄膜導体が上記
開口部の内部に位置するように設ける第２の工程と、上
記遮蔽手段を用いて上記遮蔽手段の上記開口部を介して
誘電体を形成することにより薄膜誘電体を上記薄膜導体
及び上記基板上に形成する第３の工程と、所定の形状を
有する別の薄膜導体を上記薄膜誘電体上に形成する第４
の工程とを含むことを特徴とする。

【００１０】また、請求項４記載の薄膜積層電極の製造
方法は、請求項３記載の薄膜積層電極の製造方法におい
てさらに、上記第２の工程と上記第３の工程と上記第４
の工程とを、上記薄膜導体と上記薄膜誘電体とが交互に
積層されるように繰り返す工程を含むことを特徴とす
る。

【００１１】さらに、請求項５記載の薄膜積層電極の製
造方法は、請求項３又は４記載の薄膜積層電極の製造方
法において、上記遮蔽手段は金属マスクであることを特
徴とする。

【００１２】またさらに、請求項６記載の薄膜積層電極
の製造方法は、請求項３又は４記載の薄膜積層電極の製
造方法において、上記遮蔽手段はレジスト膜であること
を特徴とする。

【００１３】本発明に係る請求項７記載の薄膜積層電極
の製造方法は、所定の形状を有する薄膜導体を基板上に
形成する第１の工程と、上記薄膜導体の表面を覆うよう
に上記基板上に誘電体膜を形成する第２の工程と、上記
薄膜導体より大きい寸法を有するレジスト膜を、上記レ
ジスト膜が上記誘電体膜を介して上記薄膜導体を覆うよ
うに上記誘電体膜上に形成する第３の工程と、上記レジ
スト膜の直下に位置する誘電体膜以外の誘電体膜を除去
することにより所定の形状を有する薄膜誘電体を形成す
る第４の工程と、上記レジスト膜を除去する第５の工程
と、所定の形状を有する別の薄膜導体を上記薄膜誘電体
上に形成する第６の工程とを含むことを特徴とする。

【００１４】また、請求項８記載の薄膜積層電極の製造
方法は、請求項７記載の薄膜積層電極の製造方法におい
てさらに、上記第２の工程と上記第３の工程と上記第４
の工程と上記第５の工程と上記第６の工程とを、上記薄
膜導体と上記薄膜誘電体とが交互に積層されるように繰
り返す工程とを含むことを特徴とする。

【００１５】

【作用】本発明に係る請求項１記載の薄膜積層電極は、
上記薄膜誘電体が上記薄膜導体を覆うように上記薄膜導
体と上記薄膜誘電体とが交互に積層されている。これに
よって、薄膜積層電極の側面における薄膜導体間の短絡
を防ぐことができる。

【００１６】また、請求項２記載の薄膜積層電極では、
請求項１記載の薄膜積層電極が基板上に形成されてい
る。

【００１７】本発明に係る請求項３記載の薄膜積層電極
の製造方法では、基板上に形成された上記薄膜導体が上
記開口部の内部に位置するように上記遮断手段は設けら
れ、上記開口部を介して上記薄膜誘電体が形成される。
これによって、上記薄膜誘電体は、上記薄膜導体を覆う
ように形成される。そして、上記薄膜誘電体上に別の薄
膜導体が形成される。

【００１８】また、請求項４記載の薄膜積層電極の製造
方法では、請求項３記載の薄膜積層電極の製造方法にお
いてさらに、上記第２の工程と上記第３の工程と上記第
４の工程とを繰り返す工程を含む。これによって、上記
薄膜導体と上記薄膜誘電体とが交互に積層される。

【００１９】さらに、請求項５記載の薄膜積層電極の製
造方法では、請求項３又は４記載の薄膜積層電極の製造
方法において、上記遮蔽手段は金属マスクである。

【００２０】またさらに、請求項６記載の薄膜積層電極
の製造方法では、請求項３又は４記載の薄膜積層電極の
製造方法において、上記遮蔽手段はレジスト膜である。

【００２１】本発明に係る請求項７記載の薄膜積層電極
の製造方法では、上記基板上に形成された薄膜導体の表
面を覆うように上記基板上に誘電体膜が形成され、上記
薄膜導体より大きい寸法を有するレジスト膜は、上記レ
ジスト膜が上記誘電体膜を介して上記薄膜導体を覆うよ
うに上記誘電体膜上に形成される。そして、上記レジス
ト膜の直下に位置する誘電体膜以外の誘電体膜を除去す
ることにより、上記薄膜誘電体が形成される。これによ
って、上記薄膜誘電体が上記薄膜導体を覆うように形成
される。そして、上記レジスト膜が除去された後に、別
の薄膜導体が上記薄膜誘電体上に形成される。

【００２２】また、請求項８記載の薄膜積層電極の製造
方法では、請求項７記載の薄膜積層電極の製造方法にお
いてさらに、上記第２の工程と上記第３の工程と上記第
４の工程と上記第５の工程と上記第６の工程とを繰り返
す工程を含む。これによって、上記薄膜導体と上記薄膜
誘電体とが交互に積層される。

【００２３】

【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。なお、添付図面において同一のものに
ついては同一の参照符号を付す。

【００２４】＜第１の実施例＞図１は、本発明に係る第
１の実施例のＴＭモード誘電体共振器の断面図である。
また、図２は、図１のＴＭモード誘電体共振器の平面図
である。

【００２５】図１のＴＭモード誘電体共振器において、
薄膜積層電極５０は、薄膜導体１乃至２０と薄膜誘電体
３１乃至４９とが交互に積層されることによって構成さ
れ、薄膜積層電極５０ａは、薄膜導体１ａ乃至２０ａと
薄膜誘電体３１ａ乃至４９ａとが交互に積層されること
によって構成される。そして、薄膜積層電極５０におい
て、薄膜誘電体３１乃至４９はそれぞれ、直下に形成さ
れた薄膜導体１乃至１９を完全に覆うように形成され、
薄膜積層電極５０ａにおいて、薄膜誘電体３１ａ乃至４
９ａはそれぞれ、直上に形成された薄膜導体１ａ乃至１
９ａを完全に覆うように形成されたことを特徴とする。

【００２６】以下、図面を参照して第１の実施例のＴＭ
モード誘電体共振器について詳細に説明する。

【００２７】まず、第１の実施例のＴＭモード誘電体共
振器の製造方法について説明する。図３乃至図１０は、
当該製造方法における主要工程後の誘電体基板１００の
断面図である。当該製造方法は、金属マスク１２１を用
いて金属マスク１２１に形成された開口部１１１を介し
て薄膜導体１乃至２０を形成する工程と、金属マスク１
２２を用いて金属マスク１２２に開口部１１１より大き
い寸法に形成された開口部１１２を介して薄膜誘電体３
１乃至４９を形成する工程とからなる。ここで、金属マ
スク１２２を、薄膜導体１乃至１９が開口部１１２の内
部に位置するように設けて、薄膜誘電体３１乃至４９が
それぞれ直下に形成された薄膜導体１乃至１９を完全に
覆うように、薄膜誘電体３１乃至４９を形成することを
特徴とする。

【００２８】第１の実施例のＴＭモード誘電体共振器の
製造方法においては、まず、図３に示すように、誘電体
基板１００の上面に、金属マスク１２１を密着載置す
る。ここで、誘電体基板１００は、円形のサファイヤか
らなり、誘電体基板１００の厚さが３３０μｍになるよ
うにかつ上面と下面がＲ面になるようにカットされてい
る。ここでＲ面とは、サファイアの単結晶の面方位（１
／１０２）のことである。括弧内の／は、２番目の数字
の“１”の上側に付与されるバー（上線：−）を表わす
ものとする。また、金属マスク１２１は、誘電体基板１
００と同一の直径を有しかつ厚さ０．５ｍｍのステンレ
スなどの金属円板からなり、その中央部に、外周円と同
心になるように厚さ方向に貫通形成された直径Ｒ１の円
形の開口部１１１を備える。ここで、開口部１１１の直
径Ｒ１は、３８．６８ｍｍになるように設定される。

【００２９】次に、誘電体基板１００の上方から、スパ
ッタリング法を用いて、Ｃｕからなる導体を原子状、イ
オン状又は分子状にして誘電体基板１００の上面に付着
させる。これによって、誘電体基板１００の上面に開口
部１１１を介して、薄膜導体１が形成される一方、金属
マスク１２１の上面に導体膜１０１が形成される。そし
て、導体膜１０１が形成された金属マスク１２１を除去
する。このようにして、図４に示すように、直径がＲ１
の円形の薄膜導体１は、誘電体基板１００の外周円と同
心になるように、誘電体基板１００の上面に形成され
る。

【００３０】ここで、薄膜導体１は以下に示す成膜条件
で、その膜厚が１μｍになるように形成される。 （ａ）スパッタリング装置の種類：ＲＦマグネトロンス
パッタリング装置、 （ｂ）成膜する材料：Ｃｕ、 （ｃ）誘電体基板１００の温度：１５０℃、 （ｄ）印加する高周波電力：６００Ｗ、 （ｅ）導入する気体：Ａｒ、 （ｆ）真空槽の設定圧力：０．５Ｐａ。

【００３１】次に、図５に示すように、金属マスク１２
２は、薄膜導体１が形成された誘電体基板１００の上面
に密着するように載置される。ここで、金属マスク１２
２は、薄膜導体１の直径Ｒ１より大きい直径Ｒ２を有す
る円形形状の開口部１１２を備え、開口部１１２と薄膜
導体１が同心になるように設けられる。そして、誘電体
基板１００の上方から、スパッタリング方法を用いて、
ＳｉＯ_２からなる誘電体をイオン状又は分子状にして薄
膜導体１の上面と、誘電体基板１００の上面のうちの円
環形状の誘電体基板１００の表面１００ａに付着させ
る。これによって、図６に示すように薄膜導体１の上面
と、誘電体基板１００の上面のうちの円環形状の誘電体
基板１００の表面１００ａとに薄膜誘電体３１が形成さ
れる一方、金属マスク１２２の上面には、誘電体膜１０
３が形成される。

【００３２】ここで、薄膜誘電体３１は以下に示す成膜
条件で、その膜厚が０．９６μｍになるように形成され
る。 （ａ）スパッタリング装置の種類：ＲＦマグネトロンス
パッタリング装置、 （ｂ）成膜する材料：ＳｉＯ_２、 （ｃ）誘電体基板１００の温度：１５０℃、 （ｄ）印加する高周波電力：６００Ｗ、 （ｅ）導入する気体：Ａｒ＋Ｏ_２、 （ｆ）真空槽の設定圧力：０．６Ｐａ。

【００３３】また、誘電体基板１００の表面１００ａ
は、誘電体基板１００の上面のうちの開口部１１２の外
周と薄膜導体１の外周との間に位置する円環形状の部分
であって、（Ｒ２−Ｒ１）／２で表される径方向の幅を
有する。ここで、誘電体基板１００の表面１００ａの径
方向の幅（Ｒ２−Ｒ１）／２は、薄膜導体１の膜厚の２
倍以上すなわち２μｍ以上になるように設定される。ま
た好ましくは、金属マスク１２２が所定の位置からずれ
て設けられた場合においても、薄膜誘電体３１が薄膜導
体１を完全に覆うように形成されるように、誘電体基板
１００の表面１００ａの径方向の幅（Ｒ２−Ｒ１）／２
は、１００μｍ以上になるように設定される。一般的
に、金属マスク１２２を誘電体基板１００の上面に載置
するときに生じる所定の位置からのずれ量は、数１０μ
ｍが見込まれるからである。そして、誘電体膜１０３が
形成された金属マスク１２２を取り除く。このようにし
て、図７に示すように、薄膜誘電体３１は、薄膜導体１
の上面から誘電体基板１００の表面１００ａまで延在し
て薄膜導体１を完全に覆うように形成される。

【００３４】次に、図７に示す誘電体基板１００の上面
に、図８に示すように、金属マスク１２１は、開口部１
１１が薄膜導体１及び薄膜誘電体３１と同心になるよう
に、かつ金属マスク１２１の下面における開口部１１１
の外周縁端部が薄膜誘電体３１の上面と密着するように
誘電体基板１００上に載置される。そして、誘電体基板
１００の上方から、スパッタリング方法を用いて、Ｃｕ
からなる導体を薄膜誘電体３１の上面に付着させる。こ
れによって、図９に示すように、薄膜誘電体３１の上面
に薄膜導体２が所定の膜厚になるように形成される一
方、金属マスク１２１の上面には導体膜１０２が形成さ
れる。この時、金属マスク１２１の下面の直下に位置す
る薄膜誘電体３１の表面と誘電体基板１００の上面は、
金属マスク１２１によって遮蔽されているので導体膜は
形成されない。その後、導体膜１０２が形成された金属
マスク１２１を取り除く。このようにして、図１０に示
すように、薄膜誘電体３１上に薄膜導体２が、薄膜導体
１と薄膜誘電体３１と同心になるように形成される。

【００３５】さらに、図１に示すように薄膜誘電体３１
と同一の直径を有する薄膜誘電体３２が、薄膜導体２の
上面と薄膜導体２の直下に位置する薄膜誘電体３１の上
面以外の薄膜誘電体３１の上面とに形成される。ここ
で、薄膜誘電体３２は、薄膜誘電体３１と同様に金属マ
スク１２２を用いて開口部１１２を介して薄膜誘電体３
１と同心になるように形成される。これによって、薄膜
誘電体３２は薄膜導体２を完全に覆うように形成され
る。またさらに、薄膜誘電体３２の上面には薄膜導体３
が金属マスク１２１を用いて開口部１１１を介して薄膜
導体２と同心になるように形成され、薄膜導体３の上面
と薄膜導体３の直下に位置する薄膜誘電体３２の上面以
外の薄膜誘電体３２の上面には薄膜誘電体３３が金属マ
スク１２２を用いて開口部１１２を介して薄膜誘電体３
２と同心になるように形成される。以下同様にして、薄
膜導体４乃至２０と薄膜誘電体３４乃至４９が交互に形
成されて、薄膜積層電極５０が形成される。すなわち、
薄膜積層電極５０において、薄膜誘電体３１乃至４９は
それぞれ、直下に形成された薄膜導体１乃至１９を完全
に覆うように形成される。

【００３６】また、誘電体基板１００の下面には、薄膜
導体１と同様の方法を用いて薄膜導体１と同一の直径Ｒ
１を有する円形形状の薄膜導体１ａが、薄膜導体１に対
向するように形成され、以下、薄膜積層電極５０と同様
にして、薄膜誘電体３１ａ乃至４９ａと薄膜導体２ａ乃
至２０ａとが交互に形成されて薄膜積層電極５０ａが形
成される。すなわち、薄膜積層電極５０ａにおいて、薄
膜誘電体３１ａ乃至４９ａはそれぞれ、直上に形成され
た薄膜導体１ａ乃至１９ａを完全に覆うように形成され
る。ここで、薄膜導体１乃至２０と薄膜導体１ａ乃至２
０ａは、全て同一の円形形状になるように形成され、薄
膜誘電体３１乃至４９と薄膜誘電体３１ａ乃至４９ａ
は、全て同一形状になるように形成される。以上のよう
にして第１の実施例のＴＭモード誘電体共振器は製造さ
れる。

【００３７】第１の実施例のＴＭモード誘電体共振器に
おいて、ＴＭモード誘電体共振器が共振周波数と同じ周
波数を有する高周波信号で励振されたとき、誘電体基板
１００に接するように形成される薄膜導体１，１ａは、
ＴＭモード誘電体共振器の共振エネルギーの一部を薄膜
誘電体３１乃至４９，３１ａ乃至４９ａを介して誘電体
基板１００から離れて形成される薄膜導体２乃至２０，
２ａ乃至２０ａに透過する。これによって、薄膜導体１
乃至２０，１ａ乃至２０ａにそれぞれ高周波電流が流
れ、実効的に表皮深さを増大させる。これによって、１
層の導体膜からなる電極に比べて導体損失及び表面抵抗
を低減することができるので、第１の実施例のＴＭモー
ド誘電体共振器は、一層の導体膜からなる電極を用いて
構成されたＴＭモード誘電体共振器に比較して高い無負
荷Ｑを有する。また、第１の実施例のＴＭモード誘電体
共振器のＴＭ₀₁₀モードにおける共振周波数は３ＧＨｚ
である。ここで、ＴＭモード誘電体共振器の共振周波数
は、薄膜導体１乃至２０の形状と誘電体基板１００の厚
さなどの物理的な寸法と誘電体基板１００の誘電率とに
よって決まる。

【００３８】以上の第１の実施例のＴＭモード誘電体共
振器に用いた薄膜積層電極５０，５０ａでは、薄膜導体
２０，２０ａ以外の薄膜導体１乃至１９，１ａ乃至１９
ａがそれぞれ、薄膜誘電体３１乃至４９，３１ａ乃至４
９ａによって覆われていて、薄膜導体１乃至１９，１ａ
乃至１９ａが薄膜積層電極５０，５０ａの表面に露出し
ていないので、薄膜導体１乃至１９間及び薄膜導体１ａ
乃至１９ａ間の相互の短絡を防ぐことができる。これに
よって、導体損失のバラツキを小さくすることができる
ので、薄膜積層電極５０，５０ａを歩留りよく製造でき
る。

【００３９】以上の第１の実施例のＴＭモード誘電体共
振器に用いた薄膜積層電極５０，５０ａは、薄膜導体２
０，２０ａ以外の薄膜導体１乃至１９，１ａ乃至１９ａ
がそれぞれ、薄膜誘電体３１乃至４９，３１ａ乃至４９
ａによって覆われて、薄膜導体１乃至１９，１ａ乃至１
９ａが薄膜積層電極５０，５０ａの表面に露出しないよ
うに構成されている。これによって、ＴＭモード誘電体
共振器を実装する時や使用するときに、薄膜積層電極５
０，５０ａの表面に金属微粒子などの異物が付着した場
合でも、薄膜積層電極５０，５０ａの導体損失が増加す
るなどの特性劣化を防ぐことができる。

【００４０】以上のようにして構成されたＴＭモード誘
電体共振器においては、導体損失の小さい薄膜積層電極
５１，５１ａの導体損失のバラツキが小さくなるように
薄膜導体５１，５１ａが形成されているので、無負荷Ｑ
のバラツキを小さくすることができ、ＴＭモード誘電体
共振器を歩留りよく製造できる。

【００４１】＜第２の実施例＞図１１乃至図１５は、本
発明に係る第２の実施例の薄膜積層電極５０，５０ａの
製造方法の主要工程における誘電体基板１００の断面図
である。以下図１１乃至図１５を参照して、第２の実施
例の製造方法について説明する。

【００４２】第２の実施例の製造方法は、第１の実施例
の金属マスク１２１に代えて誘電体基板１００上に形成
されたレジスト膜１２３，１２５を用いて薄膜導体１，
２を形成し、また金属マスク１２２に代えて誘電体基板
１００上に形成されたレジスト膜１２４を用いて薄膜誘
電体３１を形成することを特徴とする。

【００４３】第２の実施例の製造方法においては、ま
ず、円形の誘電体基板１００の上面に、例えばスピンナ
ーなどを用いて、全面にレジストを塗布した後、フォト
リソグラフィー方法を用いて、誘電体基板１００の中心
を中心として、直径Ｒ１の円の内部にあるレジストを除
去する。これによって、中央部に直径Ｒ１の円形形状の
開口部１１３を備えたレジスト膜１２３が形成される。

【００４４】上述のようにして形成されたレジスト膜１
２３を用いて、開口部１１３を介して、第１の実施例と
同様にして、図１１に示すように、誘電体基板１００の
上面に、誘電体基板１００の外周円と同心で直径がＲ１
の円形の薄膜導体１を形成する。

【００４５】次に、薄膜導体１の上面を含む誘電体基板
１００の上面に、レジストを塗布した後、フォトリソグ
ラフィー方法を用いて、誘電体基板１００の中心を中心
として、直径Ｒ２の円の内部にあるレジストを除去す
る。これによって、図１２に示すように、中央部に直径
Ｒ２の円形形状の開口部１１４を備えたレジスト膜１２
４が形成される。ここで、開口部１１４の直径Ｒ２は、
第１の実施例と同様に設定される。そして、レジスト膜
１２４を用いて開口部１１４を介して薄膜導体１の上面
と、誘電体基板１００の表面１００ａに、図１３に示す
ように、薄膜誘電体３１を形成する。

【００４６】さらに、図１４に示すように、薄膜誘電体
３１の上面を含む誘電体基板１００の上面に、レジスト
膜１２４と同様にして、直径Ｒ１の開口部１１５を備え
たレジスト膜１２５を形成する。ここで、開口部１１５
は、薄膜導体１と同心になるように設けられる。そし
て、レジスト膜１２５を用いて開口部１１５を介して、
図１５に示すように薄膜誘電体３１の上面に、薄膜導体
１と同一の直径Ｒ１を有する薄膜導体２を形成する。そ
して、レジスト膜１２５を除去する。以上のようにし
て、薄膜誘電体３１の上面に、薄膜導体１と同心で直径
がＲ１の円形の薄膜導体２が形成される。以下、同様に
して薄膜誘電体３２乃至４９と薄膜導体３乃至２０を交
互に形成することにより薄膜積層電極５０を形成する。
また、同様にして、誘電体基板１００の下面に薄膜積層
電極５０ａを形成する。

【００４７】以上の第２の実施例の製造方法を用いるこ
とにより第１の実施例と同様に、薄膜積層電極５０，５
０ａを製造することができる。

【００４８】また、第２の実施例においては、フォトリ
ソグラフィー方法を用いて開口部１１３，１１４，１１
５を形成しているので、第１の実施例に比較して薄膜導
体１乃至２０と薄膜誘電体３１乃至４９を精度よく形成
することができる。

【００４９】＜第３の実施例＞図１６乃至図２３は、本
発明に係る第３の実施例の薄膜積層電極５０，５０ａの
製造方法の主要工程における誘電体基板１００の断面図
である。以下図１６乃至図２３を参照して、第３の実施
例の製造方法について説明する。

【００５０】図１６に示すように、まず誘電体基板１０
０の上面の全面に、スパッタリング方法を用いて、導体
膜１０１ａを形成する。次に導体膜１０１ａの上面に、
フォトリソグラフィー方法を用いて直径がＲ１である円
形形状のレジスト膜１２６を、レジスト膜１２６の中心
が上記誘電体基板１００の中心と一致するように形成す
る。次に図１７に示すように、レジスト膜１２６の直下
に位置する導体膜１０１ａ以外の導体膜１０１ａをエッ
チングすることによって除去する。そして、レジスト膜
１２６を除去する。このようにしてまず、誘電体基板１
００の上面に、直径Ｒ１の円形形状の薄膜導体１を形成
する。

【００５１】次に、図１８に示すように、薄膜導体１の
上面と誘電体基板１００の上面に、スパッタリング方法
を用いて誘電体膜１０３ａを形成する。そして、図１９
に示すように、誘電体膜１０３ａの上面に、フォトリソ
グラフィー方法を用いて薄膜導体１の直径Ｒ１より大き
い直径Ｒ２を有する円形形状のレジスト膜１２７を、薄
膜導体１と同心になるように形成する。これによって、
レジスト膜１２７は、誘電体膜１０３ａを介して薄膜導
体１を完全に覆うように形成される。そして、図２０に
示すように、レジスト膜１２７の直下に位置する誘電体
膜１０３ａ以外の誘電体膜１０３ａをエッチングするこ
とによって除去した後、レジスト膜１２７を除去する。
このようにして、薄膜導体１の上面と誘電体基板１００
の表面１００ａとに直径Ｒ２を有する円形形状の薄膜誘
電体３１が形成される。すなわち、薄膜導体１を完全に
覆うように薄膜誘電体３１が形成される。ここで、誘電
体基板１００の表面１００ａの径方向の幅は、第１の実
施例と同様に設定される。

【００５２】次に、図２１に示すように、薄膜誘電体３
１の上面と誘電体基板１００の上面に、スパッタリング
方法を用いて導体膜１０２ａを形成し、図２２に示すよ
うに、導体膜１０２ａの上面に、フォトリソグラフィー
方法を用いて直径Ｒ１を有する円形形状のレジスト膜１
２８を薄膜導体１と同心になるように形成する。そし
て、図２３に示すように、レジスト膜１２８の直下に位
置する導体膜１０２ａ以外の導体膜１０２ａをエッチン
グすることによって除去する。そして、レジスト膜１２
８を除去する。以下同様にして、薄膜誘電体３２乃至４
９と薄膜導体３乃至２０を交互に形成して薄膜積層電極
５０を形成する。また、誘電体基板１００の下面に、同
様にして、薄膜積層電極５０ａを形成する。

【００５３】以上の第３の実施例の製造方法を用いるこ
とにより第１の実施例と同様に、薄膜積層電極５０，５
０ａを製造することができる。

【００５４】また、第３の実施例においては、フォトリ
ソグラフィー方法を用いてレジスト膜１２６，１２７，
１２８を形成しているので、第１の実施例に比較して薄
膜導体１乃至２０と薄膜誘電体３１乃至４９を精度よく
形成することができる。

【００５５】＜変形例＞以上の第１乃至第３の実施例で
は、２０層の薄膜導体１乃至２０と１９層の薄膜誘電体
３１乃至４９を交互に積層して薄膜積層電極５０，５０
ａを構成したが、本発明はこれに限らず、さらに多くの
層を積層して構成してもよいし、少ない層で構成しても
よい。以上のように構成しても第１乃至第３の実施例と
同様の効果を有する。

【００５６】以上の第１乃至第３の実施例においては、
スパッタリング方法を用いて薄膜導体１乃至２０と薄膜
誘電体３１乃至４９を形成したが、本発明はこれに限ら
ず、真空蒸着方法又はプラズマＣＶＤ方法などの他の膜
形成方法を用いてもよい。また、第２の実施例と第３の
実施例において、薄膜導体１乃至２０は無電解銅メッキ
などのメッキ法を用いて形成してもよい。以上のように
しても第１乃至第３の実施例と同様に製造することがで
き同様の効果を有する。

【００５７】以上の第１乃至第３の実施例においては、
Ｃｕを用いて薄膜導体１，２を形成したが、本発明はこ
れに限らず、Ａｌ、Ａｕ又はＡｇなどの他の金属を用い
て形成してもよい。また、薄膜誘電体３１は、ＳｉＯ_２
を用いて構成したが、本発明はこれに限らず、Ａｌ
₂Ｏ₃、Ｔａ₂Ｏ₅又はＳｉ₃Ｎ₄などの他の誘電体材料を用
いて形成してもよい。以上のようにしても第１乃至第３
の実施例と同様に製造することができ同様の効果を有す
る。

【００５８】以上の第１乃至第３の実施例における薄膜
積層電極５０，５０ａでは、薄膜導体１乃至２０と薄膜
導体３１乃至４９を円形形状に形成したが、本発明はこ
れに限らず、方形、幅方向に比べて十分長い長手方向を
有する方形又は多角形など他の形状に形成してもよい。
以上のように形成する場合でも薄膜誘電体を薄膜導体よ
り大きい寸法になるようにかつ薄膜導体を完全に覆うよ
うに形成することにより、第１乃至第３の実施例と同様
に薄膜積層電極５０，５０ａを製造することができ同様
の効果を有する。

【００５９】以上の第１と第２の実施例の薄膜積層電極
５０，５０ａの製造方法では、開口部１１２，１１４を
それぞれ、薄膜導体１の直径Ｒ１より大きい直径Ｒ２に
なるように形成し、金属マスク１２２又はレジスト膜１
２４を開口部１１２，１１４が薄膜導体１と同心になる
ように設けて薄膜誘電体３１を形成した。しかしなが
ら、本発明はこれに限らず、開口部１１２，１１４をそ
れぞれ、薄膜導体１より大きい寸法に形成し、金属マス
ク１２２又はレジスト膜１２４を、薄膜導体１が開口部
１１２，１１４の内部に位置するように設けて、薄膜誘
電体３１を形成するようにしてもよい。以上のようにし
ても第１と第２の実施例と同様に薄膜積層電極５０，５
０ａを製造することができ同様の効果を有する。

【００６０】以上の第３の実施例の薄膜積層電極５０，
５０ａの製造方法では、誘電体膜１０３ａの上面に、薄
膜導体１の直径Ｒ１より大きい直径Ｒ２を有するレジス
ト膜１２７を、薄膜導体１と同心になるように形成して
薄膜誘電体３１を形成した。しかしながら、本発明はこ
れに限らず、薄膜導体１より大きい寸法を有するレジス
ト膜１２７を、レジスト膜１２７が誘電体膜１０３ａを
介して薄膜導体１を覆うように形成して、薄膜誘電体３
１を形成するようにしてもよい。以上のようにしても第
３の実施例と同様に薄膜積層電極５０，５０ａを製造す
ることができ同様の効果を有する。

【００６１】

【発明の効果】本発明に係る請求項１記載の薄膜積層電
極は、上記薄膜誘電体が上記薄膜導体を覆うように上記
薄膜導体と上記薄膜誘電体とが交互に積層されている。
これによって、薄膜積層電極の側面における薄膜導体間
の短絡を防ぐことができるので、導体損失のバラツキを
低減することができ、かつ製造の際における歩留りを、
従来例に比較して向上させることができる。

【００６２】また、請求項２記載の薄膜積層電極は、基
板上に上記薄膜誘電体が上記薄膜導体を覆うように上記
薄膜導体と上記薄膜誘電体とが交互に積層されている。
これによって、薄膜積層電極の側面における薄膜導体間
の短絡を防ぐことができるので、導体損失のバラツキを
低減することができ、かつ製造の際における歩留りを、
従来例に比較して向上させることができる。

【００６３】本発明に係る請求項３記載の薄膜積層電極
の製造方法では、基板上に形成された上記薄膜導体が、
上記開口部の内部に位置するように上記遮断手段は設け
られ、上記開口部を介して上記薄膜誘電体が形成され
る。これによって、上記薄膜誘電体は、上記薄膜導体を
覆うように形成されるので、従来例に比較して、歩留り
のよい薄膜積層電極の製造方法を提供できる。

【００６４】また、請求項４記載の薄膜積層電極の製造
方法は、請求項３記載の薄膜積層電極の製造方法におい
てさらに、上記第２の工程と上記第３の工程と上記第４
の工程とを繰り返す工程を含む。これによって、上記薄
膜導体と上記薄膜誘電体とを交互に積層できる。

【００６５】さらに、請求項５記載の薄膜積層電極の製
造方法は、請求項３又は４記載の薄膜積層電極の製造方
法において、上記遮蔽手段は金属マスクである。これに
よって、他の遮蔽手段を用いた製造方法に比較して工程
を簡単にできる。

【００６６】またさらに、請求項６記載の薄膜積層電極
の製造方法は、請求項３又は４記載の薄膜積層電極の製
造方法において、上記遮蔽手段はレジスト膜である。こ
れによって、遮蔽手段としてレジスト膜を用いない場合
に比較して、上記薄膜導体と上記薄膜誘電体を精度よく
形成できる。

【００６７】本発明に係る請求項７記載の薄膜積層電極
の製造方法では、上記基板上に形成された薄膜導体の表
面を覆うように上記基板上に誘電体膜が形成され、上記
薄膜導体より大きい寸法を有するレジスト膜は、上記レ
ジスト膜が上記誘電体膜を介して上記薄膜導体を覆うよ
うに上記誘電体膜上に形成される。そして、上記レジス
ト膜の直下に位置する誘電体膜以外の誘電体膜を除去す
ることにより、上記薄膜誘電体が形成される。これによ
って、上記薄膜誘電体は、上記薄膜導体を覆うように形
成されるので、従来例に比較して、歩留りよく薄膜積層
電極を製造することができる。

【００６８】また、請求項８記載の薄膜積層電極の製造
方法では、請求項７記載の薄膜積層電極の製造方法にお
いてさらに、上記第２の工程と上記第３の工程と上記第
４の工程と上記第５の工程と上記第６の工程とを繰り返
す工程を含む。これによって、上記薄膜導体と上記薄膜
誘電体とを交互に積層できる。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施例のＴＭモード誘電
体共振器の断面図である。

【図２】 図１のＴＭモード誘電体共振器の平面図であ
る。

【図３】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、誘電体基板１００の上面に金属マスク
１２１を載置して薄膜導体１を形成したときの誘電体基
板１００の断面図である。

【図４】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図３の誘電体基板１００の上面から金
属マスク１２１を取り除いたときの誘電体基板１００の
断面図である。

【図５】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図４の誘電体基板１００の上面に、金
属マスク１２２を載置したときの誘電体基板１００の断
面図である。

【図６】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図５の誘電体基板１００の上方から誘
電体を付着させて薄膜誘電体３１を形成したときの誘電
体基板１００の断面図である。

【図７】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図６の誘電体基板１００の上面から金
属マスク１２２を取り除いたときの誘電体基板１００の
断面図である。

【図８】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図７の誘電体基板１００の上面に金属
マスク１２１を載置したときの誘電体基板１００の断面
図である。

【図９】 第１の実施例のＴＭモード誘電体共振器の製
造方法において、図８の誘電体基板１００の上方から導
体を付着させて薄膜導体２を形成したときの誘電体基板
１００の断面図である。

【図１０】 第１の実施例のＴＭモード誘電体共振器の
製造方法において、図９の誘電体基板１００の上面から
金属マスク１２１を取り除いたときの誘電体基板１００
の断面図である。

【図１１】 本発明に係る第２の実施例の薄膜積層電極
５０，５０ａの製造方法において、誘電体基板１００の
上面にレジスト膜１２３を形成して薄膜導体１を形成し
たときの誘電体基板１００の断面図である。

【図１２】 第２の実施例において、図１１の誘電体基
板１００の上面からレジスト膜１２３を除去して、レジ
スト膜１２４を形成したときの誘電体基板１００の断面
図である。

【図１３】 第２の実施例において、図１２の誘電体基
板１００の上方から誘電体を付着させて薄膜誘電体３１
を形成したときの誘電体基板１００の断面図である。

【図１４】 第２の実施例において、図１３の誘電体基
板１００の上面からレジスト膜１２４を除去して、レジ
スト膜１２５を形成したときの誘電体基板１００の断面
図である。

【図１５】 第２の実施例において、図１４の誘電体基
板１００の上方から薄膜導体２を形成したときの誘電体
基板１００の断面図である。

【図１６】 本発明に係る第３の実施例の薄膜積層電極
５０，５０ａの製造方法において、誘電体基板１００の
上面に導体膜１０１ａを形成し、さらに導体膜１０１ａ
の上面にレジスト膜１２６を形成したときの誘電体基板
１００の断面図である。

【図１７】 第３の実施例において、図１６の誘電体基
板１００の上面からレジスト膜１２６の直下に位置する
導体膜１０２ａ以外の導体膜１０２ａを除去したときの
誘電体基板１００の断面図である。

【図１８】 第３の実施例において、図１７の誘電体基
板１００の上面からレジスト膜１２６を除去して、誘電
体膜１０３ａを形成したときの誘電体基板１００の断面
図である。

【図１９】 第３の実施例において、図１８の誘電体膜
１０３ａの上面にレジスト膜１２７を形成したときの誘
電体基板１００の断面図である。

【図２０】 第３の実施例において、図１９の誘電体基
板１００の上面からレジスト膜１２７の直下に位置する
誘電体膜１０３ａ以外の誘電体膜１０３ａを除去したと
きの誘電体基板１００の断面図である。

【図２１】 第３の実施例において、図２０の誘電体基
板１００の上面に導体膜１０２ａを形成したときの誘電
体基板１００の断面図である。

【図２２】 第３の実施例において、図２１の導体膜１
０２ａの上面にレジスト膜１２８を形成したときの誘電
体基板１００の断面図である。

【図２３】 第３の実施例において、図２２の誘電体基
板１００の上面からレジスト膜１２８の直下に位置する
導体膜１０２ａ以外の導体膜１０２ａを除去したときの
誘電体基板１００の断面図である。

【図２４】 従来例のＴＭモード誘電体共振器の断面図
である。

【符号の説明】

１，２，３，４，２０，１ａ，２ａ，３ａ，４ａ，２０
ａ…薄膜導体、 ３１，３２，３３，４９，３１ａ，３２ａ，３３ａ，４
９ａ…薄膜誘電体、 ５０，５０ａ…薄膜積層電極、 １００…誘電体基板、 １００ａ…誘電体基板１００の表面、 １０１，１０１ａ，１０２，１０２ａ…導体膜、 １０３，１０３ａ…誘電体膜、 １１１，１１２，１１３，１１４，１１５…開口部、 １２１，１２２…金属マスク、 １２３，１２４，１２５，１２６，１２７，１２８…レ
ジスト膜。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 薄膜導体と薄膜誘電体とが交互に積層さ
   れてなり、 上記薄膜誘電体は上記薄膜導体を覆うように形成された
   ことを特徴とする薄膜積層電極。
2. 【請求項２】 基板上に薄膜導体と薄膜誘電体とが交互
   に積層されたことを特徴とする請求項１記載の薄膜積層
   電極。
3. 【請求項３】 所定の形状を有する薄膜導体を基板上に
   形成する第１の工程と、 上記薄膜導体より大きい寸法を有する開口部を有する遮
   蔽手段を、上記薄膜導体が上記開口部の内部に位置する
   ように設ける第２の工程と、 上記遮蔽手段を用いて上記遮蔽手段の上記開口部を介し
   て誘電体を形成することにより薄膜誘電体を上記薄膜導
   体及び上記基板上に形成する第３の工程と、 所定の形状を有する別の薄膜導体を上記薄膜誘電体上に
   形成する第４の工程とを含むことを特徴とする薄膜積層
   電極の製造方法。
4. 【請求項４】 上記薄膜積層電極の製造方法はさらに、 上記第２の工程と上記第３の工程と上記第４の工程と
   を、上記薄膜導体と上記薄膜誘電体とが交互に積層され
   るように繰り返す工程を含むことを特徴とする請求項３
   記載の薄膜積層電極の製造方法。
5. 【請求項５】 上記遮蔽手段は、金属マスクであること
   を特徴とする請求項３又は４記載の薄膜積層電極の製造
   方法。
6. 【請求項６】 上記遮蔽手段は、レジスト膜であること
   を特徴とする請求項３又は４記載の薄膜積層電極の製造
   方法。
7. 【請求項７】 所定の形状を有する薄膜導体を基板上に
   形成する第１の工程と、 上記薄膜導体の表面を覆うように上記基板上に誘電体膜
   を形成する第２の工程と、 上記薄膜導体より大きい寸法を有するレジスト膜を、上
   記レジスト膜が上記誘電体膜を介して上記薄膜導体を覆
   うように上記誘電体膜上に形成する第３の工程と、 上記レジスト膜の直下に位置する誘電体膜以外の誘電体
   膜を除去することにより所定の形状を有する薄膜誘電体
   を形成する第４の工程と、 上記レジスト膜を除去する第５の工程と、 所定の形状を有する別の薄膜導体を上記薄膜誘電体上に
   形成する第６の工程とを含むことを特徴とする薄膜積層
   電極の製造方法。
8. 【請求項８】 上記薄膜積層電極の製造方法はさらに、
   上記第２の工程と上記第３の工程と上記第４の工程と上
   記第５の工程と上記第６の工程とを、上記薄膜導体と上
   記薄膜誘電体とが交互に積層されるように繰り返す工程
   とを含むことを特徴とする請求項７記載の薄膜積層電極
   の製造方法。