JPH08288519A - Thin film transistor, manufacturing method thereof and liquid crystal display system - Google Patents

Thin film transistor, manufacturing method thereof and liquid crystal display system

Info

Publication number
JPH08288519A
JPH08288519A JP9389895A JP9389895A JPH08288519A JP H08288519 A JPH08288519 A JP H08288519A JP 9389895 A JP9389895 A JP 9389895A JP 9389895 A JP9389895 A JP 9389895A JP H08288519 A JPH08288519 A JP H08288519A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
drain
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9389895A
Other languages
Japanese (ja)
Other versions
JP3215287B2 (en
Inventor
Yoshifumi Kishida
好文 岸田
Yukihiko Nakada
行彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9389895A priority Critical patent/JP3215287B2/en
Publication of JPH08288519A publication Critical patent/JPH08288519A/en
Application granted granted Critical
Publication of JP3215287B2 publication Critical patent/JP3215287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: To avoid the burning or after image due to block parting on display or the dispersion in introduced voltage while enhancing the TFT characteristics. CONSTITUTION: An insulating film 3 covering a patterned shielding film 2 is formed on a transparent substrate 1. Next, a source region 5 and a drain region 5 made of the first low resistant semiconductor layers are formed in mutually separated state to be respectively connected to a source electrode 4 and a drain electrode 4. Next, the second semiconductor layer 6 is formed extending over the source region 5 and the drain region 5 to form a gate electrode 8 on these regions 5 through the intermediary of a gate insulating film 7. In such a constitution, the first semiconductor layer is formed of the films 5 while the source.drain regions 5 and the gate electrode 8 are self-aligningly formed with the patterned shielding film 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、たとえば液晶表示装置
のスイッチング素子等に用いられる薄膜トランジスタお
よびその製造方法、並びに液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor used for, for example, a switching element of a liquid crystal display device, a manufacturing method thereof, and a liquid crystal display device.

【0002】[0002]

【従来の技術】上記薄膜トランジスタ(TFT)として
は、種々のタイプのものが存在する。たとえば、スタガ
型TFTは、低抵抗な半導体層を挟んで一方側にソース
およびドレイン電極部が設けられ、他方側には間にゲー
ト絶縁膜を介してゲート電極が設けられ、上記ソースお
よびドレイン電極部が絶縁性基板側に配された構造とな
っている。
2. Description of the Related Art There are various types of thin film transistors (TFTs). For example, in a staggered TFT, a source and drain electrode portion is provided on one side with a low-resistance semiconductor layer sandwiched, and a gate electrode is provided on the other side with a gate insulating film interposed between the source and drain electrodes. The part is arranged on the side of the insulating substrate.

【0003】このようなスタガ型TFTにおける低抵抗
な半導体層は、プラズマCVD(P−CVD)装置内で
PH3ガスをプラズマ放電により分解させて、透明電極
である上記ソースおよびドレイン電極部の上に第1の半
導体層を選択的に形成し、更にその上に第2の半導体層
として、アモルファスシリコン(a−Si)層を成膜す
ることにより作製している。
The low resistance semiconductor layer in such a staggered TFT is formed on the source and drain electrode portions which are transparent electrodes by decomposing PH 3 gas by plasma discharge in a plasma CVD (P-CVD) apparatus. Then, the first semiconductor layer is selectively formed, and an amorphous silicon (a-Si) layer is formed thereon as a second semiconductor layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来方
法による場合は、第1の半導体層をパターニングするた
めの露光工程を減らすことができるという利点を有する
反面、得られる第1の半導体層の抵抗が高く、また、ソ
ース−ドレイン間のリーク電流が大きくなり、TFT特
性が他の構造のTFTに比べて良くないという難点があ
った。
However, the conventional method has an advantage that the exposure step for patterning the first semiconductor layer can be reduced, but the resistance of the obtained first semiconductor layer is reduced. There is a problem that the TFT characteristics are high and the leak current between the source and the drain is large, so that the TFT characteristics are not good as compared with TFTs having other structures.

【0005】また、上記難点を解消すべく、ソースおよ
びドレイン電極部となる低抵抗な第1の半導体層を成膜
により形成しても、ソースおよびドレイン領域とゲート
電極とを自己整合した状態に作製できないという問題が
あった。また、このようなTFTをスイッチング素子と
して液晶表示装置に用いた場合には、ステッパの露光領
域毎に表示上のブロック別れが生じたり、引き込み電圧
のバラツキによる焼き付きや残像が発生するという問題
があった。
Further, in order to solve the above-mentioned difficulties, even if the low resistance first semiconductor layer to be the source and drain electrode portions is formed by film formation, the source and drain regions and the gate electrode are self-aligned. There was a problem that it could not be manufactured. Further, when such a TFT is used as a switching element in a liquid crystal display device, there is a problem that a block separation on the display occurs in each exposure area of the stepper, and burn-in and an afterimage occur due to variations in pull-in voltage. It was

【0006】本発明は、このような従来技術の課題を解
決すべくなされたものであり、低抵抗なソース領域およ
びドレイン領域を形成してTFT特性を良好にできると
共に、ソース領域およびドレイン領域とゲート電極とを
自己整合的に形成して良好な表示が得られるTFT、そ
の製造方法および液晶表示装置を提供することを目的と
する。
The present invention has been made in order to solve the problems of the prior art, and it is possible to form a low resistance source region and drain region to improve the TFT characteristics, and at the same time, to provide a source region and a drain region. An object of the present invention is to provide a TFT capable of forming a good display by forming a gate electrode in a self-aligned manner, a manufacturing method thereof, and a liquid crystal display device.

【0007】[0007]

【課題を解決するための手段】本発明のTFTは、透明
基板上にパターニングされた遮光膜を覆って形成された
絶縁膜の上に、低抵抗な第1の半導体層からなるソース
領域およびドレイン領域が互いに離隔した状態で形成さ
れ、該ソース領域上およびドレイン領域上にわたって形
成された第2の半導体層の上に間にゲート絶縁膜を介し
てゲート電極が形成され、該ソース領域にソース電極が
電気的に接続されると共に該ドレイン領域にドレイン電
極が電気的に接続され、かつ、該ソース領域、該ドレイ
ン領域および該ゲート電極が該遮光膜と自己整合的に形
成されており、そのことにより上記目的が達成される。
A TFT of the present invention comprises a source region and a drain made of a low resistance first semiconductor layer on an insulating film formed on a transparent substrate so as to cover a patterned light shielding film. A gate electrode is formed on the second semiconductor layer formed over the source region and the drain region with a gate insulating film interposed therebetween, and the source electrode is formed on the source region. Are electrically connected to the drain region, a drain electrode is electrically connected to the drain region, and the source region, the drain region, and the gate electrode are formed in a self-aligned manner with the light-shielding film. The above object is achieved by the above.

【0008】前記第1の半導体層が微結晶半導体または
多結晶半導体からなっていてもよい。
The first semiconductor layer may be made of a microcrystalline semiconductor or a polycrystalline semiconductor.

【0009】前記ゲート電極が透明電極、または透明電
極と金属電極とを組み合わせたものからなっていてもよ
い。
The gate electrode may be a transparent electrode or a combination of a transparent electrode and a metal electrode.

【0010】前記遮光膜が液晶表示装置の補助容量用電
極またはブラックマトリクスとして用いられていてもよ
い。
The light-shielding film may be used as an auxiliary capacitance electrode or a black matrix of a liquid crystal display device.

【0011】前記第2の半導体層がアモルファスシリコ
ン、アモルファスシリコンゲルマニウムまたはアモルフ
ァスシリコンカーボンからなっていてもよく、多結晶シ
リコン、多結晶シリコンゲルマニウムまたは多結晶シリ
コンカーボンからなっていてもよく、微結晶シリコン、
微結晶シリコンゲルマニウムまたは微結晶シリコンカー
ボンからなっていてもよい。
The second semiconductor layer may be made of amorphous silicon, amorphous silicon germanium or amorphous silicon carbon, or may be made of polycrystalline silicon, polycrystalline silicon germanium or polycrystalline silicon carbon, or microcrystalline silicon. ,
It may be made of microcrystalline silicon germanium or microcrystalline silicon carbon.

【0012】本発明のTFTの製造方法は、透明基板上
に遮光膜を形成してパターニングし、該遮光膜を覆って
絶縁膜を形成する工程と、該絶縁膜上に低抵抗な第1の
半導体層を形成する工程と、該第1の半導体層上にネガ
レジストを塗布して基板裏面側から露光することによ
り、遮光膜と自己整合的に互いに離隔したソース領域お
よびドレイン領域をパターニングする工程と、該ソース
領域およびドレイン領域の上に渡って第2の半導体層を
形成し、該第2の半導体層の上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上に透明導電膜を形成する工
程と、該透明導電膜上にポジレジストを塗布して基板裏
面側から露光することにより、遮光膜と自己整合的にゲ
ート電極をパターニングする工程と、該ソース領域に接
続してソース電極を、該ドレイン領域に接続してドレイ
ン電極を形成する工程とを含み、そのことにより上記目
的が達成される。
The method of manufacturing a TFT according to the present invention comprises the steps of forming a light-shielding film on a transparent substrate, patterning the light-shielding film, forming an insulating film over the light-shielding film, and a low-resistance first insulating film on the insulating film. A step of forming a semiconductor layer, and a step of applying a negative resist on the first semiconductor layer and exposing from the back surface side of the substrate to pattern the source region and the drain region which are separated from each other in a self-aligned manner with the light shielding film. A step of forming a second semiconductor layer over the source region and the drain region, and forming a gate insulating film on the second semiconductor layer; and forming a transparent conductive film on the gate insulating film. A step of forming, a step of applying a positive resist on the transparent conductive film and exposing from the back side of the substrate to pattern the gate electrode in a self-aligned manner with the light-shielding film, and a step of connecting to the source region to form the source electrode To And forming a drain electrode connected to the drain region, the object is achieved.

【0013】本発明の液晶表示装置は、一対の基板間隙
に液晶層が設けられ、該一対の基板の一方に前記TFT
がスイッチング素子として形成されており、そのことに
より上記目的が達成される。
In the liquid crystal display device of the present invention, a liquid crystal layer is provided between a pair of substrates, and the TFT is provided on one of the pair of substrates.
Are formed as switching elements, which achieves the above object.

【0014】[0014]

【作用】本発明のTFTは、成膜により第1の半導体層
が形成されているので、低抵抗なソース領域およびドレ
イン領域が得られ、また、ソース−ドレイン間のリーク
電流を低くすることができる。
In the TFT of the present invention, since the first semiconductor layer is formed by film formation, a low resistance source region and drain region can be obtained, and the leak current between the source and drain can be reduced. it can.

【0015】第1の半導体層のパターニングの際にネガ
レジストを用い、ゲート電極となる透明電極のパターニ
ングの際にポジレジストを用いて、基板裏面側から露光
すると、パターニング形成された遮光膜と自己整合的に
ソース領域、ドレイン領域およびゲート電極を形成する
ことができる。
When a negative resist is used in the patterning of the first semiconductor layer and a positive resist is used in the patterning of the transparent electrode to be the gate electrode, the back side of the substrate is exposed to light and the light-shielding film formed by patterning The source region, the drain region, and the gate electrode can be formed in a consistent manner.

【0016】上記ゲート電極として透明電極と金属電極
とを組み合わせたものを用いると、より大型の液晶表示
装置に対応できる。
By using a combination of a transparent electrode and a metal electrode as the gate electrode, it is possible to cope with a larger liquid crystal display device.

【0017】上記遮光膜を補助容量用電極またはブラッ
クマトリクスとして用いると、液晶表示装置の開口率を
高くすることができる。
When the light shielding film is used as the auxiliary capacitance electrode or the black matrix, the aperture ratio of the liquid crystal display device can be increased.

【0018】[0018]

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】(実施例1)図1(e)に、本実施例のス
タガ型TFTを示す。このTFTは、透明基板1上にパ
ターニングされた遮光膜2を覆って絶縁膜3が形成され
ている。絶縁膜3上にはソース電極4およびドレイン電
極4が形成され、その上にソース電極4およびドレイン
電極4に接続して、低抵抗な第1の半導体層からなるソ
ース領域5およびドレイン領域5が互いに離隔した状態
で形成されている。その上には、ソース領域5およびド
レイン領域5に渡って第2の半導体層6が形成され、第
2の半導体層上にゲート絶縁膜7を間に介してゲート電
極8が形成されている。さらにその上を覆って、保護膜
9が形成されている。ソース領域5、ドレイン領域5お
よびゲート電極8は遮光膜2と自己整合的に形成されて
いる。
(Embodiment 1) FIG. 1E shows a stagger type TFT of this embodiment. In this TFT, an insulating film 3 is formed so as to cover the patterned light shielding film 2 on the transparent substrate 1. A source electrode 4 and a drain electrode 4 are formed on the insulating film 3, and a source region 5 and a drain region 5 made of a low-resistance first semiconductor layer are connected to the source electrode 4 and the drain electrode 4, respectively. They are formed so as to be separated from each other. A second semiconductor layer 6 is formed over the source region 5 and the drain region 5, and a gate electrode 8 is formed on the second semiconductor layer with a gate insulating film 7 interposed therebetween. Further, a protective film 9 is formed so as to cover it. The source region 5, the drain region 5 and the gate electrode 8 are formed in self-alignment with the light shielding film 2.

【0020】このTFTは、以下のようにして作製する
ことができる。まず、ガラスなどからなる透明基板1上
に、スパッタリングによりタンタル、チタン等を厚み約
250nmに成膜し、図1(a)に示すように島状にパ
ターニングして遮光膜2を形成する。この遮光膜2の幅
は、後工程でチャネル長を決定することになるので精度
よくパターニングする必要があり、4μmから15μm
が望ましい。次に、パターニングした遮光膜2を覆うよ
うに、スパッタリングまたはP−CVD法により、厚み
約250nmのSiO2等からなる絶縁膜3を成膜す
る。
This TFT can be manufactured as follows. First, on the transparent substrate 1 made of glass or the like, a film of tantalum, titanium or the like having a thickness of about 250 nm is formed by sputtering and patterned into an island shape as shown in FIG. Since the width of the light-shielding film 2 determines the channel length in a later step, it is necessary to pattern the light-shielding film with high accuracy.
Is desirable. Next, an insulating film 3 made of SiO 2 or the like having a thickness of about 250 nm is formed by sputtering or P-CVD so as to cover the patterned light shielding film 2.

【0021】次に、スパッタリングにより厚み約300
nmのタンタルを成膜し、図1(b)に示すようにパタ
ーニングしてソース電極4およびドレイン電極4を形成
する。続いて、P−CVD装置にSiH4ガス、H2ガス
およびPH3ガスを導入して成膜することにより、不純
物を添加した低抵抗な第1の半導体層として導電率が
0.01Ωcm-1〜100Ωcm-1のn型微結晶シリコ
ンを成膜する。この第1の半導体層上にネガレジストを
塗布し、基板1側から露光マスクと共に裏面露光するこ
とにより遮光膜2と自己整合的にレジスト膜を形成す
る。これをマスクとして第1の半導体層をエッチングす
ることにより、遮光膜2と自己整合的にソース領域5お
よびドレイン領域5を形成する。
Next, the thickness is about 300 by sputtering.
A tantalum film having a thickness of nm is formed and patterned as shown in FIG. 1B to form the source electrode 4 and the drain electrode 4. Subsequently, SiH 4 gas, H 2 gas, and PH 3 gas are introduced into the P-CVD apparatus to form a film, so that the conductivity of the first impurity-added low-resistance first semiconductor layer is 0.01 Ωcm −1. A film of n-type microcrystalline silicon of about 100 Ωcm −1 is formed. A negative resist is applied on the first semiconductor layer, and back exposure is performed from the substrate 1 side together with an exposure mask to form a resist film in self-alignment with the light shielding film 2. By etching the first semiconductor layer using this as a mask, the source region 5 and the drain region 5 are formed in self-alignment with the light-shielding film 2.

【0022】その上に、P−CVD法によりi型のアモ
ルファスシリコンを成膜し、図1(c)に示すように島
状にパターニングして第2の半導体層6を形成する。そ
の上に、P−CVD法により厚み約250nmのSi3
4またはSiO2等からなるゲート絶縁膜7を成膜す
る。
An i-type amorphous silicon film is formed thereon by a P-CVD method and patterned into an island shape as shown in FIG. 1C to form a second semiconductor layer 6. On top of that, Si 3 having a thickness of about 250 nm is formed by P-CVD
A gate insulating film 7 made of N 4 or SiO 2 is formed.

【0023】続いて、スパッタリングにより厚み約20
0nmの酸化インジウムまたは酸化錫等からなる透明導
電膜を成膜する。この透明導電膜を、ポジレジストを用
いて遮光膜2より少し太めにパターニングした後、基板
1側から裏面露光することにより遮光膜2と自己整合的
にレジスト膜を形成する。これをマスクとして透明導電
膜をエッチングすることにより、遮光膜2と自己整合的
にゲート電極8を形成する。なお、上述したように遮光
膜2より少し太めに透明導電膜をパターニングすると、
以下の利点がある。すなわち、ゲート電極8の幅が低抵
抗層であるソース領域5とドレイン領域5との間よりも
狭くなると、ゲート電極8の下に形成されるチャネル層
へ低抵抗層(ソース領域やドレイン領域)5から電流が
流れるものの、抵抗の高い半導体層6を流れることから
電圧降下を起こし特性が低下する。このとき、数μm流
れると特性的には不良となる。逆に、少し太く(幅広)
すると、低抵抗層(ソース領域やドレイン領域)5から
数百オングストローム程度、半導体層6を流れて、抵抗
の低いチャネル層へ流れるため、特性低下を起こりにく
くできる。
Then, the thickness is about 20 by sputtering.
A transparent conductive film made of 0 nm indium oxide, tin oxide or the like is formed. This transparent conductive film is patterned to be slightly thicker than the light-shielding film 2 using a positive resist, and then the back surface is exposed from the substrate 1 side to form a resist film in self-alignment with the light-shielding film 2. The transparent conductive film is etched by using this as a mask to form the gate electrode 8 in a self-aligned manner with the light shielding film 2. When the transparent conductive film is patterned to be slightly thicker than the light shielding film 2 as described above,
It has the following advantages: That is, when the width of the gate electrode 8 becomes narrower than between the source region 5 and the drain region 5 which are low resistance layers, the low resistance layer (source region or drain region) is added to the channel layer formed under the gate electrode 8. Although a current flows from No. 5, the semiconductor layer 6 having a high resistance flows, causing a voltage drop and deteriorating the characteristics. At this time, if the flow is several μm, the characteristic becomes defective. On the contrary, a little thicker (wider)
Then, since the current flows from the low resistance layer (source region or drain region) 5 through the semiconductor layer 6 by several hundred angstroms to the channel layer having low resistance, it is possible to prevent the deterioration of characteristics from occurring easily.

【0024】その後、P−CVD法により厚み約250
nmのSi34またはSiO2等からなる保護膜9を成
膜する。
Thereafter, the thickness is about 250 by P-CVD method.
A protective film 9 made of Si 3 N 4 or SiO 2 having a thickness of 9 nm is formed.

【0025】このようにして得られるスタガ型TFT
は、低抵抗なソース領域5およびドレイン領域5が得ら
れ、また、ソース−ドレイン間のリーク電流を低くでき
るため、特性を良好なものにできる。
Stagger type TFT thus obtained
In addition, since the source region 5 and the drain region 5 having low resistance can be obtained and the leak current between the source and the drain can be reduced, the characteristics can be improved.

【0026】上記TFT基板と、カラーフィルターおよ
びブラックマトリクスが形成された対向側基板とを貼り
合わせてから、両基板間隙に液晶を注入して分断するこ
とにより液晶パネルが形成できる。この液晶パネルにド
ライバ用の集積回路等を取り付けることにより液晶モジ
ュールが完成する。このようにして得られる液晶表示装
置は、TFTのソース領域5およびドレイン領域5とゲ
ート電極8とが自己整合的に形成されているので、表示
上のブロック別れの発生、引き込み電圧のバラツキによ
る焼き付きや残像の発生を防ぐことができる。
A liquid crystal panel can be formed by bonding the above-mentioned TFT substrate and a counter substrate on which a color filter and a black matrix are formed, and then injecting liquid crystal into a gap between both substrates to divide the liquid crystal. A liquid crystal module is completed by attaching an integrated circuit for a driver or the like to this liquid crystal panel. In the liquid crystal display device thus obtained, since the source region 5 and the drain region 5 of the TFT and the gate electrode 8 are formed in a self-aligning manner, block separation on the display occurs, and burn-in due to variation in pull-in voltage. It is possible to prevent the occurrence of an afterimage.

【0027】(実施例2)図2(e)に、本実施例の改
良型コプラナ構造のTFTを示す。このTFTは、ソー
ス電極4およびドレイン電極4が絶縁膜3上ではなく、
ゲート電極8を覆って形成された層間絶縁膜10の上に
形成されており、ゲート絶縁膜7および層間絶縁膜10
に形成されたコンタクトホールを介してソース領域5お
よびドレイン領域5に接続されている。それ以外は、実
施例1と同様な構成となっている。このTFTの製造に
おいては、ソース電極4およびドレイン電極4の形成
を、第1の半導体層の形成前ではなく、ゲート電極8の
形成後に行う。
(Embodiment 2) FIG. 2E shows a TFT having an improved coplanar structure according to this embodiment. In this TFT, the source electrode 4 and the drain electrode 4 are not on the insulating film 3,
The gate insulating film 7 and the interlayer insulating film 10 are formed on the interlayer insulating film 10 formed so as to cover the gate electrode 8.
It is connected to the source region 5 and the drain region 5 through the contact hole formed in. Other than that, the configuration is similar to that of the first embodiment. In the manufacture of this TFT, the source electrode 4 and the drain electrode 4 are formed after the gate electrode 8 is formed, not before the first semiconductor layer is formed.

【0028】まず、ソース電極4およびドレイン電極4
を形成しないこと以外は実施例1と同様にして図2
(a)〜(d)の工程を行う。
First, the source electrode 4 and the drain electrode 4
2 is carried out in the same manner as in Example 1 except that the film is not formed.
The steps (a) to (d) are performed.

【0029】次に、ゲート電極8を覆うように、材質が
SiO2等からなる層間絶縁膜10をP−CVD法によ
り成膜する。次に、パターニングおよびエッチング工程
により、ソース領域5およびドレイン領域5に達するよ
うに、ゲート絶縁膜7および層間絶縁膜10にコンタク
トホールを形成する。その後、スパッタリングによりア
ルミニウム合金、チタン等の金属膜を成膜し。パターニ
ングすることによりソース領域5およびドレイン領域5
に電気的に接続されたソース電極4およびドレイン電極
4を形成する。
Next, an interlayer insulating film 10 made of SiO 2 or the like is formed by P-CVD so as to cover the gate electrode 8. Next, by patterning and etching steps, contact holes are formed in the gate insulating film 7 and the interlayer insulating film 10 so as to reach the source region 5 and the drain region 5. After that, a metal film of aluminum alloy, titanium or the like is formed by sputtering. By patterning the source region 5 and the drain region 5
A source electrode 4 and a drain electrode 4 which are electrically connected to are formed.

【0030】このようにして得られる改良コプラナ構造
のTFTは、実施例1と同様に良好な特性が得られ、表
示上のブロック別れの発生、引き込み電圧のバラツキに
よる焼き付きや残像の発生を防ぐことができる。また、
この構造のTFTは、ゲート電極8、ソース電極5およ
びドレイン電極5を全て最後の方の工程で形成できるの
で、ヒロック等の影響が少なく、低抵抗なアルミニウム
合金等を使用し易いという利点を有する。さらに信頼性
および良品率を向上させるためには、この上に保護膜を
形成しても良い。
The improved coplanar structure TFT thus obtained has good characteristics similar to those of the first embodiment, and prevents block separation on the display, and burn-in and afterimage due to variation in pull-in voltage. You can Also,
In the TFT having this structure, the gate electrode 8, the source electrode 5 and the drain electrode 5 can all be formed in the final step, and therefore, there is little effect of hillocks and the like, and it is easy to use a low-resistance aluminum alloy or the like. . Further, in order to improve the reliability and the yield rate, a protective film may be formed on this.

【0031】上記実施例においては、低抵抗な第1の半
導体層5としてn型微結晶半導体を用いたが、固相成長
法またはレーザーアニール法により形成したn型多結晶
半導体を用いてもよい。この場合、シリコン以外に、多
結晶シリコンゲルマニウムや多結晶シリコンカーボンを
使用できる。また、本発明に用いることができる、上述
した微結晶半導体や多結晶半導体としては、n型に限ら
ず、p型のものを使用することが可能である。
Although an n-type microcrystalline semiconductor is used as the first semiconductor layer 5 having a low resistance in the above embodiment, an n-type polycrystalline semiconductor formed by a solid phase growth method or a laser annealing method may be used. . In this case, in addition to silicon, polycrystalline silicon germanium or polycrystalline silicon carbon can be used. Further, the above-described microcrystalline semiconductor and polycrystalline semiconductor that can be used in the present invention are not limited to n-type, but p-type can be used.

【0032】上記ゲート電極8として透明電極を用いた
が、透明電極と金属電極とを組み合わせてもよく、その
場合、より大型の液晶表示装置に対応することもでき
る。
Although the transparent electrode is used as the gate electrode 8, a transparent electrode and a metal electrode may be combined, and in that case, it is possible to correspond to a larger liquid crystal display device.

【0033】上記パターニングされた遮光膜2は、補助
容量用電極またはブラックマトリクスとして用いると、
液晶表示装置の開口率を高くすることができる。
When the patterned light-shielding film 2 is used as an auxiliary capacitance electrode or a black matrix,
The aperture ratio of the liquid crystal display device can be increased.

【0034】上記第2の半導体層6としてアモルファス
シリコンを用いたが、アモルファス半導体(アモルファ
スシリコン、アモルファスシリコンゲルマニウムまたは
アモルファスシリコンカーボンなど)、多結晶半導体
(多結晶シリコン、多結晶シリコンゲルマニウムまたは
多結晶シリコンカーボンなど)、微結晶半導体(微結晶
シリコン、微結晶シリコンゲルマニウムまたは微結晶シ
リコンカーボンなど)等、種々のものを用いることがで
きる。
Although amorphous silicon is used as the second semiconductor layer 6, an amorphous semiconductor (amorphous silicon, amorphous silicon germanium or amorphous silicon carbon, etc.), a polycrystalline semiconductor (polycrystalline silicon, polycrystalline silicon germanium or polycrystalline silicon). Various materials such as carbon) and microcrystalline semiconductors (microcrystalline silicon, microcrystalline silicon germanium, microcrystalline silicon carbon, and the like) can be used.

【0035】[0035]

【発明の効果】以上の説明から明らかなように、本発明
によれば、成膜により低抵抗なソース領域およびドレイ
ン領域が得られ、ソース−ドレイン間のリーク電流を低
くすることができるので、良好な特性のTFTが得られ
る。
As is apparent from the above description, according to the present invention, a source region and a drain region having a low resistance can be obtained by film formation, and a leak current between the source and the drain can be reduced. A TFT having good characteristics can be obtained.

【0036】また、パターニングされた遮光膜と自己整
合的にソース領域、ドレイン領域およびゲート電極を形
成することができるので、表示上のブロック別れの発
生、引き込み電圧のバラツキによる焼き付きや残像の発
生を防ぐことができる。よって、液晶表示装置に好適に
用いることができる。
Further, since the source region, the drain region and the gate electrode can be formed in a self-aligned manner with the patterned light-shielding film, block separation on the display, image sticking and afterimage due to variation in pull-in voltage can be prevented. Can be prevented. Therefore, it can be suitably used for a liquid crystal display device.

【0037】さらに、ゲート電極として透明電極と金属
電極とを組み合わせたものを用いると、より大型の液晶
表示装置に対応できる。パターニングされた遮光膜を補
助容量用電極またはブラックマトリクスとして用いる
と、液晶表示装置の開口率を高くすることができる。
Furthermore, by using a combination of a transparent electrode and a metal electrode as the gate electrode, it is possible to cope with a larger liquid crystal display device. When the patterned light-shielding film is used as the auxiliary capacitance electrode or the black matrix, the aperture ratio of the liquid crystal display device can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(e)は実施例1のTFTの製造工程
を示す断面図である。
1A to 1E are cross-sectional views showing a manufacturing process of a TFT according to a first embodiment.

【図2】(a)〜(e)は実施例2のTFTの製造工程
を示す断面図である。
2A to 2E are cross-sectional views showing a manufacturing process of a TFT of Example 2.

【符号の説明】[Explanation of symbols]

1 透明基板 2 遮光膜 3 絶縁膜 4 ソース電極およびドレイン電極 5 低抵抗な第1の半導体層(ソース領域およびドレイ
ン領域) 6 第2の半導体層 7 ゲート絶縁膜 8 ゲート電極 9 保護膜 10 層間絶縁膜
1 transparent substrate 2 light-shielding film 3 insulating film 4 source electrode and drain electrode 5 low-resistance first semiconductor layer (source region and drain region) 6 second semiconductor layer 7 gate insulating film 8 gate electrode 9 protective film 10 interlayer insulation film

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 透明基板上にパターニングされた遮光膜
を覆って形成された絶縁膜の上に、低抵抗な第1の半導
体層からなるソース領域およびドレイン領域が互いに離
隔した状態で形成され、該ソース領域上およびドレイン
領域上にわたって形成された第2の半導体層の上に間に
ゲート絶縁膜を介してゲート電極が形成され、該ソース
領域にソース電極が電気的に接続されると共に該ドレイ
ン領域にドレイン電極が電気的に接続され、かつ、該ソ
ース領域、該ドレイン領域および該ゲート電極が該遮光
膜と自己整合的に形成されている薄膜トランジスタ。
1. A source region and a drain region formed of a low-resistance first semiconductor layer are formed in a state of being separated from each other on an insulating film formed on a transparent substrate to cover a patterned light shielding film, A gate electrode is formed between the second semiconductor layer formed over the source region and the drain region via a gate insulating film, the source electrode is electrically connected to the source region, and the drain is formed. A thin film transistor in which a drain electrode is electrically connected to the region, and the source region, the drain region, and the gate electrode are formed in self-alignment with the light shielding film.
【請求項2】 前記第1の半導体層が微結晶半導体また
は多結晶半導体からなる請求項1に記載の薄膜トランジ
スタ。
2. The thin film transistor according to claim 1, wherein the first semiconductor layer is made of a microcrystalline semiconductor or a polycrystalline semiconductor.
【請求項3】 前記ゲート電極が透明電極、または透明
電極と金属電極とを組み合わせたものからなる請求項1
に記載の薄膜トランジスタ。
3. The gate electrode comprises a transparent electrode or a combination of a transparent electrode and a metal electrode.
The thin film transistor according to.
【請求項4】 前記遮光膜が液晶表示装置の補助容量用
電極またはブラックマトリクスとして用いられる請求項
1に記載の薄膜トランジスタ。
4. The thin film transistor according to claim 1, wherein the light shielding film is used as an electrode for a storage capacitor or a black matrix of a liquid crystal display device.
【請求項5】 前記第2の半導体層がアモルファスシリ
コン、アモルファスシリコンゲルマニウムまたはアモル
ファスシリコンカーボンからなる請求項1に記載の薄膜
トランジスタ。
5. The thin film transistor according to claim 1, wherein the second semiconductor layer is made of amorphous silicon, amorphous silicon germanium, or amorphous silicon carbon.
【請求項6】 前記第2の半導体層が多結晶シリコン、
多結晶シリコンゲルマニウムまたは多結晶シリコンカー
ボンからなる請求項1に記載の薄膜トランジスタ。
6. The second semiconductor layer is polycrystalline silicon,
The thin film transistor according to claim 1, which is made of polycrystalline silicon germanium or polycrystalline silicon carbon.
【請求項7】 前記第2の半導体層が微結晶シリコン、
微結晶シリコンゲルマニウムまたは微結晶シリコンカー
ボンからなる請求項1に記載の薄膜トランジスタ。
7. The second semiconductor layer is microcrystalline silicon,
The thin film transistor according to claim 1, which is made of microcrystalline silicon germanium or microcrystalline silicon carbon.
【請求項8】 透明基板上に遮光膜を形成してパターニ
ングし、該遮光膜を覆って絶縁膜を形成する工程と、 該絶縁膜上に低抵抗な第1の半導体層を成膜する工程
と、 該第1の半導体層上にネガレジストを塗布して基板裏面
側から露光することにより、遮光膜と自己整合的に互い
に離隔したソース領域およびドレイン領域をパターニン
グする工程と、 該ソース領域およびドレイン領域の上に渡って第2の半
導体層を形成し、該第2の半導体層の上にゲート絶縁膜
を形成する工程と、 該ゲート絶縁膜上に透明導電膜を形成する工程と、 該透明導電膜上にポジレジストを塗布して基板裏面側か
ら露光することにより、遮光膜と自己整合的にゲート電
極をパターニングする工程と、 該ソース領域に接続してソース電極を、該ドレイン領域
に接続してドレイン電極を形成する工程と、 を含む薄膜トランジスタの製造方法。
8. A step of forming a light-shielding film on a transparent substrate, patterning the light-shielding film to form an insulating film, and forming a low-resistance first semiconductor layer on the insulating film. And a step of applying a negative resist on the first semiconductor layer and exposing from the back surface side of the substrate to pattern the source region and the drain region which are separated from each other in a self-aligned manner with the light-shielding film; Forming a second semiconductor layer over the drain region and forming a gate insulating film on the second semiconductor layer; forming a transparent conductive film on the gate insulating film; Patterning the gate electrode in a self-aligned manner with the light-shielding film by applying a positive resist on the transparent conductive film and exposing from the back surface side of the substrate; and connecting the source electrode to the source region and the drain region to the drain region. connection Forming a drain electrode, and a method of manufacturing a thin film transistor.
【請求項9】 一対の基板間隙に液晶層が設けられ、該
一対の基板の一方に請求項1に記載の薄膜トランジスタ
がスイッチング素子として形成されている液晶表示装
置。
9. A liquid crystal display device in which a liquid crystal layer is provided between a pair of substrates, and the thin film transistor according to claim 1 is formed as a switching element on one of the pair of substrates.
JP9389895A 1995-04-19 1995-04-19 Thin film transistor, method of manufacturing the same, and liquid crystal display Expired - Fee Related JP3215287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9389895A JP3215287B2 (en) 1995-04-19 1995-04-19 Thin film transistor, method of manufacturing the same, and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9389895A JP3215287B2 (en) 1995-04-19 1995-04-19 Thin film transistor, method of manufacturing the same, and liquid crystal display

Publications (2)

Publication Number Publication Date
JPH08288519A true JPH08288519A (en) 1996-11-01
JP3215287B2 JP3215287B2 (en) 2001-10-02

Family

ID=14095309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9389895A Expired - Fee Related JP3215287B2 (en) 1995-04-19 1995-04-19 Thin film transistor, method of manufacturing the same, and liquid crystal display

Country Status (1)

Country Link
JP (1) JP3215287B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759977B1 (en) * 2001-08-20 2007-09-18 삼성전자주식회사 a thin film transistor array panel having a structure for preventing light leakage
JP2010020322A (en) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd Display substrate
JP4880846B2 (en) * 1999-08-24 2012-02-22 奇美電子股▲ふん▼有限公司 Thin film transistor and method for forming the same
JP2019054301A (en) * 2011-05-11 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880846B2 (en) * 1999-08-24 2012-02-22 奇美電子股▲ふん▼有限公司 Thin film transistor and method for forming the same
KR100759977B1 (en) * 2001-08-20 2007-09-18 삼성전자주식회사 a thin film transistor array panel having a structure for preventing light leakage
JP2010020322A (en) * 2008-07-14 2010-01-28 Samsung Electronics Co Ltd Display substrate
JP2019054301A (en) * 2011-05-11 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JP3215287B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
US5872370A (en) TFT with reduced channel length and parasitic capacitance
US6855954B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
EP0304657B1 (en) Active matrix cell and method of manufacturing the same
JP2001339072A (en) Liquid crystal display device
JP2780673B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP2001144298A (en) Thin-film transistor substrate and manufacturing method therefor
JPH1115022A (en) Liquid crystal display device and manufacturing method therefor
GB2312543A (en) Liquid crystal display device and production method thereof
JPH10290012A (en) Active matrix liquid crystal display unit and its manufacture
KR100272266B1 (en) Thin film transistor and method of manufacturing same
JP3215287B2 (en) Thin film transistor, method of manufacturing the same, and liquid crystal display
JP2659976B2 (en) Thin film transistor and method of manufacturing the same
JP2004013003A (en) Liquid crystal display
JPH10170951A (en) Production of liquid crystal display device
JPH0982976A (en) Thin-film transistor, manufacture thereof and liquid-crystal display
JPH1187721A (en) Thin-film transistor and liquid crystal display device comprising the same, and manufacture of tft array substrate
JPH1039331A (en) Production of active matrix type liquid crystal display device and active matrix type liquid crystal display device produced by this process
JP3419073B2 (en) Thin film transistor, method of manufacturing the same, and active matrix liquid crystal display device
JP3982730B2 (en) Method for manufacturing thin film transistor array substrate
JPH08181319A (en) Thin-film transistor and its manufacture
JPH01227127A (en) Thin-film transistor array
JPH075490A (en) Liquid crystal display device and its production
JPH09139504A (en) Coplanar type thin film transistor, its manufacture, and liquid crystal display using it
JP3151209B2 (en) Manufacturing method of matrix type display device
JPH0677486A (en) Thin-film transistor element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees