JP3151209B2 - Manufacturing method of matrix type display device - Google Patents
Manufacturing method of matrix type display deviceInfo
- Publication number
- JP3151209B2 JP3151209B2 JP24171190A JP24171190A JP3151209B2 JP 3151209 B2 JP3151209 B2 JP 3151209B2 JP 24171190 A JP24171190 A JP 24171190A JP 24171190 A JP24171190 A JP 24171190A JP 3151209 B2 JP3151209 B2 JP 3151209B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- organic insulating
- switching element
- signal line
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタ（以下では「TFT」と称
する）、ダイオード、MIM（金属−絶縁層−金属）素子
等のスイッチング素子を有するマトリクス型表示装置に
関する。The present invention relates to a matrix type display having switching elements such as thin film transistors (hereinafter referred to as “TFTs”), diodes, and MIM (metal-insulating-layer-metal) elements. Related to the device.
（従来の技術） 従来のマトリクス型表示装置を第2A図〜第2E図に示
す。この表示装置を製造工程に従って説明する。第2A図
〜第2E図では上側に示す平面図のＡ−Ａ線に沿った断面
図が下側に示されている。ガラス等の絶縁性の基板20上
に、Taからなるゲートバス配線１がパターン形成され、
ゲートバス配線１の上面を陽極酸化することにより、Ta
2O5からなる陽極酸化膜２が形成される（第2A図）。ゲ
ートバス配線１は走査線として機能し、ゲートバス配線
１の一部がゲート電極として機能している。(Prior Art) A conventional matrix type display device is shown in FIGS. 2A to 2E. This display device will be described according to the manufacturing process. 2A to 2E, a cross-sectional view taken along line AA of the plan view shown on the upper side is shown on the lower side. A gate bus wiring 1 made of Ta is patterned on an insulating substrate 20 such as glass.
By anodizing the upper surface of the gate bus wiring 1, Ta
An anodic oxide film 2 of 2 O 5 is formed (FIG. 2A). The gate bus wiring 1 functions as a scanning line, and a part of the gate bus wiring 1 functions as a gate electrode.
陽極酸化膜２を覆って基板20上の全面に、SiNxからな
るゲート絶縁膜３、後に半導体層４となるアモルファス
シリコン（以下では「ａ−Si」と称する）層、及び後に
エッチングストッパ５となる第２のSiNx層が連続的に堆
積される。次に、第２のSiNx層がパターニングされ、エ
ッチングストッパ５が形成される（第2B図）。A gate insulating film 3 made of SiN x , an amorphous silicon (hereinafter referred to as “a-Si”) layer to be a semiconductor layer 4, and an etching stopper 5 are formed on the entire surface of the substrate 20 covering the anodic oxide film 2. A second SiN x layer is continuously deposited. Next, the second SiN x layer is patterned to form an etching stopper 5 (FIG. 2B).
更に、後にコンタクト層６、６となるn+型ａ−Si層が
基板20上の全面に堆積され、上述のａ−Si層及びn+型ａ
−Si層のパターニングにより、半導体層４及びコンタク
ト層６、６が形成される（第2C図）。Further, an n + -type a-Si layer which will later become the contact layers 6 and 6 is deposited on the entire surface of the substrate 20, and the above-described a-Si layer and the n + -type
The semiconductor layer 4 and the contact layers 6, 6 are formed by patterning the Si layer (FIG. 2C).
次に、Ti金属層が基板20上の全面にスパッタリング法
により形成され、このTi金属層のパターニングが行われ
て、信号線として機能するソースバス配線９、ソース電
極７、及び出力端子として機能するドレイン電極８が形
成される（第2D図）。従って、ソースバス配線９はゲー
ト絶縁膜３上に形成される。以上により、スイッチング
素子として機能するTFT11が完成する。Next, a Ti metal layer is formed on the entire surface of the substrate 20 by a sputtering method, and the Ti metal layer is patterned, and functions as a source bus wiring 9, a source electrode 7, which functions as a signal line, and as an output terminal. A drain electrode 8 is formed (FIG. 2D). Therefore, the source bus wiring 9 is formed on the gate insulating film 3. Thus, the TFT 11 functioning as a switching element is completed.
次に、ITO（Indium tin oxide）膜が基板20上の全面
にスパッタリング法により形成され、このITO膜がフォ
トリソグラフィ法及びエッチングによってパターニング
され、絵素電極10が形成される（第2E図）。従って、絵
素電極10はゲート絶縁膜３上に形成されることになる。
その後、SiNxからなる保護膜（図示せず）がプラズマCV
D法により形成される。Next, an ITO (Indium tin oxide) film is formed on the entire surface of the substrate 20 by a sputtering method, and the ITO film is patterned by a photolithography method and etching to form a pixel electrode 10 (FIG. 2E). Therefore, the pixel electrode 10 is formed on the gate insulating film 3.
Thereafter, a protective film (not shown) made of SiN x is applied to the plasma CV.
It is formed by the D method.
（発明が解決しようとする課題） 上述のマトリクス型表示装置では、絵素電極10とソー
スバス配線９とはゲート絶縁膜３上に形成されるため、
絵素電極10とソースバス配線９との間には間隙が設けら
れている。この間隙の幅が小さいと、エッチング不良、
レジスト不良等が起こった場合に、絵素電極10とソース
バス配線９との間にリーク電流が生じることになる。従
って、この間隙の幅は十分に大きくする必要がある。と
ころが、絵素電極10とソースバス配線９との間の間隙を
大きくすると絵素電極10の面積が減少するため、表示装
置の開口率が低下することになる。(Problems to be Solved by the Invention) In the above-described matrix type display device, since the picture element electrode 10 and the source bus wiring 9 are formed on the gate insulating film 3,
A gap is provided between the picture element electrode 10 and the source bus wiring 9. If the width of this gap is small, poor etching,
When a resist failure or the like occurs, a leak current occurs between the pixel electrode 10 and the source bus line 9. Therefore, the width of the gap needs to be sufficiently large. However, if the gap between the picture element electrode 10 and the source bus wiring 9 is increased, the area of the picture element electrode 10 is reduced, so that the aperture ratio of the display device is reduced.
開口率の低下を避けるために、ソースバス配線９の幅
を小さくすることが考えられる。しかし、ソースバス配
線９の幅を小さくすると、ソースバス配線９が断線する
確率が増大するので好ましくない。In order to avoid a decrease in the aperture ratio, it is conceivable to reduce the width of the source bus wiring 9. However, reducing the width of the source bus line 9 is not preferable because the probability of disconnection of the source bus line 9 increases.
本発明はこのような問題点を解決するものであり、本
発明の目的は、大きな面積の絵素電極を有するマトリク
ス型表示装置を提供することである。The present invention solves such a problem, and an object of the present invention is to provide a matrix type display device having a large-area picture element electrode.
（課題を解決するための手段） 本発明のマトリクス型表示装置の製造方法は、一対の
絶縁性基板と、該一対の基板の何れか一方の基板内面に
配線された走査線及び信号線と、該走査線及び信号線と
に接続されたスイッチング素子と、該スイッチング素子
のドレイン電極に接続された絵素電極と、を有するマト
リクス型表示装置の製造方法であって、Moからなる金属
層により該ドレイン電極を形成する工程と、該走査線と
信号線と該スイッチング素子とを覆って有機絶縁膜を形
成する工程と、酸素雰囲気中でエッチングを行うことに
より、該有機絶縁膜の該ドレイン電極上にスルーホール
を形成する工程と、該ドレイン電極と該絵素電極とを該
スルーホールを介して電気的に接続する工程と、を含む
ことを特徴としており、そのことによって上記目的が達
成される。(Means for Solving the Problems) According to a method for manufacturing a matrix display device of the present invention, a pair of insulating substrates, a scanning line and a signal line wired on an inner surface of one of the pair of substrates, A switching element connected to the scanning line and the signal line, and a pixel electrode connected to a drain electrode of the switching element, a method for manufacturing a matrix type display device, wherein the metal layer made of Mo Forming a drain electrode, forming an organic insulating film covering the scanning line, the signal line, and the switching element; and etching the organic insulating film on the drain electrode by performing etching in an oxygen atmosphere. Forming a through hole in the drain electrode and the pixel electrode electrically through the through hole. The purpose is achieved.
また、本発明のマトリクス型表示装置の製造方法は、
一対の絶縁性基板と、該一対の基板の何れか一方の基板
内面に配線された走査線及び信号線と、該走査線及び信
号線とに接続されたスイッチング素子と、該スイッチン
グ素子の出力端子に接続された絵素電極と、を有するマ
トリクス型表示装置の製造方法であって、該走査線と信
号線と該スイッチング素子とを覆って有機絶縁膜を形成
する工程と、該有機絶縁膜の膜厚以上の膜厚を有するレ
ジストを用いてエッチングを行うことにより、該有機絶
縁膜の該出力端子上の部分にスルーホールを形成する工
程と、該絵素電極と該出力端子とを該スルーホールを介
して電気的に接続する工程と、を含んでおり、そのこと
によって上記目的が達成される。Further, the method of manufacturing a matrix type display device of the present invention,
A pair of insulating substrates, a scanning line and a signal line wired on an inner surface of one of the pair of substrates, a switching element connected to the scanning line and the signal line, and an output terminal of the switching element A pixel electrode connected to the substrate, a method of manufacturing a matrix type display device, comprising: forming an organic insulating film covering the scanning line, the signal line, and the switching element; and A step of forming a through hole in a portion of the organic insulating film on the output terminal by performing etching using a resist having a thickness equal to or greater than the film thickness; and forming the through-hole between the pixel electrode and the output terminal. Electrically connecting via a hole, whereby the above object is achieved.
なお、前記絵素電極を、前記有機絶縁膜を挟んで、前
記走査線及び前記信号線と重畳して形成する工程をさら
に含んでもよい。Note that the method may further include a step of forming the pixel electrode so as to overlap the scanning line and the signal line with the organic insulating film interposed therebetween.
（作用） 本発明のマトリクス型表示装置では、走査線と信号線
とスイッチング素子とを覆う有機絶縁膜が形成されてい
る。有機絶縁膜上には絵素電極が形成されている。スイ
ッチング素子の出力端子上の有機絶縁膜にはスルーホー
ルが形成され、このスルーホールを介して絵素電極と出
力端子とが電気的に接続される。このとき、有機絶縁膜
の膜厚以上の膜厚を有するレジストを用いてエッチング
を行うことにより、有機絶縁膜の膜減りを防止すること
ができる。このように有機絶縁膜を走査線と信号線とス
イッチング素子との上に形成したことにより、絵素電極
を走査線及び信号線に重畳して形成することができる。
このような構成としても、有機絶縁膜の耐絶縁性が大き
く、有機絶縁膜の膜減りも防止しているので、絵素電極
と走査線及び信号線との間にはリーク電流は生じない。
また、有機絶縁膜の誘電率が小さく、有機絶縁膜の膜減
りも防止しているので、走査線及び信号線との間に形成
される浮遊容量も小さい。更に、有機絶縁膜は良好なレ
ベリング特性を示すので、走査線及び信号線を確実に覆
って形成される。従って、絵素電極を走査線及び信号線
の上に重ねて形成しても、絵素電極と走査線及び信号線
との間にリーク電流は生じない。(Operation) In the matrix type display device of the present invention, an organic insulating film covering the scanning lines, the signal lines, and the switching elements is formed. A picture element electrode is formed on the organic insulating film. A through hole is formed in the organic insulating film on the output terminal of the switching element, and the pixel electrode and the output terminal are electrically connected through the through hole. At this time, the etching is performed using a resist having a thickness equal to or greater than the thickness of the organic insulating film, so that a reduction in the thickness of the organic insulating film can be prevented. Since the organic insulating film is formed on the scanning line, the signal line, and the switching element, the pixel electrode can be formed so as to overlap the scanning line and the signal line.
Even with such a configuration, since the organic insulating film has high insulation resistance and prevents the organic insulating film from being reduced in thickness, no leak current occurs between the pixel electrode and the scanning line and signal line.
Further, since the dielectric constant of the organic insulating film is small and the organic insulating film is prevented from being reduced in thickness, the stray capacitance formed between the scanning line and the signal line is also small. Further, since the organic insulating film exhibits good leveling characteristics, it is formed to surely cover the scanning lines and the signal lines. Therefore, even if the pixel electrodes are formed on the scanning lines and the signal lines, no leak current is generated between the pixel electrodes and the scanning lines and the signal lines.
（実施例） 本発明の実施例について以下に説明する。(Example) An example of the present invention will be described below.
本実施例のマトリクス型表示装置の製造工程を第1A図
〜第1G図に示す。第1A図〜第1G図を参照しながら、本実
施例を製造工程に従って説明する。第1A図〜第1G図では
上側に示す平面図のＡ−Ａ線に沿った断面図が下側に示
されている。ガラス等の絶縁性基板20上に、Ta金属層
（層膜4000Å）をスパッタリング法により堆積し、この
Ta金属層をパターニングすることにより、ゲートバス配
線１を形成した。ゲートバス配線１は走査線として機能
し、ゲートバス配線１の一部がゲート電極として機能す
る。次に、ゲートバス配線１の上面を陽極酸化すること
により、Ta2O5からなる陽極酸化膜２を形成した（第1A
図）。陽極酸化膜２はゲート絶縁膜としても機能する。1A to 1G show the manufacturing process of the matrix type display device of this embodiment. The present embodiment will be described in accordance with manufacturing steps with reference to FIGS. 1A to 1G. 1A to 1G, a cross-sectional view taken along line AA of the plan view shown on the upper side is shown on the lower side. A Ta metal layer (layer film 4000Å) is deposited on an insulating substrate 20 such as glass by a sputtering method.
The gate bus wiring 1 was formed by patterning the Ta metal layer. The gate bus line 1 functions as a scanning line, and a part of the gate bus line 1 functions as a gate electrode. Next, an anodic oxide film 2 made of Ta 2 O 5 was formed by anodizing the upper surface of the gate bus wiring 1.
Figure). The anodic oxide film 2 also functions as a gate insulating film.
陽極酸化膜２を覆って基板20上の全面に、SiNxからな
るゲート絶縁膜３（層膜3000Å）、後に半導体層４とな
る層膜300Åのアモルファスシリコン（以下では「ａ−S
i」と称する）層、及び後にエッチングストッパ５とな
る第２のSiNx層（層膜2000Å）をプラズマCVD法により
連続的に堆積した。次に、第２のSiNx層をパターニング
し、エッチングストッパ５を形成した（第1B図）。Covering the anodic oxide film 2 on the entire surface of the substrate 20, the gate insulating film 3 made of SiN x (layer film 3000 Å), "is a layer film 300Å of amorphous silicon as a semiconductor layer 4 (hereinafter after-a S
i)) and a second SiN x layer (layer film 2000 Å) which will later become an etching stopper 5 were continuously deposited by a plasma CVD method. Next, the second SiN x layer was patterned to form an etching stopper 5 (FIG. 1B).
更に、後にコンタクト層６、６となるn+型ａ−Si層
（層膜500Å）を基板20上の全面に堆積し、上述のａ−S
i層及びn+型ａ−Si層のパターニングにより、半導体層
４及びコンタクト層６、６を形成した（第1C図）。Further, an n + -type a-Si layer (layer film 500 な る) which will later become the contact layers 6, 6 is deposited on the entire surface of the substrate 20,
The semiconductor layer 4 and the contact layers 6, 6 were formed by patterning the i layer and the n + type a-Si layer (FIG. 1C).
次に、Mo金属層（層厚3000Å）を基板20上の全面にス
パッタリング法により形成し、このMo金属層のパターニ
ングを行なって、信号線として機能するソースバス配線
９、ソース電極７、及びTFTの出力端子として機能する
ドレイン電極８を形成した（第1D図）。従って、ソース
バス配線９はゲート絶縁膜３上に形成される。以上によ
り、スイッチング素子として機能するTFT11が完成す
る。Next, a Mo metal layer (thickness: 3000 Å) is formed on the entire surface of the substrate 20 by a sputtering method, and the Mo metal layer is patterned to form a source bus line 9 serving as a signal line, a source electrode 7, and a TFT. A drain electrode 8 functioning as an output terminal was formed (FIG. 1D). Therefore, the source bus wiring 9 is formed on the gate insulating film 3. Thus, the TFT 11 functioning as a switching element is completed.
次に、ゲートバス配線１、ソースバス配線９、及びTF
T11を覆って基板20上の全面に、有機絶縁膜12を層厚１
μｍでスピンコートした。有機絶縁膜12として用い得る
材料は、ポリイミド系ポリマー、ポリスチレン系ポリマ
ー、アクリル系ポリマー、シロキサン変性ポリイミド系
ポリマー等である。本実施例では、シロキサン変性ポリ
イミド系ポリマー（日立化成、PIX−8803）、ポリイミ
ド系ポリマー（東レ・ダウコーニングシリコン、KX−13
12D）、又はアクリル系ポリマー（日立合成ゴム、オプ
トマーSS）を用いた。有機絶縁膜12の焼成後、フォトレ
ジスト13を層厚２μｍで有機絶縁膜12上の全面にスピン
コートし、該フォトレジスト13をプリベイクした。この
フォトレジスト13の露光及び現像を行い、フォトレジス
ト13のドレイン電極８上の部分にホール14を形成した
（第1E図）。Next, the gate bus wiring 1, the source bus wiring 9, and the TF
An organic insulating film 12 having a thickness of 1 is formed on the entire surface of the substrate 20 covering T11.
Spin-coated at μm. Materials that can be used as the organic insulating film 12 include a polyimide-based polymer, a polystyrene-based polymer, an acrylic-based polymer, and a siloxane-modified polyimide-based polymer. In this example, siloxane-modified polyimide polymer (Hitachi Chemical Co., PIX-8803), polyimide polymer (Dow Corning Toray Silicone, KX-13
12D) or an acrylic polymer (Hitachi synthetic rubber, Optmer SS). After the baking of the organic insulating film 12, a photoresist 13 having a layer thickness of 2 μm was spin-coated on the entire surface of the organic insulating film 12, and the photoresist 13 was prebaked. The photoresist 13 was exposed and developed to form a hole 14 in the portion of the photoresist 13 above the drain electrode 8 (FIG. 1E).
次に、RIE（Reactive ion etching）装置を用い、
O2、100SCCM、20Pa、200Wの条件で20分間、フォトレジ
スト13をマスクとして有機絶縁膜12のエッチングを行っ
た。有機絶縁膜12とフォトレジスト13との選択比は、1/
1と低いため、フォトレジスト13の層厚を有機絶縁膜12
のそれの２倍とした。その後、フォトレジスト13をレジ
スト剥離液を用いて除去した。上述のエッチングによ
り、スルーホール15が形成される（第1F図）。なお、上
述のエッチング工程ではドレイン電極８がO2雰囲気下に
さらされるため、ドレイン電極８の表面には酸化膜がで
き易すい。このため、ドレイン電極８としては表面に酸
化膜が導電性を有する材料を配置することが望ましい。
特に、本実施例で用いたMoは良好な導電性を有している
ため好ましい。Next, using RIE (Reactive ion etching) equipment,
The organic insulating film 12 was etched using the photoresist 13 as a mask under the conditions of O 2 , 100 SCCM, 20 Pa, and 200 W for 20 minutes. The selectivity between the organic insulating film 12 and the photoresist 13 is 1 /
Since the thickness of the photoresist 13 is as low as 1,
Twice that of Thereafter, the photoresist 13 was removed using a resist stripper. Through holes 15 are formed by the above-described etching (FIG. 1F). In the above-described etching step, since the drain electrode 8 is exposed to an O 2 atmosphere, an oxide film is easily formed on the surface of the drain electrode 8. For this reason, as the drain electrode 8, it is desirable to arrange a material whose oxide film has conductivity on the surface.
In particular, Mo used in this example is preferable because it has good conductivity.
次に、ITO（Indium tin oxide）膜を基板20上の全面
にスパッタリング法により形成し、このITO膜をフォト
リソグラフィ法及びエッチングによってパターニング
し、絵素電極10を形成した（第1G図）。絵素電極10はス
ルーホール15を介してドレイン電極と電気的に接続され
る。また、絵素電極10は、第1G図の上部に示すように、
ゲートバス配線１とソースバス配線９とに有機絶縁膜12
を挟んで重畳されている。表示画面の開口率を大きくす
る必要がない場合には、絵素電極10をゲートバス配線１
及びソースバス配線９に重畳する必要はない。次に、対
向基板との間に液晶層が封入され、本実施例のマトリク
ス型表示装置が得られる。Next, an ITO (Indium tin oxide) film was formed on the entire surface of the substrate 20 by a sputtering method, and the ITO film was patterned by photolithography and etching to form a pixel electrode 10 (FIG. 1G). The picture element electrode 10 is electrically connected to the drain electrode via the through hole 15. In addition, as shown in the upper part of FIG.
An organic insulating film 12 is formed on the gate bus wiring 1 and the source bus wiring 9.
Are superimposed on each other. When it is not necessary to increase the aperture ratio of the display screen, the pixel electrode 10 is connected to the gate bus wiring 1.
It is not necessary to superimpose on the source bus wiring 9. Next, a liquid crystal layer is sealed between the substrate and the counter substrate, and the matrix type display device of this embodiment is obtained.
本実施例のマトリクス型表示装置の絵素電極10は、ゲ
ートバス配線１及びソースバス配線９に有機絶縁膜12を
挟んで重畳されているので、絵素電極の面積を大きくす
ることができる。従って、開口率の大きなマトリクス型
表示装置を得ることができる。また、有機絶縁膜12の耐
絶縁性が大きく、有機絶縁膜12の膜減りも防止している
ので、絵素電極10とゲートバス配線１及びソースバス配
線９との間にはリーク電流は生じない。また、有機絶縁
膜12の誘電率が小さく、有機絶縁膜12の膜減りも防止し
ているので、絵素電極10とゲートバス配線１及びソース
バス配線９との間に形成される浮遊容量も小さい。更
に、有機絶縁膜12はスピンコート法によって形成され良
好なレベリング特性を示すので、ゲートバス配線１及び
ソースバス配線９を確実に覆って形成される。従って、
絵素電極10をゲートバス配線１及びソースバス配線９の
上に重ねて形成しても、絵素電極10とゲートバス配線１
及びソースバス配線９との間にリーク電流は生じない。Since the pixel electrode 10 of the matrix type display device of this embodiment is overlapped with the gate bus wiring 1 and the source bus wiring 9 with the organic insulating film 12 interposed therebetween, the area of the pixel electrode can be increased. Therefore, a matrix type display device having a large aperture ratio can be obtained. Further, since the organic insulating film 12 has high insulation resistance and prevents the organic insulating film 12 from being reduced in thickness, a leak current is generated between the pixel electrode 10 and the gate bus line 1 and the source bus line 9. Absent. Further, since the dielectric constant of the organic insulating film 12 is small and the organic insulating film 12 is prevented from being thinned, the stray capacitance formed between the pixel electrode 10 and the gate bus wiring 1 and the source bus wiring 9 is also reduced. small. Further, since the organic insulating film 12 is formed by the spin coating method and exhibits a good leveling characteristic, it is formed so as to cover the gate bus wiring 1 and the source bus wiring 9 without fail. Therefore,
Even if the pixel electrode 10 is formed on the gate bus line 1 and the source bus line 9, the pixel electrode 10 and the gate bus line 1
There is no leakage current between the source bus line 9 and the source bus line 9.
（発明の効果） 本発明のマトリクス型表示装置の絵素電極は、走査線
及び信号線に重畳して形成されているので、開口率の大
きな画面を有している。従って、本発明によれば、明る
い画面を有するマトリクス型表示装置が得られる。(Effect of the Invention) Since the pixel electrodes of the matrix type display device of the present invention are formed so as to overlap with the scanning lines and the signal lines, they have a screen with a large aperture ratio. Therefore, according to the present invention, a matrix type display device having a bright screen can be obtained.
第1A図〜第1G図は本発明のマトリクス型表示装置の製造
工程を示す図、第2A図〜第2E図は従来のマトリクス型表
示装置の製造工程を示す図である。 １……ゲートバス配線、２……陽極酸化膜、３……ゲー
ト絶縁膜、４……半導体層、５……エッチングストッ
パ、６……コンタクト層、７……ソース電極、８……ド
レイン電極、９……ソースバス配線、10……絵素電極、
11……TFT、12……有機絶縁膜、スルーホール15、20…
…絶縁性基板。FIGS. 1A to 1G are diagrams showing a manufacturing process of a matrix type display device of the present invention, and FIGS. 2A to 2E are diagrams showing a manufacturing process of a conventional matrix type display device. DESCRIPTION OF SYMBOLS 1 ... Gate bus wiring, 2 ... Anodized film, 3 ... Gate insulating film, 4 ... Semiconductor layer, 5 ... Etching stopper, 6 ... Contact layer, 7 ... Source electrode, 8 ... Drain electrode , 9 ... source bus wiring, 10 ... picture element electrode,
11 ... TFT, 12 ... Organic insulation film, through holes 15, 20 ...
... Insulating substrate.
フロントページの続き (56)参考文献 特開 平１−250929（ＪＰ，Ａ) 特開 平２−137827（ＪＰ，Ａ) 特開 平２−58028（ＪＰ，Ａ) 特開 昭63−284523（ＪＰ，Ａ)Continuation of the front page (56) References JP-A-1-250929 (JP, A) JP-A-2-13727 (JP, A) JP-A-2-58028 (JP, A) JP-A-63-284523 (JP) , A)
Claims (3)
か一方の基板内面に配線された走査線及び信号線と、該
走査線及び信号線とに接続されたスイッチング素子と、
該スイッチング素子のドレイン電極に接続された絵素電
極と、を有するマトリクス型表示装置の製造方法であっ
て、 Moからなる金属層により該ドレイン電極を形成する工程
と、 該走査線と信号線と該スイッチング素子とを覆って有機
絶縁膜を形成する工程と、 酸素雰囲気中でエッチングを行うことにより、該有機絶
縁膜の該ドレイン電極上にスルーホールを形成する工程
と、 該ドレイン電極と該絵素電極とを該スルーホールを介し
て電気的に接続する工程と、を含むことを特徴とするマ
トリクス型表示装置の製造方法。A pair of insulating substrates, a scanning line and a signal line wired on an inner surface of one of the pair of substrates, a switching element connected to the scanning line and the signal line,
A pixel electrode connected to a drain electrode of the switching element, comprising: a step of forming the drain electrode with a metal layer made of Mo; A step of forming an organic insulating film covering the switching element; a step of forming a through hole on the drain electrode of the organic insulating film by performing etching in an oxygen atmosphere; Electrically connecting the elementary electrodes through the through-holes.
か一方の基板内面に配線された走査線及び信号線と、該
走査線及び信号線とに接続されたスイッチング素子と、
該スイッチング素子の出力端子に接続された絵素電極
と、を有するマトリクス型表示装置の製造方法であっ
て、 該走査線と信号線と該スイッチング素子とを覆って有機
絶縁膜を形成する工程と、 該有機絶縁膜の膜厚以上の膜厚を有するレジストを用い
てエッチングを行うことにより、該有機絶縁膜の該出力
端子上の部分にスルーホールを形成する工程と、 該絵素電極と該出力端子とを該スルーホールを介して電
気的に接続する工程と、を含むことを特徴とするマトリ
クス型表示装置の製造方法。2. A pair of insulating substrates, a scanning line and a signal line wired on an inner surface of one of the pair of substrates, and a switching element connected to the scanning line and the signal line;
A pixel electrode connected to an output terminal of the switching element, comprising: a step of forming an organic insulating film covering the scanning line, the signal line, and the switching element; Forming a through hole in a portion of the organic insulating film on the output terminal by performing etching using a resist having a film thickness equal to or greater than the film thickness of the organic insulating film; Electrically connecting the output terminal to the output terminal via the through hole.
で、前記走査線及び前記信号線と重畳して形成する工程
をさらに含むことを特徴とする請求項１又は２に記載の
マトリクス型表示装置の製造方法。3. The matrix according to claim 1, further comprising a step of forming the picture element electrode so as to overlap with the scanning line and the signal line with the organic insulating film interposed therebetween. Method for manufacturing a type display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24171190A JP3151209B2 (en) | 1990-09-11 | 1990-09-11 | Manufacturing method of matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24171190A JP3151209B2 (en) | 1990-09-11 | 1990-09-11 | Manufacturing method of matrix type display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120516A JPH04120516A (en) | 1992-04-21 |
| JP3151209B2 true JP3151209B2 (en) | 2001-04-03 |
Family
ID=17078400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24171190A Expired - Lifetime JP3151209B2 (en) | 1990-09-11 | 1990-09-11 | Manufacturing method of matrix type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151209B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814161B2 (en) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | Active matrix display device and driving method thereof |
| JP3167605B2 (en) * | 1995-12-25 | 2001-05-21 | シャープ株式会社 | Liquid crystal display device |
-
1990
- 1990-09-11 JP JP24171190A patent/JP3151209B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04120516A (en) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (en) | Active matrix display device | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| JP3053848B2 (en) | Active matrix substrate | |
| JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH1117188A (en) | Active matrix substrate | |
| JP2780673B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| KR20040022938A (en) | Method Of Fabricating Liquid Crystal Display Device | |
| JP3868649B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US20020036726A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH11352515A (en) | Liquid crystal display device and its production | |
| JP3151209B2 (en) | Manufacturing method of matrix type display device | |
| JPH1082997A (en) | Production of active matrix liquid crystal display device and active matrix liquid crystal display device | |
| JP3053093B2 (en) | Active matrix liquid crystal display | |
| JP2004013003A (en) | Liquid crystal display | |
| JP2617950B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH10170951A (en) | Production of liquid crystal display device | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH10268346A (en) | Active matrix type liquid crystal display device | |
| JP2573558B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08288519A (en) | Thin film transistor, manufacturing method thereof and liquid crystal display system | |
| JPH0437822A (en) | Active matrix type display device and its production | |
| JP2594114B2 (en) | Method for manufacturing electrode substrate for liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |