JP2963529B2 - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JP2963529B2 JP2963529B2 JP29271990A JP29271990A JP2963529B2 JP 2963529 B2 JP2963529 B2 JP 2963529B2 JP 29271990 A JP29271990 A JP 29271990A JP 29271990 A JP29271990 A JP 29271990A JP 2963529 B2 JP2963529 B2 JP 2963529B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- active matrix
- insulating film
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、アクティブマトリクス表示装置の構造に関
するものであり、特に高精細液晶表示装置に用いる薄膜
トランジスタ（以下TFTと略称する。）アクティブマト
リクス表示装置の構造に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an active matrix display device, and particularly to a thin film transistor (hereinafter abbreviated as TFT) active matrix display device used for a high definition liquid crystal display device. It is related to the structure of.
＜従来の技術＞ アクティブマトリクス表示装置、特に液晶を用いるア
クティブマトリクス表示装置は表示コントラストが高
く、表示容量に制約が少ない等の利点があるため研究開
発が盛んに行なわれており、実用化も進みつつある。と
ころがアクティブマトリクス表示装置に用いるアクティ
ブマトリクス基板は製造工程が複雑で歩留りが低いため
に、コストが高いという欠点がある。<Conventional Technology> Active matrix display devices, particularly active matrix display devices using liquid crystal, have advantages such as high display contrast and little restriction on display capacity, and have been actively studied and developed. It is getting. However, the active matrix substrate used for the active matrix display device has a disadvantage that the manufacturing process is complicated and the yield is low, so that the cost is high.
典型的なアクティブマトリクス基板について、その主
要な部分の平面図を第３図に、その部分の断面図を第４
図に示す。このアクティブマトリクス基板は、透明絶縁
性基板１と、この透明絶縁性基板１上にマトリクス状に
配列された絵素電極11と、ゲートバス配線３と、ソース
バス配線７と、これら絵素電極11、ゲートバス配線３及
びソースバス配線７に接続されているスイッチング素子
であるTFTを有する。FIG. 3 is a plan view of a main part of a typical active matrix substrate, and FIG.
Shown in the figure. The active matrix substrate includes a transparent insulating substrate 1, pixel electrodes 11 arranged in a matrix on the transparent insulating substrate 1, a gate bus line 3, a source bus line 7, and the pixel electrodes 11. , A TFT which is a switching element connected to the gate bus wiring 3 and the source bus wiring 7.
前記透明絶縁性基板１上に形成されたTFT近傍の断面
構造は、第４図に示す通りである。透明絶縁性基板１上
にゲート電極２が形成され、ゲート電極２は基板１上の
全面に形成されているゲート絶縁膜４によって覆われて
いる。ゲート電極２の上方のゲート絶縁膜４上には、ア
モルファスシリコン（以下ではａ−Siと略称する）から
なる半導体層５が形成されている。半導体層５上には両
端部においてn+型ａ−Siからなるコンタクト層（図示し
ていない。）が形成され、コンタクト層上にはそれぞれ
ソース電極６とドレイン電極８が形成されている。ソー
ス電極６はドレイン電極８とは反対側の部分においてソ
ースバス配線７に接続している。このソースバス配線７
はソース電極６の上記部分と同様にゲート絶縁膜４上に
形成されている。そして、前記絵素電極11は大部分が絶
縁膜４上に形成される一方で一部分が前記ドレイン電極
８上に重畳して形成されている。なお、上記ゲート電極
２はゲートバス配線（図示せず）に接続されている。The cross-sectional structure near the TFT formed on the transparent insulating substrate 1 is as shown in FIG. A gate electrode 2 is formed on a transparent insulating substrate 1, and the gate electrode 2 is covered with a gate insulating film 4 formed on the entire surface of the substrate 1. On the gate insulating film 4 above the gate electrode 2, a semiconductor layer 5 made of amorphous silicon (hereinafter abbreviated as a-Si) is formed. A contact layer (not shown) made of n + -type a-Si is formed on both ends of the semiconductor layer 5, and a source electrode 6 and a drain electrode 8 are formed on the contact layer, respectively. The source electrode 6 is connected to the source bus line 7 at a portion opposite to the drain electrode 8. This source bus wiring 7
Are formed on the gate insulating film 4 similarly to the above-mentioned portion of the source electrode 6. The pixel electrode 11 is mostly formed on the insulating film 4 and partially overlapped with the drain electrode 8. The gate electrode 2 is connected to a gate bus wiring (not shown).
このようにして形成されているTFT上には保護膜（図
示せず）が形成され、更にこのようにして形成された透
明絶縁性基板１上の全面には配向膜（図示せず）が形成
され、この基板を配向膜、透明電極等が形成されている
透明絶縁性基板（図示せず）との間に液晶層を封入する
ことによりアクティブマトリクス液晶表示装置が形成さ
れる。A protective film (not shown) is formed on the TFT thus formed, and an alignment film (not shown) is formed on the entire surface of the transparent insulating substrate 1 thus formed. An active matrix liquid crystal display device is formed by enclosing a liquid crystal layer between the substrate and a transparent insulating substrate (not shown) on which an alignment film, a transparent electrode and the like are formed.
ところが、前記のように形成されたアクティブマトリ
クス基板には不良の発生することがある。この不良の原
因に一つのソースバス配線７と絵素電極11との間のショ
ートがある。これは、ソースバス配線７と絵素電極11と
は同じゲート絶縁膜４上に形成されているばかりでな
く、相互の間隔が高精細にすればする程接近することが
要因と考えられる。However, a defect may occur in the active matrix substrate formed as described above. The cause of this failure is a short circuit between one source bus line 7 and the pixel electrode 11. This is probably because the source bus wiring 7 and the pixel electrode 11 are not only formed on the same gate insulating film 4 but also become closer as the distance between them becomes higher.
そこで、このソースバス配線７と絵素電極11との間の
ショートを防止するためには、当該配線７と絵素電極11
とを異なる層上に形成する構造が提案される。Therefore, in order to prevent a short circuit between the source bus wiring 7 and the pixel electrode 11, the wiring 7 and the pixel electrode 11
Are formed on different layers.
第５図は、ソースバス配線と絵素電極を別の層に形成
したアクティブマトリクス基板の断面図を示す。第５図
において第４図と同等部分は同一符号で示す。層間絶縁
膜10は、TFTが形成されている透明絶縁性基板１のほぼ
全面に形成されている。この層間絶縁膜10はTFTのドレ
イン電極８の端部の中央部上面において欠如しているホ
ールが形成されており、このホールが層間絶縁膜10上に
形成されている絵素電極11をドレイン電極８に電気的に
接続するためのコンタクトホール12として寄与してい
る。即ち、絵素電極11は層間絶縁膜10上から上記ドレイ
ン電極８の端部上を覆うよう形成されている。FIG. 5 is a cross-sectional view of an active matrix substrate in which source bus wirings and picture element electrodes are formed in different layers. 5, the same parts as those in FIG. 4 are indicated by the same reference numerals. The interlayer insulating film 10 is formed on almost the entire surface of the transparent insulating substrate 1 on which the TFT is formed. In the interlayer insulating film 10, a missing hole is formed in the upper surface of the central portion at the end of the drain electrode 8 of the TFT, and the hole is formed on the pixel electrode 11 formed on the interlayer insulating film 10 by the drain electrode. 8 as a contact hole 12 for electrical connection. That is, the picture element electrode 11 is formed so as to cover the end of the drain electrode 8 from above the interlayer insulating film 10.
このような構造のアクティブマトリクス基板は、ソー
スバス配線７と絵素電極11はそれらの間に層間絶縁膜10
が存在する立体的構造をなしていることから、平面に投
影した場合の間隔をなくすることが可能となる。この構
造のアクティブマトリクス基板の平面図を第６図に示し
ており、この図から明らかなようにソースバス配線７と
絵素電極11が重なっている。なお、重なっている部分は
第６図に斜線で示す。又、ゲートバス配線３と絵素電極
が重なっている部分も斜線で示す。従って絵素電極11の
面積を大きくすることができる。絵素電極11の面積が大
きいと、表示装置に用いた場合の開口率が大きくなり表
示品位が高まるという利点もある。更に、この層間絶縁
膜10をポリイミド樹脂などの樹脂を塗布することにより
形成すると、アクティブマトリクス基板表面の段差を平
坦化することができ、液晶表示装置に用いた場合に問題
となる段差による液晶の配向不良を低減することもでき
る。In the active matrix substrate having such a structure, the source bus wiring 7 and the picture element electrode 11 have an interlayer insulating film 10 between them.
Has a three-dimensional structure in which is present, it is possible to eliminate an interval when projected on a plane. FIG. 6 is a plan view of an active matrix substrate having this structure, and the source bus wiring 7 and the pixel electrode 11 overlap as is apparent from FIG. The overlapping portions are indicated by oblique lines in FIG. Also, a portion where the gate bus wiring 3 and the pixel electrode overlap each other is indicated by oblique lines. Therefore, the area of the pixel electrode 11 can be increased. When the area of the picture element electrode 11 is large, there is also an advantage that the aperture ratio when used in a display device is increased and the display quality is improved. Further, when the interlayer insulating film 10 is formed by applying a resin such as a polyimide resin, the step on the surface of the active matrix substrate can be flattened, and the liquid crystal due to the step which becomes a problem when used in a liquid crystal display device. Poor alignment can also be reduced.
このようなアクティブマトリクス基板は、以下のよう
にして製造される。まず、ガラス等の透明絶縁性の基板
１の上にTa・Cr等から成るゲート電極２を形成する。次
に、SiNx,SiOx等から成るゲート絶縁膜4,非晶質シリコ
ン（以下ａ−Siと略す。）、多結晶シリコン,CdSe等か
ら成る半導体層５を積層する。更に、Ti,Mo,Al等から成
るソース電極６及びドレイン電極８を形成する。通常、
オーミックコンタクトを取るために半導体層５とソース
電極６及びドレイン電極８の間にリンをドープしたａ−
Si（以下n+−Siと略称する。）層９が設けられる。最後
に、ポリイミド樹脂・アクリル樹脂等から成る有機系層
間絶縁膜10,ITO等の透明導電膜から成る絵素電極11を形
成する。Such an active matrix substrate is manufactured as follows. First, a gate electrode 2 made of Ta.Cr or the like is formed on a transparent insulating substrate 1 such as glass. Next, a gate insulating film 4 made of SiNx, SiOx or the like, a semiconductor layer 5 made of amorphous silicon (hereinafter abbreviated as a-Si), polycrystalline silicon, CdSe or the like are laminated. Further, a source electrode 6 and a drain electrode 8 made of Ti, Mo, Al or the like are formed. Normal,
A- doped with phosphorus between the semiconductor layer 5 and the source electrode 6 and the drain electrode 8 to obtain ohmic contact;
An Si (hereinafter abbreviated as n + -Si) layer 9 is provided. Finally, an organic interlayer insulating film 10 made of a polyimide resin or an acrylic resin or the like, and a pixel electrode 11 made of a transparent conductive film such as an ITO are formed.
＜発明が解決しようとする課題＞ 前記層間絶縁膜となる有機系絶縁膜上に直接絵素電極
となる透明電極膜例えば金属酸化物例えばITO（Indiumt
in oxide）の膜をパターニングすると、有機系絶縁膜と
ITOの膜の密着性が悪いため、ITOのはがれがおこる。こ
のようなはがれが発生するとアクティブマトリクス基板
の歩留りを低下させ、コスト高を招き、このアクティブ
マトリクス基板を用いている表示装置の実用性を損う原
因となる。<Problem to be Solved by the Invention> A transparent electrode film such as a metal oxide, for example, a metal oxide such as ITO (Indiumt
In oxide) film is patterned to form an organic insulating film.
Since the adhesion of the ITO film is poor, peeling of the ITO occurs. The occurrence of such peeling lowers the yield of the active matrix substrate, increases the cost, and impairs the practicability of the display device using the active matrix substrate.
そこで、本発明はアクティブマトリクス表示装置に用
いるアクティブマトリクス基板にあって、絵素電極であ
る透明電極のパターニング時のはがれが防止しうるアク
ティブマトリクス基板の提供を目的とする。Therefore, an object of the present invention is to provide an active matrix substrate used in an active matrix display device, which can prevent peeling during patterning of a transparent electrode serving as a pixel electrode.
＜課題を解決するための手段＞ 本発明のアクティブマトリクス表示装置によれば、絶
縁性基板、該絶縁性基板上に設けられた薄膜トランジス
タアレイ、該薄膜トランジスタアレイを覆うように形成
された有機系絶縁膜及び該有機系絶縁膜に形成されたコ
ンタクトホールを介して前記薄膜トランジスタアレイの
ドレイン電極と電気的に接続している絵素電極を有する
アクティブマトリクス表示装置にあって、前記絵素電極
と前記有機系絶縁膜の間には、絵素電極と接する無機系
絶縁膜を有することによって上記目的が達成される。な
お、ここで前記有機系絶縁膜に形成されたコンタクトホ
ールより前記無機系絶縁膜に形成されたコンタクトホー
ルの方を小さくすることができる。そして、前記有機系
絶縁膜をポリイミド樹脂膜またはアクリル樹脂膜とし、
又前記無機系絶縁膜を酸化シリコン膜または窒化シリコ
ン膜とすることにより、上記目的が良好に達成される。<Means for Solving the Problems> According to the active matrix display device of the present invention, an insulating substrate, a thin film transistor array provided on the insulating substrate, and an organic insulating film formed so as to cover the thin film transistor array And an active matrix display device having a picture element electrode electrically connected to a drain electrode of the thin film transistor array via a contact hole formed in the organic insulating film, wherein the picture element electrode and the organic The above object is achieved by providing an inorganic insulating film in contact with the pixel electrode between the insulating films. Here, the contact hole formed in the inorganic insulating film can be smaller than the contact hole formed in the organic insulating film. And, the organic insulating film is a polyimide resin film or an acrylic resin film,
In addition, the above object is favorably achieved by using a silicon oxide film or a silicon nitride film as the inorganic insulating film.
＜作 用＞ 本発明によれば、有機系絶縁膜と絵素電極膜との間に
無機系絶縁膜が介在しており、絵素電極膜は無機系絶縁
膜上に配置されるために密着性が高まり、はがれが防止
できる。ここで、無機系絶縁膜を酸化シリコン膜または
窒化シリコン膜とすることにより絵素電極膜との密着性
が良好であり望ましい。又、有機系絶縁膜をポリイミド
樹脂またはアクリル樹脂により形成することが望まし
い。<Operation> According to the present invention, an inorganic insulating film is interposed between an organic insulating film and a pixel electrode film. The property is enhanced, and peeling can be prevented. Here, it is desirable that the inorganic insulating film be a silicon oxide film or a silicon nitride film because the adhesion to the pixel electrode film is good. Further, it is desirable that the organic insulating film is formed of a polyimide resin or an acrylic resin.
＜実施例＞ 本発明のアクティブマトリクス表示装置に用いるアク
ティブマトリクス基板の一実施例の断面図を第１図に示
す。第１図において、第５図と同等部分は同一符号にて
示している。第１図において層間絶縁膜が有機系絶縁膜
10と、その有機系絶縁膜10と絵素電極11との間に介在す
る無機系絶縁膜110との２層構造となっている。Embodiment FIG. 1 is a cross-sectional view of an embodiment of an active matrix substrate used for an active matrix display device of the present invention. 1, the same parts as those in FIG. 5 are indicated by the same reference numerals. In FIG. 1, the interlayer insulating film is an organic insulating film.
10 and a two-layer structure of an inorganic insulating film 110 interposed between the organic insulating film 10 and the pixel electrode 11.
この有機系絶縁膜10はポリイミド樹脂、アクリル樹脂
等の有機系材料であるが、実施例ではポリイミド樹脂の
例を挙げる。そして、前記無機系絶縁膜110は酸化シリ
コン膜、窒化シリコン膜等の無機系材料であるが、実施
例では酸化シリコンの例を挙げる。又、有機系絶縁膜10
の膜厚は5000〜20000Å程度とすることができ、無機系
絶縁膜110の膜厚は500〜5000Å程度とすることができ
る。そして絵素電極11の膜厚は500〜2000Å程度とする
ことができる。この無機系絶縁膜110は、有機系絶縁膜1
0の上方全面を覆うよう形成されており、絵素電極11が
ドレイン電極８と接続するためのコンタクトホールが形
成されており、当該コンタクトホールは絶縁膜10に形成
されているコンタクトホールより小さくされている。な
お、無機系絶縁物110は、この実施例では有機系絶縁膜1
0の全面を覆うように形成されている例を説明したが、
絵素電極11のはがれ防止の目的からは絵素電極11に対応
する部分乃至それより一まわり大きく形成することもで
きる。The organic insulating film 10 is made of an organic material such as a polyimide resin and an acrylic resin. The inorganic insulating film 110 is made of an inorganic material such as a silicon oxide film and a silicon nitride film. Also, organic insulating film 10
The thickness of the inorganic insulating film 110 can be about 500 to 5000 mm. The thickness of the picture element electrode 11 can be set to about 500 to 2000 mm. This inorganic insulating film 110 is an organic insulating film 1
A contact hole for connecting the pixel electrode 11 to the drain electrode 8 is formed so as to cover the entire upper surface of the insulating film 10, and the contact hole is made smaller than the contact hole formed in the insulating film 10. ing. Note that, in this embodiment, the inorganic insulating film 110 is the organic insulating film 1.
Although the example in which it is formed so as to cover the entire surface of 0 has been described,
For the purpose of preventing the pixel electrode 11 from peeling off, the portion corresponding to the pixel electrode 11 or a portion larger than that can be formed.
第１図に示す、本発明の一実施例であるアクティブマ
トリクス基板の製造方法を第２図（ａ），（ｂ），
（ｃ）に従って説明する。まず、ガラス基板１上に、ス
パッタリング法により3000ÅのTa膜を形成して、フォト
リソグラフィによりパターニングしてゲート電極２とす
る。次に、プラズマCVD法により4000ÅのSiNxから成る
ゲート絶縁膜４、1000Åのａ−Siから成る半導体層５及
び400Åのn+−Si層９を連続して形成して、パターニン
グする。更に、スパッタリング法により2000ÅのMoを形
成して、ソース電極６及びドレイン電極８の形成にパタ
ーニングすることによりTFTアレイをマトリクス状に形
成する（第２図（ａ））。このときソース電極６と接続
するソースバス配線７も形成される。ポリイミド樹脂を
１μｍ塗布し、パターニングし、有機系絶縁膜10を形成
する。次に、スパッタリング法により、1000ÅのSiO2膜
を形成し、コンタクトホールの径がポリイミド樹脂パタ
ーニングしたときのマスクよりも小さいマスクを用いて
パターニングし、無機性絶縁膜110を形成する。（第２
図（ｂ））最後に、スパッタリング法により、1000Åの
ITO膜を形成し、絵素電極の形状にパターニングし、絵
素電極11を形成する（第２図（ｃ））。FIGS. 2 (a), 2 (b), and 2 (c) show a method of manufacturing an active matrix substrate according to an embodiment of the present invention shown in FIG.
A description will be given according to (c). First, a 3000 ° Ta film is formed on a glass substrate 1 by a sputtering method, and is patterned by photolithography to form a gate electrode 2. Next, a gate insulating film 4 made of 4000 Si of SiNx, a semiconductor layer 5 made of 1000 ａ of a-Si, and a 400 n n + -Si layer 9 are successively formed by plasma CVD and patterned. Further, a TFT array is formed in a matrix by forming Mo of 2000 ° by a sputtering method and patterning the formation of the source electrode 6 and the drain electrode 8 (FIG. 2A). At this time, a source bus wiring 7 connected to the source electrode 6 is also formed. A 1 μm polyimide resin is applied and patterned to form an organic insulating film 10. Next, an SiO 2 film having a thickness of 1000 ° is formed by a sputtering method, and the inorganic insulating film 110 is formed by patterning using a mask in which the diameter of the contact hole is smaller than the mask when the polyimide resin is patterned. (Second
Fig. (B)) Finally, 1000 ス パ ッ タ リ ン グ
An ITO film is formed and patterned into the shape of a pixel electrode to form a pixel electrode 11 (FIG. 2 (c)).
前記実施例のアクティブマトリクス基板においては、
層間絶縁層が有機系絶縁膜10であるポリイミド樹脂膜10
の上に形成された、無機系絶縁膜110であるSiO2膜110の
上に、更に絵素電極11であるITO11が形成されているた
め、ITOはSiO2膜との密着性が良くはがれが防止され
る。そして、このアクティブマトリクス基板を液晶表示
素子に用いる場合には、該アクティブマトリクス基板上
に液晶の配向膜として更にポリイミド樹脂が塗布される
こととなるが、ポリイミド樹脂膜10の上面が酸化シリコ
ン膜110で覆われるのでポリイミド樹脂膜10に悪影響を
及ぼすことがない。即ち、第５図に示すアクティブマト
リクス基板のように絵素電極11が層間絶縁膜10を部分的
に覆っている場合、液晶の配向膜として更にポリイミド
樹脂を直接塗布すると、該ポリイミド樹脂が層間然縁膜
10であるポリイミド樹脂に接触するため、層間絶縁膜10
用のポリイミド樹脂が膨潤し、クラックや膜剥がれが発
生しやすいという問題があるが、本発明ではポリイミド
樹脂膜10の表面が酸化シリコン樹脂膜110で覆われてお
り、このような問題が生じ難くなる。In the active matrix substrate of the embodiment,
Polyimide resin film 10 in which the interlayer insulating layer is an organic insulating film 10
Formed on the, on the SiO 2 film 110 is an inorganic insulating film 110, because it is still more picture element electrode 11 ITO11 is formed, ITO is peeling good adhesion to the SiO 2 film is Is prevented. When this active matrix substrate is used for a liquid crystal display element, a polyimide resin is further applied as a liquid crystal alignment film on the active matrix substrate. Since it is covered with the polyimide resin film 10, the polyimide resin film 10 is not adversely affected. That is, when the picture element electrode 11 partially covers the interlayer insulating film 10 as in the active matrix substrate shown in FIG. Rim
In order to come into contact with the polyimide resin which is 10, the interlayer insulating film 10
The polyimide resin for swells, there is a problem that cracks and film peeling easily occur, but in the present invention, the surface of the polyimide resin film 10 is covered with the silicon oxide resin film 110, and such a problem is unlikely to occur Become.
＜発明の効果＞ 本発明のアクティブマトリクス表示装置に用いるアク
ティブマトリクス基板によれば、絵素電極がパターニン
グ時の剥がれが防止できる。この結果、アクティブマト
リクス基板の歩留まりが向上し、アクティブマトリクス
表示装置の実用性を高めることができる効果がある。<Effect of the Invention> According to the active matrix substrate used in the active matrix display device of the present invention, the pixel electrodes can be prevented from peeling off during patterning. As a result, there is an effect that the yield of the active matrix substrate is improved and the practicability of the active matrix display device can be improved.
第１図は本発明のアクティブマトリクス表示装置に用い
るアクティブマトリクス基板の１実施例を示す断面図を
示し、 第２図（ａ），（ｂ），（ｃ）は本発明の前記１実施例
の製造工程を示す断面図を示し、 第３図は従来構造のアクティブマトリクス基板の要部平
面図を示し、 第４図は従来構造のアクティブマトリクス基板の断面図
を示し、 第５図は従来構造を改良したアクティブマトリクス基板
の断面図を示し、 第６図は改良されたアクティブマトリクス基板の要部平
面図を示す。 1:透明絶縁基板、2:ゲート電極 3:ゲートバスライン、4:ゲート絶縁膜 5:a−Si膜、6:ソース電極 7:ソースバスライン、8:ドレイン電極 9:n+−Si膜、10:有機系層間絶縁膜（有機系絶縁膜） 11:絵素電極、12:コンタクトホール 110:無機系絶縁膜FIG. 1 is a sectional view showing an embodiment of an active matrix substrate used in the active matrix display device of the present invention, and FIGS. 2 (a), (b) and (c) are views of the embodiment of the present invention. FIG. 3 is a cross-sectional view showing a manufacturing process, FIG. 3 is a plan view of a main part of a conventional active matrix substrate, FIG. 4 is a cross-sectional view of a conventional active matrix substrate, and FIG. FIG. 6 is a cross-sectional view of the improved active matrix substrate, and FIG. 6 is a plan view of a main part of the improved active matrix substrate. 1: transparent insulating substrate, 2: gate electrode 3: gate bus line, 4: gate insulating film 5: a-Si film, 6: source electrode 7: source bus line, 8: drain electrode 9: n + -Si film, 10: Organic interlayer insulating film (organic insulating film) 11: Pixel electrode, 12: Contact hole 110: Inorganic insulating film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−31168（ＪＰ，Ａ) 特開 昭57−20778（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-57-31168 (JP, A) JP-A-57-20778 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/136
Claims (3)
薄膜トランジスタアレイ、該薄膜トランジスタアレイを
覆うように形成された有機系絶縁膜及び該有機系絶縁膜
に形成されたコンタクトホールを介して前記薄膜トラン
ジスタアレイのドレイン電極と電気的に接続している絵
素電極を有するアクティブマトリクス表示装置にあっ
て、 前記絵素電極と前記有機系絶縁膜の間には、絵素電極と
接する無機系絶縁膜を有することを特徴とするアクティ
ブマトリクス表示装置。An insulating substrate, a thin film transistor array provided on the insulating substrate, an organic insulating film formed to cover the thin film transistor array, and a contact hole formed in the organic insulating film. An active matrix display device having a picture element electrode electrically connected to a drain electrode of the thin film transistor array, wherein an inorganic insulating material in contact with the picture element electrode is provided between the picture element electrode and the organic insulating film. An active matrix display device having a film.
はアクリル樹脂膜であることを特徴とする特許請求の範
囲第１項記載のアクティブマトリクス表示装置。2. The active matrix display device according to claim 1, wherein said organic insulating film is a polyimide resin film or an acrylic resin film.
窒化シリコン膜であることを特徴とする特許請求の範囲
第１項記載のアクティブマトリクス表示装置。3. The active matrix display device according to claim 1, wherein said inorganic insulating film is a silicon oxide film or a silicon nitride film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29271990A JP2963529B2 (en) | 1990-10-29 | 1990-10-29 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29271990A JP2963529B2 (en) | 1990-10-29 | 1990-10-29 | Active matrix display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11747699A Division JPH11326941A (en) | 1999-04-26 | 1999-04-26 | Active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04163528A JPH04163528A (en) | 1992-06-09 |
| JP2963529B2 true JP2963529B2 (en) | 1999-10-18 |
Family
ID=17785431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29271990A Expired - Lifetime JP2963529B2 (en) | 1990-10-29 | 1990-10-29 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963529B2 (en) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563727A (en) * | 1994-06-30 | 1996-10-08 | Honeywell Inc. | High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US6197209B1 (en) | 1995-10-27 | 2001-03-06 | Lg. Philips Lcd Co., Ltd. | Method of fabricating a substrate |
| JP3597305B2 (en) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | Liquid crystal display device and manufacturing method thereof |
| DE19712233C2 (en) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Liquid crystal display and manufacturing method therefor |
| US6211928B1 (en) | 1996-03-26 | 2001-04-03 | Lg Electronics Inc. | Liquid crystal display and method for manufacturing the same |
| US6001539A (en) * | 1996-04-08 | 1999-12-14 | Lg Electronics, Inc. | Method for manufacturing liquid crystal display |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| KR100209277B1 (en) * | 1996-04-25 | 1999-07-15 | 구자홍 | Tft array substrate and its manufactuaring method |
| JP3317387B2 (en) * | 1996-06-03 | 2002-08-26 | シャープ株式会社 | Active matrix substrate and manufacturing method thereof |
| US6188452B1 (en) | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| KR100196336B1 (en) * | 1996-07-27 | 1999-06-15 | Lg Electronics Inc | Method of manufacturing thin film transistor |
| JPH1048610A (en) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | Liquid crystal display element |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| CN1148600C (en) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | Liquid crystal display using organic insulating material and manufacturing methods thereof |
| KR100232679B1 (en) | 1996-11-27 | 1999-12-01 | 구본준 | Fabrication method of lcd and its structure |
| KR100251091B1 (en) * | 1996-11-29 | 2000-04-15 | 구본준 | Method of manufacturing liquid crystal display device and liquid crystal display device |
| JPH10239698A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Liquid crystal display device |
| KR100265556B1 (en) | 1997-03-21 | 2000-11-01 | 구본준 | Etching Device |
| US6310669B1 (en) | 1997-05-26 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | TFT substrate having connecting line connect to bus lines through different contact holes |
| US6327011B2 (en) | 1997-10-20 | 2001-12-04 | Lg Electronics, Inc. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| KR100271041B1 (en) * | 1997-11-05 | 2000-11-01 | 구본준, 론 위라하디락사 | Substrate of lcd and its fabrication method |
| US6353464B1 (en) | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
| JP3362008B2 (en) | 1999-02-23 | 2003-01-07 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
| JP2000353809A (en) * | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacture thereof |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP3683463B2 (en) * | 1999-03-11 | 2005-08-17 | シャープ株式会社 | Active matrix substrate, manufacturing method thereof, and image sensor using the substrate |
| US7411211B1 (en) | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US6317174B1 (en) | 1999-11-09 | 2001-11-13 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof |
| JP4581187B2 (en) * | 2000-06-13 | 2010-11-17 | ソニー株式会社 | Manufacturing method of display device |
| TW525402B (en) * | 2001-01-18 | 2003-03-21 | Semiconductor Energy Lab | Process for producing a light emitting device |
| JP4802896B2 (en) * | 2005-09-09 | 2011-10-26 | セイコーエプソン株式会社 | Manufacturing method of electro-optical device |
| JP2009302352A (en) * | 2008-06-13 | 2009-12-24 | Brother Ind Ltd | Oxide thin film transistor and method for manufacturing the same |
| KR101820972B1 (en) | 2009-10-09 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
| KR101963300B1 (en) | 2009-12-04 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
-
1990
- 1990-10-29 JP JP29271990A patent/JP2963529B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04163528A (en) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (en) | Active matrix display device | |
| JP3734891B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| US7139045B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| US7138655B2 (en) | Thin film transistor array panel including symmetrically aligned thin film transistors and manufacturing method thereof | |
| US20100117088A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP3053848B2 (en) | Active matrix substrate | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2000214481A (en) | Liquid crystal display device and its production | |
| JPH11109418A (en) | Thin-film transistor array for liquid crystal display device and its production | |
| JPH10209463A (en) | Method for wiring formation of display device, manufacture of display device, and display device | |
| JPH11326941A (en) | Active matrix display device | |
| KR100897487B1 (en) | Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH10268346A (en) | Active matrix type liquid crystal display device | |
| JP2695424B2 (en) | Liquid crystal display | |
| KR100635945B1 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JP2677714B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3377003B2 (en) | Method for manufacturing active element array substrate | |
| JPS60128486A (en) | Display unit | |
| KR100720098B1 (en) | thin film transistor array panel for liquid crystal display | |
| JP3982730B2 (en) | Method for manufacturing thin film transistor array substrate | |
| JP3287070B2 (en) | LCD panel and wiring pattern repair method | |
| KR20050055384A (en) | Liquid crystal display panel and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |