JPH08288136A - ソレノイド駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 電流リミッタ回路を用いない簡素な回路構成
により、駆動トランジスタの駆動電流を制限する。 【構成】 駆動トランジスタＴr1のベース電流ｉB をｉ
B0に設定する抵抗Ｒ1 を備えており、駆動トランジスタ
Ｔr1は、ソレノイド１がショートして負荷が微小になっ
た場合でも、抵抗Ｒ1 によってベース電流ｉB がｉB0に
設定されることにより、駆動電流ｉC の急激な上昇が抑
制される特性を有する。また、ソレノイド１のショート
を検出する検出部４２と、駆動電流ｉC の通電の禁止を
指令する指令部４１とを有するＣＰＵ４が設けられてい
る。したがって、ソレノイド１にショートが発生して
も、駆動電流ｉC の上昇による駆動トランジスタＴr1の
熱破壊を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ソレノイドを駆動す
る装置であって、ソレノイドがショートしたときにソレ
ノイド駆動用トランジスタの熱破壊を防止することがで
きるものに関する。

【０００２】

【従来の技術】従来、ソレノイドがショートしたときに
ソレノイド駆動用トランジスタの熱破壊を防止するソレ
ノイド駆動装置としては、図７に示すような電流リミッ
タ方式を採用したものがある。図７において、ソレノイ
ド１には、ソレノイド１に駆動電流を出力する駆動トラ
ンジスタＴr4が接続され、その駆動トランジスタＴr4に
はトランジスタＴr2、Ｔr5、抵抗Ｒ1 〜Ｒ4 、抵抗Ｒ9
〜Ｒ11で構成される駆動電流制限回路１０が接続されて
いる。また、ソレノイド１には、トランジスタＴr3、抵
抗Ｒ5 〜Ｒ8 で構成された検出回路９が接続されてい
る。図９は、駆動トランジスタＴr4のコレクタ端子から
ソレノイド１へ供給される駆動電流ｉC と、駆動トラン
ジスタＴr4のコレクタ／エミッタ間電圧ＶCEとに対する
駆動トランジスタＴr4のベース電流ｉB の特性と、駆動
トランジスタＴr4の動作負荷特性を示す特性図である。

【０００３】検出回路９および駆動電流制限回路１０
は、ＣＰＵ１１に接続されており、ＣＰＵ１１から駆動
電流制限回路１０のトランジスタＴr2へ図８のに示す
指令信号が出力されると、トランジスタＴr2が導通さ
れ、駆動トランジスタＴr4にベース電流ｉB が流れると
ともに、駆動電流ｉC が流れてソレノイド１が駆動され
る。

【０００４】そして、ソレノイド１がショートすると、
抵抗Ｒ10の両端の電圧が大きくなってトランジスタＴr5
がＯＮし、トランジスタＴr5のコレクタ電流が抵抗Ｒ1
へ流れ込み、抵抗Ｒ1 の両端の電圧が上昇し、その電圧
上昇により、駆動トランジスタＴr4のベース電流ｉB が
流れ難くなり、駆動電流ｉC が制限される（図８の参
照）。このとき検出回路９のトランジスタＴr3のベース
電圧が低下するためトランジスタＴr3が非作動状態（Ｏ
ＦＦ）になり、トランジスタＴr3からＣＰＵ１１へ出力
される信号が“Ｈｉｇｈ”レベルとなる。

【０００５】続いて、ＣＰＵ１１によってソレノイド１
のショートが検出され（検出時間ｔ2 ）、ＣＰＵ１１か
ら出力される指令信号が“Ｌｏｗ”レベルとなり、トラ
ンジスタＴr2が非導通状態となる。したがって、トラン
ジスタＴr4が非作動状態となるため、トランジスタＴr4
の温度上昇が抑制される（図８の参照）。

【０００６】

【発明が解決しようとする課題】しかし、従来のもの
は、駆動電流制限回路１０の構造が複雑なため、ソレノ
イド駆動装置が大型化するという問題がある。そこで、
この発明の目的は、駆動電流制限回路１０を電流リミッ
タ方式を用いない簡素な構成とし、ソレノイド駆動装置
を小型化することにある。

【０００７】

【課題を解決するための手段】この発明は上記目的を達
成するため、請求項１に記載の発明では、駆動電流（ｉ
C ）が供給されたときに作動するソレノイド（１）と、
前記駆動電流（ｉC ）が供給されているときに、前記ソ
レノイド（１）に発生する電圧に基づいて前記ソレノイ
ド（１）のショートを検出する検出手段（３、４２、ス
テップＳ６、Ｓ３３、Ｓ３５、Ｓ４２、Ｓ４３）と、前
記ソレノイド（１）に前記駆動電流（ｉC ）の通電を指
令するとともに、前記検出手段（３、４２）によって前
記ソレノイド（１）のショートが検出されたときに、前
記駆動電流（ｉC ）の通電禁止を指令する指令手段（４
１、ステップＳ７、Ｓ３６、Ｓ４４）と、前記指令手段
（４１、ステップＳ７、Ｓ３６、Ｓ４４）によって前記
駆動電流（ｉC ）の通電が指令されたときに導通して前
記ソレノイド（１）へ駆動電流（ｉC ）を供給する駆動
トランジスタ（Ｔr1）と、前記駆動トランジスタ（Ｔr
1）の導通時のベース電流（ｉB ）を所定値に設定する
設定手段（２）とを備え、前記駆動トランジスタ（Ｔr
1）は、前記ソレノイド（１）がショートして負荷が微
小になった場合でも、前記設定手段（２）によってベー
ス電流（ｉB ）が所定値（ｉB0）に設定されることによ
り、前記駆動電流（ｉC ）の急激な上昇が抑制される特
性を有するものであるという技術的手段を採用する。

【０００８】また、請求項２に記載の発明では、請求項
１に記載のソレノイド駆動装置において、前記ソレノイ
ド（１）の駆動電流（ｉC ）は、前記駆動トランジスタ
（Ｔr1）を線形領域と飽和領域とが切り換わる領域の近
傍にて動作させることによって発生されるものであると
いう技術的手段を採用する。さらに、請求項３に記載の
発明では、請求項１に記載のソレノイド駆動装置におい
て、前記設定手段（２）は、前記指令手段（４１、ステ
ップＳ７、Ｓ３６、Ｓ４４）から出された指令を受けて
スイッチング作動するトランジスタ（Ｔr2）と、このト
ランジスタ（Ｔr2）と前記駆動トランジスタ（Ｔr1）の
ベースとの間に接続された抵抗（Ｒ1 ）とを備え、前記
抵抗（Ｒ1 ）は、前記駆動トランジスタ（Ｔr1）のベー
ス電流（ｉB ）を前記所定値（ｉB0）に設定する抵抗値
を有し、前記ベース電流（ｉB ）の電流変化を制限して
前記駆動トランジスタ（Ｔr1）を前記切り換わり領域の
近傍にて動作させるものであるという技術的手段を採用
する。

【０００９】なお、上記各手段の括弧内の符号は、後述
する実施例に記載の具体的手段との対応関係を示すもの
である。

【００１０】

【発明の作用効果】請求項１ないし３に記載の発明によ
れば、駆動トランジスタは、ソレノイドがショートして
負荷が微小になった場合でも、設定手段によってベース
電流が所定値に設定されることにより、駆動電流の急激
な上昇が抑制される特性を有するものであるため、上記
駆動トランジスタのベース電流を上記設定手段によって
上記所定値に設定することにより、電流リミッタ方式を
用いなくても上記駆動トランジスタの熱破壊を防止する
ことができる。

【００１１】したがって、回路を簡素化することができ
るため、ソレノイド駆動装置を小型化することができ
る。特に、請求項２または３に記載の発明によれば、ソ
レノイドの駆動電流が、駆動トランジスタを線形領域と
飽和領域とが切り換わる領域の近傍にて動作させること
によって発生されるものであるため、駆動電流の急激な
上昇を抑制することができる。

【００１２】

【実施例】以下、この発明のソレノイド駆動回路の一実
施例を図面に基づいて説明する。この実施例では、車両
に設けられた減衰力可変のサスペンションのアクチュエ
ータとして用いられるステップモータ（図示しない）の
ステータコアとしてのソレノイドを駆動する回路を例に
挙げて説明する。図１は、その主要構成を示す回路図で
ある。

【００１３】図１に示すように、ソレノイド１（コイル
抵抗ＲΩ）には、ソレノイド１に駆動電流を供給する駆
動トランジスタＴr1のコレクタ側が接続されている。駆
動トランジスタＴr1のベース側には、駆動トランジスタ
Ｔr1の駆動電流ｉC を設定する設定手段としての設定回
路２が接続されている。設定回路２は、トランジスタＴ
r2、抵抗Ｒ1 〜Ｒ4 で構成されている。また、ソレノイ
ド１には、ソレノイド１のショートまたはオープンを検
出する検出手段としての検出回路３が接続されている。

【００１４】上記検出回路３および設定回路２は、指令
手段としてのＣＰＵ４に接続されている。ＣＰＵ４に
は、設定回路２のトランジスタＴr2へ指令信号を出力
し、また、指令信号の出力を禁止する指令部４１が設け
られ、その指令信号によりトランジスタＴr2がスイッチ
ングされ、駆動トランジスタＴr1にベース電流ｉB が流
れ、駆動トランジスタＴr1からソレノイド１へ駆動電流
ｉC が供給される。また、ＣＰＵ４には、検出回路３に
よってソレノイド１のショートが検出されたときのトラ
ンジスタＴr3から出力されるコレクタ電圧の変化を検出
する検出部４２が設けられ、その検出部４２の検出結果
によって指令部４１からの指令信号の出力が禁止され
る。

【００１５】また、上記駆動トランジスタＴr1の駆動電
流ｉC およびコレクタ／エミッタ間電圧ＶCEに対するベ
ース電流ｉB の特性と、動作負荷特性とは図３に示す特
性であり、設定回路２を構成する抵抗Ｒ1 （本例では７
５０Ω）により、ベース電流はｉB0に設定されている。
ベース電流ｉB0は、ソレノイド１を駆動させるために最
低限必要な電流値であり、ソレノイド１がショートした
ときに上記駆動トランジスタＴr1の熱破壊が発生するベ
ース電流ｉB2より小さくなるように設定されている。

【００１６】また、ベース電流ｉB0の特性は、図３に示
すように、その飽和領域における勾配が緩やかなものと
なっている。駆動電流ｉC は、図３の斜線で示すよう
に、上記駆動トランジスタＴr1のベース電流ｉB をパラ
メータとして、特性が線形領域から飽和領域へ切り換わ
る領域の近傍にて動作させることにより発生されるよう
になっている。

【００１７】次に、上記構成のソレノイド駆動回路の動
作を図１および図２を参照しながら説明する。図２は、
ＣＰＵ４から出力される指令信号（）と、駆動電流ｉ
C （）と、駆動トランジスタＴr1のジャンクション温
度（）との関係を示すタイミングチャートである。Ｃ
ＰＵ４の指令部４１から図２のに示す指令信号（パル
ス信号）が出力されると、抵抗Ｒ3 を通ったその指令信
号によってトランジスタＴr2がスイッチング作動し、駆
動トランジスタＴr1のベース電流ｉB1が流れるととも
に、駆動電流（コレクタ電流）ｉC1が流れ、ソレノイド
１が通電される。

【００１８】このとき、トランジスタＴr3がＯＮし、ト
ランジスタＴr3のコレクタ電圧が“Ｌｏｗ”レベルとな
り、ＣＰＵ４の検出部４２によってソレノイド１が駆動
中であることが検出される。次に、ソレノイド１がショ
ートした場合の動作を説明する。ソレノイド１がショー
トすると、負荷が軽くなり、駆動トランジスタＴr1から
ソレノイド１へ出力される駆動電流ｉC が大きくなろう
とする。

【００１９】しかし、上述のように駆動トランジスタＴ
r1のベース電流ｉB は、抵抗Ｒ１によってｉB2に達しな
いように設定されており、かつ、駆動トランジスタＴr1
のベース電流ｉB の特性は、図３に示すように、飽和領
域において緩やかな勾配であるため、駆動電流ｉC は図
２のに示すようにｉC1より僅かに増加するだけに止ま
る（ｉC1≦ｉC1a ＜ｉC2）。

【００２０】したがって、図２に示すように駆動トラ
ンジスタＴr1のジャンクション温度の急激な上昇を抑え
ることができ、駆動トランジスタＴr1の熱破壊を防止す
ることができる。また、上記ショートが発生するとトラ
ンジスタＴr3のベース電圧が低下するためトランジスタ
Ｔr3が非作動状態（ＯＦＦ）になり、トランジスタＴr3
のコレクタ電圧が“Ｈｉｇｈ”レベルとなる。そして、
ＣＰＵ４によってソレノイド１のショートが検出され
（検出時間ｔ1 は本例では2.5msec ）、ＣＰＵ４の指令
部４１から出力される指令信号が“Ｌｏｗ”レベルとな
る。

【００２１】したがって、トランジスタＴr2が非作動状
態となるため、駆動トランジスタＴr1も非作動状態とな
り、そのジャンクション温度も低下し始める。また、車
両のインストルメントパネル（図示しない）に警告表示
がなされる。また、ソレノイド１が非駆動時においてオ
ープンした場合は、トランジスタＴr3は動作状態（Ｏ
Ｎ）になり、トランジスタＴr3から“Ｌｏｗ”レベルの
信号がＣＰＵ４へ出力される。そして、検出部４２によ
ってソレノイド１がオープン状態にあることが検出さ
れ、車両のインストルメントパネルに警告表示がなされ
る。

【００２２】上述のように、上記第１実施例によれば、
駆動電流ｉC は、駆動トランジスタＴr1のベース電流ｉ
B をパラメータとして、図３に示すように、飽和領域に
おいて緩やかな勾配の特性であり、かつ、抵抗Ｒ1 によ
って、駆動トランジスタＴr1のベース電流ｉB は、ソレ
ノイド１を駆動するために必要な最小値に設定されてい
るため、駆動電流ｉC の急激な上昇が抑制され、駆動ト
ランジスタＴr1の熱破壊を防止することができる。

【００２３】次に、この発明の第２実施例を図４ないし
図６に基づいて説明する。従来、上記ソレノイド駆動装
置を４相構造のステップモータに用いた場合、いずれか
の相のソレノイドにオープンまたはショートが発生した
ことは、図７に示す検出回路９を各相のソレノイド毎に
接続して相毎に検出している。しかし、上記構成では各
相のソレノイド毎に検出回路９が接続されているため装
置が大型化するという問題がある。

【００２４】そこで、この第２実施例のソレノイド駆動
装置は、いずれかの相にオープンまたはショートが発生
したことを１つの検出回路で検出することができること
を特徴とする。図４は、その回路図、図５は各相へ出力
される駆動信号のタイミングチャート、図６は、ＣＰＵ
８が各相のオープンまたはショートを検出するステップ
を示すフローチャートである。

【００２５】図４に示すように、ステップモータ５の各
相（Ａ＋、Ａ−、Ｂ＋、Ｂ−）のソレノイドには図１の
設定回路２および駆動トランジスタＴr1から構成される
相駆動回路６１ないし６４がそれぞれ接続されている。
また、各相駆動回路６１ないし６４の出力側には１つの
検出回路７が接続されており、検出回路７の出力側はＣ
ＰＵ８に接続されている。

【００２６】Ａ＋相駆動回路６１には抵抗Ｒa1およびダ
イオードＤ1 からなる出力回路７１が、Ａ−相駆動回路
６２には抵抗Ｒa2およびダイオードＤ2 からなる出力回
路７２が、Ｂ＋相駆動回路６３には抵抗Ｒa3およびダイ
オードＤ3 からなる出力回路７３が、Ｂ−相駆動回路６
４には抵抗Ｒa4およびダイオードＤ4 からなる出力回路
７４がそれぞれ接続されている。

【００２７】また、ダイオードＤ1 およびＤ2 の出力
と、ダイオードＤ3 およびＤ4 の出力は、それぞれ共通
接続されており、ダイオードＤ1 およびＤ2 の共通接続
側には抵抗Ｒb1が接続され、ダイオードＤ3 およびＤ4
の共通接続側には抵抗Ｒb3が接続されている。なお、抵
抗Ｒb2およびＲb4は、それぞれ抵抗Ｒb1とＲb3から出力
される信号のノイズ成分を除去し、バッテリ電圧レベル
の信号を抵抗Ｒb1とＲb3との分圧により、信号をＴＴＬ
レベルに変換するための抵抗である。また、本例では抵
抗Ｒa1ないしＲa4は、それぞれ３ＫΩであり、抵抗Ｒb1
ないしＲb4は、それぞれ３０ＫΩである。

【００２８】そして、抵抗Ｒb1およびＲb3の出力側は、
ＮＡＮＤ回路７５の入力側に接続されており、ＮＡＮＤ
回路７５の出力側は、ＣＰＵ８に接続されている。ＣＰ
Ｕ８は、記憶された所定のプログラムにしたがってＮＡ
ＮＤ回路７５の出力が“Ｈｉｇｈ”レベルであるか“Ｌ
ｏｗ”レベルであるかによってＡ相およびＢ相のいずれ
かの相がショート、またはオープンしていることを判定
する。

【００２９】次に、ＣＰＵ８が、ステップモータ５の各
相のショートまたはオープンを検出し、相駆動回路６１
ないし６４への駆動指令信号の出力を禁止するまでの処
理を図６に基づいて説明する。まず、車両のイグニッシ
ョンがＯＮされると、ＣＰＵ８に記憶されたプログラム
の初期化が行われ（ステップＳ１）、演算周期（Ｔ時
間）が経過したか否かが判定される（Ｓ２）。続いてス
テップモータ５が駆動される前にＡ相およびＢ相のソレ
ノイドを順次通電し、いずれかの相がオープンしている
か否かの各相オープン検出が終了したか否かを判定する
（ステップＳ３）。

【００３０】ここで各相オープン検出が終了していない
と判定されるとＢ相のオープンのチェックが終了したか
否かが判定される（Ｓ３１）。Ｂ相のオープンのチェッ
クが終了していないと判定されるとＡ相をＯＮ（通電）
し（Ｓ３４）、Ｂ相がオープンしているか否かをチェッ
クする（Ｓ３５）。ここでＢ相がオープンしていない
（ＯＫ）と判定されるとステップＳ２へリターンし、Ｂ
相がオープンしている（ＮＧ）と判定されると、車両の
インストルメントパネルに警告表示が行われ、ステップ
モータの駆動が禁止される（Ｓ３６）。

【００３１】たとえば、Ａ＋相およびＡ−相が通電して
いる場合において、Ｂ＋相がオープンしているとする
と、図４のダイオードＤ3 が導通状態となり、他のダイ
オードＤ1 、Ｄ2 およびＤ4 が非道通状態となるため、
ａ点とｂ点には“Ｈｉｇｈ”レベルの信号が現れる。し
たがって、ＮＡＮＤ回路７５の出力側のｃ点には“Ｌｏ
ｗ”レベルの信号が現れ（図５の波形イを参照）、その
信号がＣＰＵ８へ入力されるため、Ｂ＋相、またはＢ−
相がオープンしていると判定される。そして、ＣＰＵ８
の指令部８１から各相駆動回路６１ないし６４への指令
信号の出力が禁止され、車両のインストルメントパネル
（図示しない）に警告表示が行われるとともに、ステッ
プモータ５の駆動が禁止される（Ｓ３６）。

【００３２】一方、ステップＳ３１でＢ相のチェックが
終了していると判定された場合は、Ｂ相をＯＮ（通電）
し（Ｓ３２）、Ａ相がオープンしているか否かをチェッ
クする（Ｓ３３）。そのチェックの結果、Ａ＋相、また
はＡ−相がオープンしていると判定されると、上記同様
に警告表示とステップモータ５の駆動禁止とが実行され
る（Ｓ３６）。なお、この場合は、図４のｃ点には図５
のロで示す波形が現れる。

【００３３】次に、各相のオープン検出が終了するとス
テップＳ３で肯定判定され、次のステップＳ４でステッ
プモータ５の初期化駆動（車両のイグニッションをＯＮ
したときにステップモータ５を初期位置へ復帰させるた
めの駆動）が終了したか否かが判定される。ここで初期
化駆動が終了していないと判定されるとステップＳ５へ
進み、ステップモータ５の初期化駆動が行われ、各相の
ショートチェックが行われる（Ｓ６）。

【００３４】具体的には、４相のステップモータでは、
その駆動状態において、Ａ＋相とＡ−相とが同時に通電
することはなく、また、Ｂ＋相とＢ−相とが同時に通電
することはないことを利用してショートチェックを行
う。つまり、Ａ相およびＢ相が正常の場合は、図５の初
期化駆動時のタイミングチャートに示すように、いずれ
かの相にショートが発生すると、図４のｃ点に現れる信
号は“Ｈｉｇｈ”レベルとなることを検出してショート
チェックを行う。たとえば、Ａ−相がショートすると、
図４のｃ点には図５のハで示す波形が現れるため、Ａ−
相がショートしたことを検出することができる。

【００３５】そして、いずれかの相のショートが検出さ
れると上記警告が行われ、ステップモータ５の駆動が禁
止される（Ｓ７）。次に、ステップモータ５の初期化駆
動が終了した後のステップモータ５のショートまたはオ
ープンの検出について説明する。まず、各相が駆動中か
否か、つまり、車両が走行中あるいは停止中の状態にお
いて、サスペンションの制御を行うためにステップモー
タ５が駆動している状態であるか否かが判定され（Ｓ４
１）、駆動中でないと判定された場合は、４相の総てが
オープンしているか否かのチェック（オープンチェッ
ク）が行われる（Ｓ４３）。

【００３６】一方、ステップＳ４１において、駆動中で
あると判定された場合は、いずれかの相がショートして
いるか否かのチェック（ショートチェック）が行われる
（Ｓ４２）。そして、オープンチェックまたはショート
チェックの結果、４相の総てのオープン、または、いず
れかの相のショートが検出された場合は、上記警告を行
ってステップモータの駆動を禁止する（Ｓ４４）。

【００３７】たとえば、４相の総てがオープンしている
場合は、図４のｃ点には“Ｌｏｗ”レベルの信号が現
れ、Ａ−相がショートしている場合は、“Ｈｉｇｈ”レ
ベルの信号が現れるため（図５のｃ点に現れる波形ニを
参照）、それらの信号が検出部８２によって検出され、
上記判定が行われる。上述のように、ステップモータ５
の４つの相のショートまたはオープンのチェックを１つ
の検出回路で行うことができる。

【００３８】したがって、各相のソレノイド毎に検出回
路を設けるものに比べてソレノイド駆動装置の小型化を
図ることができる。なお、オープンチェック、または、
ショートチェックは、車両が一定距離を走行する毎に行
ったり、一定時間毎に行ったりしてもよい。また、上記
第１実施例のトランジスタＴr2は、モス型トランジスタ
でもよいし、抵抗Ｒ3 およびＲ4 を内蔵したバイポーラ
型トランジスタでもよい。さらに、上記第２実施例のＮ
ＡＮＤ回路７５をＡＮＤ回路とＮＯＴ回路とを接続した
ものに代えてもよいし、ＮＡＮＤ回路７５の機能をＣＰ
Ｕ８の内部に設けるようにしてもよい。

【００３９】上記各実施例において、検出回路３、検出
部４２、ステップＳ６、Ｓ３３、Ｓ３５、Ｓ４２および
Ｓ４３が検出手段に、指令部４１、ステップＳ７、Ｓ３
６、Ｓ４４が指令手段にそれぞれ相当する。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】ＣＰＵ４から出力される指令信号、駆動電流ｉ
C および駆動トランジスタＴr1のジャンクション温度の
タイミングチャートである。

【図３】駆動トランジスタＴr1の動作負荷特性を示すグ
ラフである。

【図４】本発明の第２実施例の回路図である。

【図５】ステップモータ５のＡ相およびＢ相から出力さ
れる信号と検出回路７から出力される信号のタイミング
チャートである。

【図６】ＣＰＵ８がＡ相およびＢ相のショートおよびオ
ープンを検出する処理を示すフローチャートである。

【図７】従来のソレノイド駆動装置を示す構成図であ
る。

【図８】ＣＰＵ１１から出力される指令信号、駆動電流
ｉC および駆動トランジスタＴr4のジャンクション温度
のタイミングチャートである。

【図９】駆動トランジスタＴr4の動作負荷特性を示すグ
ラフである。

【符号の説明】

１・・ソレノイド、２・・設定回路、３・・検出回路、
５・・ステップモータ、６・・駆動回路、７・・検出回
路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 信 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 駆動電流が供給されたときに作動するソ
   レノイドと、 前記駆動電流が供給されているときに、前記ソレノイド
   に発生する電圧に基づいて前記ソレノイドのショートを
   検出する検出手段と、 前記ソレノイドに前記駆動電流の通電を指令するととも
   に、前記検出手段によって前記ソレノイドのショートが
   検出されたときに、前記駆動電流の通電禁止を指令する
   指令手段と、 前記指令手段によって前記駆動電流の通電が指令された
   ときに導通して前記ソレノイドへ駆動電流を供給する駆
   動トランジスタと、 前記駆動トランジスタの導通時のベース電流を所定値に
   設定する設定手段と、を備え、 前記駆動トランジスタは、前記ソレノイドがショートし
   て負荷が微小になった場合でも、前記設定手段によって
   ベース電流が所定値に設定されることにより、前記駆動
   電流の急激な上昇が抑制される特性を有するものである
   ことを特徴とするソレノイド駆動装置。
2. 【請求項２】 前記ソレノイドの駆動電流は、前記駆動
   トランジスタを線形領域と飽和領域とが切り換わる領域
   の近傍にて動作させることによって発生されるものであ
   ることを特徴とする請求項１に記載のソレノイド駆動装
   置。
3. 【請求項３】 前記設定手段は、前記指令手段から出さ
   れた指令を受けてスイッチング作動するトランジスタ
   と、このトランジスタと前記駆動トランジスタのベース
   との間に接続された抵抗とを備え、 前記抵抗は、前記駆動トランジスタのベース電流を前記
   所定値に設定する抵抗値を有し、前記ベース電流の電流
   変化を制限して前記駆動トランジスタを前記切り換わり
   領域の近傍にて動作させるものであることを特徴とする
   請求項２に記載のソレノイド駆動装置。