JP3620091B2 - ソレノイド駆動装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は、ソレノイドを駆動する装置であって、ソレノイドがショートしたときにソレノイド駆動用トランジスタの熱破壊を防止することができるものに関する。
【０００２】
【従来の技術】
従来、ソレノイドがショートしたときにソレノイド駆動用トランジスタの熱破壊を防止するソレノイド駆動装置としては、図７に示すような電流リミッタ方式を採用したものがある。
図７において、ソレノイド１には、ソレノイド１に駆動電流を出力する駆動トランジスタＴｒ４が接続され、その駆動トランジスタＴｒ４にはトランジスタＴｒ２、Ｔｒ５、抵抗Ｒ１ 〜Ｒ４ 、抵抗Ｒ９ 〜Ｒ１１で構成される駆動電流制限回路１０が接続されている。また、ソレノイド１には、トランジスタＴｒ３、抵抗Ｒ５ 〜Ｒ８ で構成された検出回路９が接続されている。図９は、駆動トランジスタＴｒ４のコレクタ端子からソレノイド１へ供給される駆動電流ｉＣ と、駆動トランジスタＴｒ４のコレクタ／エミッタ間電圧ＶＣＥとに対する駆動トランジスタＴｒ４のベース電流ｉＢ の特性と、駆動トランジスタＴｒ４の動作負荷特性を示す特性図である。
【０００３】
検出回路９および駆動電流制限回路１０は、ＣＰＵ１１に接続されており、ＣＰＵ１１から駆動電流制限回路１０のトランジスタＴｒ２へ図８の▲１▼に示す指令信号が出力されると、トランジスタＴｒ２が導通され、駆動トランジスタＴｒ４にベース電流ｉＢ が流れるとともに、駆動電流ｉＣ が流れてソレノイド１が駆動される。
【０００４】
そして、ソレノイド１がショートすると、抵抗Ｒ１０の両端の電圧が大きくなってトランジスタＴｒ５がＯＮし、トランジスタＴｒ５のコレクタ電流が抵抗Ｒ１ へ流れ込み、抵抗Ｒ１ の両端の電圧が上昇し、その電圧上昇により、駆動トランジスタＴｒ４のベース電流ｉＢ が流れ難くなり、駆動電流ｉＣ が制限される（図８の▲２▼参照）。このとき検出回路９のトランジスタＴｒ３のベース電圧が低下するためトランジスタＴｒ３が非作動状態（ＯＦＦ）になり、トランジスタＴｒ３からＣＰＵ１１へ出力される信号が“Ｈｉｇｈ”レベルとなる。
【０００５】
続いて、ＣＰＵ１１によってソレノイド１のショートが検出され（検出時間ｔ２ ）、ＣＰＵ１１から出力される指令信号が“Ｌｏｗ”レベルとなり、トランジスタＴｒ２が非導通状態となる。したがって、トランジスタＴｒ４が非作動状態となるため、トランジスタＴｒ４の温度上昇が抑制される（図８の▲３▼参照）。
【０００６】
【発明が解決しようとする課題】
しかし、従来のものは、駆動電流制限回路１０の構造が複雑なため、ソレノイド駆動装置が大型化するという問題がある。
そこで、この発明の目的は、駆動電流制限回路１０を電流リミッタ方式を用いない簡素な構成とし、ソレノイド駆動装置を小型化することにある。
【０００７】
【課題を解決するための手段】
この発明は上記目的を達成するため、
請求項１に記載の発明では、駆動電流（ｉＣ ）が供給されたときに作動するソレノイド（１）と、
前記駆動電流（ｉＣ ）が供給されているときに、前記ソレノイド（１）に発生する電圧に基づいて前記ソレノイド（１）のショートを検出する検出手段（３、４２、ステップＳ６、Ｓ３３、Ｓ３５、Ｓ４２、Ｓ４３）と、
前記ソレノイド（１）に前記駆動電流（ｉＣ ）の通電を指令するとともに、前記検出手段（３、４２）によって前記ソレノイド（１）のショートが検出されたときに、前記駆動電流（ｉＣ ）の通電禁止を指令する指令手段（４１、ステップＳ７、Ｓ３６、Ｓ４４）と、
前記指令手段（４１、ステップＳ７、Ｓ３６、Ｓ４４）によって前記駆動電流（ｉＣ ）の通電が指令されたときに導通して前記ソレノイド（１）へ駆動電流（ｉＣ ）を供給する駆動トランジスタ（Ｔｒ１）と、
前記駆動トランジスタ（Ｔｒ１）の導通時のベース電流（ｉＢ ）を所定値に設定する設定手段（２）とを備え、
前記駆動トランジスタ（Ｔｒ１）は、前記ソレノイド（１）がショートして負荷が微小になった場合でも、前記設定手段（２）によってベース電流（ｉＢ ）が所定値（ｉＢ０）に設定されることにより、前記駆動電流（ｉＣ ）の急激な上昇が抑制される特性を有するものであるという技術的手段を採用する。
【０００８】
また、請求項２に記載の発明では、請求項１に記載のソレノイド駆動装置において、前記ソレノイド（１）の駆動電流（ｉＣ ）は、前記駆動トランジスタ（Ｔｒ１）を線形領域と飽和領域とが切り換わる領域の近傍にて動作させることによって発生されるものであるという技術的手段を採用する。
さらに、請求項３に記載の発明では、請求項１に記載のソレノイド駆動装置において、前記設定手段（２）は、前記指令手段（４１、ステップＳ７、Ｓ３６、Ｓ４４）から出された指令を受けてスイッチング作動するトランジスタ（Ｔｒ２）と、このトランジスタ（Ｔｒ２）と前記駆動トランジスタ（Ｔｒ１）のベースとの間に接続された抵抗（Ｒ１ ）とを備え、
前記抵抗（Ｒ１ ）は、前記駆動トランジスタ（Ｔｒ１）のベース電流（ｉＢ ）を前記所定値（ｉＢ０）に設定する抵抗値を有し、前記ベース電流（ｉＢ ）の電流変化を制限して前記駆動トランジスタ（Ｔｒ１）を前記切り換わり領域の近傍にて動作させるものであるという技術的手段を採用する。
【０００９】
なお、上記各手段の括弧内の符号は、後述する実施例に記載の具体的手段との対応関係を示すものである。
【００１０】
【発明の作用効果】
請求項１ないし３に記載の発明によれば、駆動トランジスタは、ソレノイドがショートして負荷が微小になった場合でも、設定手段によってベース電流が所定値に設定されることにより、駆動電流の急激な上昇が抑制される特性を有するものであるため、上記駆動トランジスタのベース電流を上記設定手段によって上記所定値に設定することにより、電流リミッタ方式を用いなくても上記駆動トランジスタの熱破壊を防止することができる。
【００１１】
したがって、回路を簡素化することができるため、ソレノイド駆動装置を小型化することができる。
特に、請求項２または３に記載の発明によれば、ソレノイドの駆動電流が、駆動トランジスタを線形領域と飽和領域とが切り換わる領域の近傍にて動作させることによって発生されるものであるため、駆動電流の急激な上昇を抑制することができる。
【００１２】
【実施例】
以下、この発明のソレノイド駆動回路の一実施例を図面に基づいて説明する。この実施例では、車両に設けられた減衰力可変のサスペンションのアクチュエータとして用いられるステップモータ（図示しない）のステータコアとしてのソレノイドを駆動する回路を例に挙げて説明する。図１は、その主要構成を示す回路図である。
【００１３】
図１に示すように、ソレノイド１（コイル抵抗ＲΩ）には、ソレノイド１に駆動電流を供給する駆動トランジスタＴｒ１のコレクタ側が接続されている。駆動トランジスタＴｒ１のベース側には、駆動トランジスタＴｒ１の駆動電流ｉＣ を設定する設定手段としての設定回路２が接続されている。設定回路２は、トランジスタＴｒ２、抵抗Ｒ１ 〜Ｒ４ で構成されている。また、ソレノイド１には、ソレノイド１のショートまたはオープンを検出する検出手段としての検出回路３が接続されている。
【００１４】
上記検出回路３および設定回路２は、指令手段としてのＣＰＵ４に接続されている。ＣＰＵ４には、設定回路２のトランジスタＴｒ２へ指令信号を出力し、また、指令信号の出力を禁止する指令部４１が設けられ、その指令信号によりトランジスタＴｒ２がスイッチングされ、駆動トランジスタＴｒ１にベース電流ｉＢ が流れ、駆動トランジスタＴｒ１からソレノイド１へ駆動電流ｉＣ が供給される。また、ＣＰＵ４には、検出回路３によってソレノイド１のショートが検出されたときのトランジスタＴｒ３から出力されるコレクタ電圧の変化を検出する検出部４２が設けられ、その検出部４２の検出結果によって指令部４１からの指令信号の出力が禁止される。
【００１５】
また、上記駆動トランジスタＴｒ１の駆動電流ｉＣ およびコレクタ／エミッタ間電圧ＶＣＥに対するベース電流ｉＢ の特性と、動作負荷特性とは図３に示す特性であり、設定回路２を構成する抵抗Ｒ１ （本例では７５０Ω）により、ベース電流はｉＢ０に設定されている。ベース電流ｉＢ０は、ソレノイド１を駆動させるために最低限必要な電流値であり、ソレノイド１がショートしたときに上記駆動トランジスタＴｒ１の熱破壊が発生するベース電流ｉＢ２より小さくなるように設定されている。
【００１６】
また、ベース電流ｉＢ０の特性は、図３に示すように、その飽和領域における勾配が緩やかなものとなっている。駆動電流ｉＣ は、図３の斜線で示すように、上記駆動トランジスタＴｒ１のベース電流ｉＢ をパラメータとして、特性が線形領域から飽和領域へ切り換わる領域の近傍にて動作させることにより発生されるようになっている。
【００１７】
次に、上記構成のソレノイド駆動回路の動作を図１および図２を参照しながら説明する。図２は、ＣＰＵ４から出力される指令信号（▲１▼）と、駆動電流ｉＣ （▲２▼）と、駆動トランジスタＴｒ１のジャンクション温度（▲３▼）との関係を示すタイミングチャートである。
ＣＰＵ４の指令部４１から図２の▲１▼に示す指令信号（パルス信号）が出力されると、抵抗Ｒ３ を通ったその指令信号によってトランジスタＴｒ２がスイッチング作動し、駆動トランジスタＴｒ１のベース電流ｉＢ１が流れるとともに、駆動電流（コレクタ電流）ｉＣ１が流れ、ソレノイド１が通電される。
【００１８】
このとき、トランジスタＴｒ３がＯＮし、トランジスタＴｒ３のコレクタ電圧が“Ｌｏｗ”レベルとなり、ＣＰＵ４の検出部４２によってソレノイド１が駆動中であることが検出される。
次に、ソレノイド１がショートした場合の動作を説明する。
ソレノイド１がショートすると、負荷が軽くなり、駆動トランジスタＴｒ１からソレノイド１へ出力される駆動電流ｉＣ が大きくなろうとする。
【００１９】
しかし、上述のように駆動トランジスタＴｒ１のベース電流ｉＢ は、抵抗Ｒ１によってｉＢ２に達しないように設定されており、かつ、駆動トランジスタＴｒ１のベース電流ｉＢ の特性は、図３に示すように、飽和領域において緩やかな勾配であるため、駆動電流ｉＣ は図２の▲２▼に示すようにｉＣ１より僅かに増加するだけに止まる（ｉＣ１≦ｉＣ１ａ ＜ｉＣ２）。
【００２０】
したがって、図２▲３▼に示すように駆動トランジスタＴｒ１のジャンクション温度の急激な上昇を抑えることができ、駆動トランジスタＴｒ１の熱破壊を防止することができる。
また、上記ショートが発生するとトランジスタＴｒ３のベース電圧が低下するためトランジスタＴｒ３が非作動状態（ＯＦＦ）になり、トランジスタＴｒ３のコレクタ電圧が“Ｈｉｇｈ”レベルとなる。そして、ＣＰＵ４によってソレノイド１のショートが検出され（検出時間ｔ１ は本例では２．５ｍｓｅｃ ）、ＣＰＵ４の指令部４１から出力される指令信号が“Ｌｏｗ”レベルとなる。
【００２１】
したがって、トランジスタＴｒ２が非作動状態となるため、駆動トランジスタＴｒ１も非作動状態となり、そのジャンクション温度も低下し始める。また、車両のインストルメントパネル（図示しない）に警告表示がなされる。
また、ソレノイド１が非駆動時においてオープンした場合は、トランジスタＴｒ３は動作状態（ＯＮ）になり、トランジスタＴｒ３から“Ｌｏｗ”レベルの信号がＣＰＵ４へ出力される。そして、検出部４２によってソレノイド１がオープン状態にあることが検出され、車両のインストルメントパネルに警告表示がなされる。
【００２２】
上述のように、上記第１実施例によれば、駆動電流ｉＣ は、駆動トランジスタＴｒ１のベース電流ｉＢ をパラメータとして、図３に示すように、飽和領域において緩やかな勾配の特性であり、かつ、抵抗Ｒ１ によって、駆動トランジスタＴｒ１のベース電流ｉＢ は、ソレノイド１を駆動するために必要な最小値に設定されているため、駆動電流ｉＣ の急激な上昇が抑制され、駆動トランジスタＴｒ１の熱破壊を防止することができる。
【００２３】
次に、この発明の第２実施例を図４ないし図６に基づいて説明する。
従来、上記ソレノイド駆動装置を４相構造のステップモータに用いた場合、いずれかの相のソレノイドにオープンまたはショートが発生したことは、図７に示す検出回路９を各相のソレノイド毎に接続して相毎に検出している。
しかし、上記構成では各相のソレノイド毎に検出回路９が接続されているため装置が大型化するという問題がある。
【００２４】
そこで、この第２実施例のソレノイド駆動装置は、いずれかの相にオープンまたはショートが発生したことを１つの検出回路で検出することができることを特徴とする。
図４は、その回路図、図５は各相へ出力される駆動信号のタイミングチャート、図６は、ＣＰＵ８が各相のオープンまたはショートを検出するステップを示すフローチャートである。
【００２５】
図４に示すように、ステップモータ５の各相（Ａ＋、Ａ−、Ｂ＋、Ｂ−）のソレノイドには図１の設定回路２および駆動トランジスタＴｒ１から構成される相駆動回路６１ないし６４がそれぞれ接続されている。また、各相駆動回路６１ないし６４の出力側には１つの検出回路７が接続されており、検出回路７の出力側はＣＰＵ８に接続されている。
【００２６】
Ａ＋相駆動回路６１には抵抗Ｒａ１およびダイオードＤ１ からなる出力回路７１が、Ａ−相駆動回路６２には抵抗Ｒａ２およびダイオードＤ２ からなる出力回路７２が、Ｂ＋相駆動回路６３には抵抗Ｒａ３およびダイオードＤ３ からなる出力回路７３が、Ｂ−相駆動回路６４には抵抗Ｒａ４およびダイオードＤ４ からなる出力回路７４がそれぞれ接続されている。
【００２７】
また、ダイオードＤ１ およびＤ２ の出力と、ダイオードＤ３ およびＤ４ の出力は、それぞれ共通接続されており、ダイオードＤ１ およびＤ２ の共通接続側には抵抗Ｒｂ１が接続され、ダイオードＤ３ およびＤ４ の共通接続側には抵抗Ｒｂ３が接続されている。
なお、抵抗Ｒｂ２およびＲｂ４は、それぞれ抵抗Ｒｂ１とＲｂ３から出力される信号のノイズ成分を除去し、バッテリ電圧レベルの信号を抵抗Ｒｂ１とＲｂ３との分圧により、信号をＴＴＬレベルに変換するための抵抗である。また、本例では抵抗Ｒａ１ないしＲａ４は、それぞれ３ＫΩであり、抵抗Ｒｂ１ないしＲｂ４は、それぞれ３０ＫΩである。
【００２８】
そして、抵抗Ｒｂ１およびＲｂ３の出力側は、ＮＡＮＤ回路７５の入力側に接続されており、ＮＡＮＤ回路７５の出力側は、ＣＰＵ８に接続されている。
ＣＰＵ８は、記憶された所定のプログラムにしたがってＮＡＮＤ回路７５の出力が“Ｈｉｇｈ”レベルであるか“Ｌｏｗ”レベルであるかによってＡ相およびＢ相のいずれかの相がショート、またはオープンしていることを判定する。
【００２９】
次に、ＣＰＵ８が、ステップモータ５の各相のショートまたはオープンを検出し、相駆動回路６１ないし６４への駆動指令信号の出力を禁止するまでの処理を図６に基づいて説明する。
まず、車両のイグニッションがＯＮされると、ＣＰＵ８に記憶されたプログラムの初期化が行われ（ステップＳ１）、演算周期（Ｔ時間）が経過したか否かが判定される（Ｓ２）。続いてステップモータ５が駆動される前にＡ相およびＢ相のソレノイドを順次通電し、いずれかの相がオープンしているか否かの各相オープン検出が終了したか否かを判定する（ステップＳ３）。
【００３０】
ここで各相オープン検出が終了していないと判定されるとＢ相のオープンのチェックが終了したか否かが判定される（Ｓ３１）。Ｂ相のオープンのチェックが終了していないと判定されるとＡ相をＯＮ（通電）し（Ｓ３４）、Ｂ相がオープンしているか否かをチェックする（Ｓ３５）。ここでＢ相がオープンしていない（ＯＫ）と判定されるとステップＳ２へリターンし、Ｂ相がオープンしている（ＮＧ）と判定されると、車両のインストルメントパネルに警告表示が行われ、ステップモータの駆動が禁止される（Ｓ３６）。
【００３１】
たとえば、Ａ＋相およびＡ−相が通電している場合において、Ｂ＋相がオープンしているとすると、図４のダイオードＤ３ が導通状態となり、他のダイオードＤ１ 、Ｄ２ およびＤ４ が非道通状態となるため、ａ点とｂ点には“Ｈｉｇｈ”レベルの信号が現れる。
したがって、ＮＡＮＤ回路７５の出力側のｃ点には“Ｌｏｗ”レベルの信号が現れ（図５の波形イを参照）、その信号がＣＰＵ８へ入力されるため、Ｂ＋相、またはＢ−相がオープンしていると判定される。そして、ＣＰＵ８の指令部８１から各相駆動回路６１ないし６４への指令信号の出力が禁止され、車両のインストルメントパネル（図示しない）に警告表示が行われるとともに、ステップモータ５の駆動が禁止される（Ｓ３６）。
【００３２】
一方、ステップＳ３１でＢ相のチェックが終了していると判定された場合は、Ｂ相をＯＮ（通電）し（Ｓ３２）、Ａ相がオープンしているか否かをチェックする（Ｓ３３）。そのチェックの結果、Ａ＋相、またはＡ−相がオープンしていると判定されると、上記同様に警告表示とステップモータ５の駆動禁止とが実行される（Ｓ３６）。なお、この場合は、図４のｃ点には図５のロで示す波形が現れる。
【００３３】
次に、各相のオープン検出が終了するとステップＳ３で肯定判定され、次のステップＳ４でステップモータ５の初期化駆動（車両のイグニッションをＯＮしたときにステップモータ５を初期位置へ復帰させるための駆動）が終了したか否かが判定される。ここで初期化駆動が終了していないと判定されるとステップＳ５へ進み、ステップモータ５の初期化駆動が行われ、各相のショートチェックが行われる（Ｓ６）。
【００３４】
具体的には、４相のステップモータでは、その駆動状態において、Ａ＋相とＡ−相とが同時に通電することはなく、また、Ｂ＋相とＢ−相とが同時に通電することはないことを利用してショートチェックを行う。
つまり、Ａ相およびＢ相が正常の場合は、図５の初期化駆動時のタイミングチャートに示すように、いずれかの相にショートが発生すると、図４のｃ点に現れる信号は“Ｈｉｇｈ”レベルとなることを検出してショートチェックを行う。たとえば、Ａ−相がショートすると、図４のｃ点には図５のハで示す波形が現れるため、Ａ−相がショートしたことを検出することができる。
【００３５】
そして、いずれかの相のショートが検出されると上記警告が行われ、ステップモータ５の駆動が禁止される（Ｓ７）。
次に、ステップモータ５の初期化駆動が終了した後のステップモータ５のショートまたはオープンの検出について説明する。
まず、各相が駆動中か否か、つまり、車両が走行中あるいは停止中の状態において、サスペンションの制御を行うためにステップモータ５が駆動している状態であるか否かが判定され（Ｓ４１）、駆動中でないと判定された場合は、４相の総てがオープンしているか否かのチェック（オープンチェック）が行われる（Ｓ４３）。
【００３６】
一方、ステップＳ４１において、駆動中であると判定された場合は、いずれかの相がショートしているか否かのチェック（ショートチェック）が行われる（Ｓ４２）。そして、オープンチェックまたはショートチェックの結果、４相の総てのオープン、または、いずれかの相のショートが検出された場合は、上記警告を行ってステップモータの駆動を禁止する（Ｓ４４）。
【００３７】
たとえば、４相の総てがオープンしている場合は、図４のｃ点には“Ｌｏｗ”レベルの信号が現れ、Ａ−相がショートしている場合は、“Ｈｉｇｈ”レベルの信号が現れるため（図５のｃ点に現れる波形ニを参照）、それらの信号が検出部８２によって検出され、上記判定が行われる。
上述のように、ステップモータ５の４つの相のショートまたはオープンのチェックを１つの検出回路で行うことができる。
【００３８】
したがって、各相のソレノイド毎に検出回路を設けるものに比べてソレノイド駆動装置の小型化を図ることができる。
なお、オープンチェック、または、ショートチェックは、車両が一定距離を走行する毎に行ったり、一定時間毎に行ったりしてもよい。また、上記第１実施例のトランジスタＴｒ２は、モス型トランジスタでもよいし、抵抗Ｒ３ およびＲ４ を内蔵したバイポーラ型トランジスタでもよい。さらに、上記第２実施例のＮＡＮＤ回路７５をＡＮＤ回路とＮＯＴ回路とを接続したものに代えてもよいし、ＮＡＮＤ回路７５の機能をＣＰＵ８の内部に設けるようにしてもよい。
【００３９】
上記各実施例において、検出回路３、検出部４２、ステップＳ６、Ｓ３３、Ｓ３５、Ｓ４２およびＳ４３が検出手段に、指令部４１、ステップＳ７、Ｓ３６、Ｓ４４が指令手段にそれぞれ相当する。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路図である。
【図２】ＣＰＵ４から出力される指令信号、駆動電流ｉＣ および駆動トランジスタＴｒ１のジャンクション温度のタイミングチャートである。
【図３】駆動トランジスタＴｒ１の動作負荷特性を示すグラフである。
【図４】本発明の第２実施例の回路図である。
【図５】ステップモータ５のＡ相およびＢ相から出力される信号と検出回路７から出力される信号のタイミングチャートである。
【図６】ＣＰＵ８がＡ相およびＢ相のショートおよびオープンを検出する処理を示すフローチャートである。
【図７】従来のソレノイド駆動装置を示す構成図である。
【図８】ＣＰＵ１１から出力される指令信号、駆動電流ｉＣ および駆動トランジスタＴｒ４のジャンクション温度のタイミングチャートである。
【図９】駆動トランジスタＴｒ４の動作負荷特性を示すグラフである。
【符号の説明】
１・・ソレノイド、２・・設定回路、３・・検出回路、
５・・ステップモータ、６・・駆動回路、７・・検出回路。

Claims (3)

1. 駆動電流が供給されたときに作動するソレノイドと、
   前記駆動電流が供給されているときに、前記ソレノイドに発生する電圧に基づいて前記ソレノイドのショートを検出する検出手段と、
   前記ソレノイドに前記駆動電流の通電を指令するとともに、前記検出手段によって前記ソレノイドのショートが検出されたときに、前記駆動電流の通電禁止を指令する指令手段と、
   前記指令手段によって前記駆動電流の通電が指令されたときに導通して前記ソレノイドへ駆動電流を供給する駆動トランジスタと、
   前記駆動トランジスタの導通時のベース電流を所定値に設定する設定手段と、を備え、
   前記駆動トランジスタは、前記ソレノイドがショートして負荷が微小になった場合でも、前記設定手段によってベース電流が所定値に設定されることにより、前記駆動電流の急激な上昇が抑制される特性を有するものであることを特徴とするソレノイド駆動装置。
2. 前記ソレノイドの駆動電流は、前記駆動トランジスタを線形領域と飽和領域とが切り換わる領域の近傍にて動作させることによって発生されるものであることを特徴とする請求項１に記載のソレノイド駆動装置。
3. 前記設定手段は、前記指令手段から出された指令を受けてスイッチング作動するトランジスタと、このトランジスタと前記駆動トランジスタのベースとの間に接続された抵抗とを備え、
   前記抵抗は、前記駆動トランジスタのベース電流を前記所定値に設定する抵抗値を有し、前記ベース電流の電流変化を制限して前記駆動トランジスタを前記切り換わり領域の近傍にて動作させるものであることを特徴とする請求項２に記載のソレノイド駆動装置。

Images