JPH08286210A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH08286210A
JPH08286210A JP8894495A JP8894495A JPH08286210A JP H08286210 A JPH08286210 A JP H08286210A JP 8894495 A JP8894495 A JP 8894495A JP 8894495 A JP8894495 A JP 8894495A JP H08286210 A JPH08286210 A JP H08286210A
Authority
JP
Japan
Prior art keywords
layer wiring
lower layer
resist
pattern
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8894495A
Other languages
Japanese (ja)
Inventor
Kozo Miyoshi
三好  幸三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP8894495A priority Critical patent/JPH08286210A/en
Priority to US08/528,215 priority patent/US5795458A/en
Priority to GB9518839A priority patent/GB2293490B/en
Publication of JPH08286210A publication Critical patent/JPH08286210A/en
Priority to US08/910,107 priority patent/US5879960A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To suppress the occurrence of a disconnection of upper layer wirings by adopting the constitution in which the sectional shape of lower layer wirings or the sectional shapes of the lower layer wirings and insulatable films have a difference in level. CONSTITUTION: This liquid crystal display device has the lower layer wirings 2, the insulatable films 3 formed on the surfaces of the lower layer wirings 2 and the upper layer wirings 4 formed on the insulatable films 3. The sectional shape of the lower layer wirings 2 or the sectional shapes of the lower layer wirings 2 and the insulatable films 3 have the difference in level. The ground surfaces for forming the upper layer wirings 4 are all the insulatable films 3 formed by an anodic oxidation method near the active element regions. The size of the difference in level at which the upper layer wirings 4 overlap at one time is, therefore, reduced. The disturbance in the crystallinity of the upper layer wiring materials in the regions to be overlapped is consequently lessened. The films forming the upper layer wirings 4 dot not produce a difference in the film quality near the active elements. Then, the upper layer wirings 4 are liable to be overlapped and further, the difference in the film quality near the active elements does not arise and, therefore, the pixel defects in the stepped parts by the disconnection are decreased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置の構造とそ
の製造方法とに関し、さらに詳しくは液晶を駆動させる
ためのアクティブ素子を構成する下層配線もしくは下層
配線と絶縁性膜との断面形状構造と、その構造を形成す
るための製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a liquid crystal display device and a method of manufacturing the same, and more particularly, to a lower layer wiring or a sectional shape structure of an insulating film which constitutes an active element for driving a liquid crystal. And a manufacturing method for forming the structure.

【0002】[0002]

【従来の技術】従来の技術の液晶を駆動して所定の画像
表示を行うアクティブ素子を、図面を用いて説明する。
図2に示すように、ガラス基板1上に形成するアクティ
ブ素子を構成する下層配線2の断面形状は、垂直形状を
しているか、あるいは図3に示すように下層配線2の断
面形状はテーパー形状をしている。
2. Description of the Related Art A conventional active element for driving a liquid crystal to display a predetermined image will be described with reference to the drawings.
As shown in FIG. 2, the cross-sectional shape of the lower layer wiring 2 forming the active element formed on the glass substrate 1 is vertical, or as shown in FIG. 3, the cross-sectional shape of the lower layer wiring 2 is tapered. Are doing

【0003】これは、通常、下層配線2パターンのパタ
ーニングは、一度のエッチング行程のみによって行われ
ることによる。
This is because the patterning of the lower layer wiring 2 pattern is usually performed by only one etching step.

【0004】液晶表示装置のアクティブ素子の形成方法
としては、まずスパッタリング法もしくは化学気相成長
法によって下層配線2材料を形成する。その後、この下
層配線2材料上にフォトリソグラフィー法によってレジ
スト(図示せず)のパターンを形成する。
As a method of forming an active element of a liquid crystal display device, first, a lower wiring 2 material is formed by a sputtering method or a chemical vapor deposition method. Then, a pattern of a resist (not shown) is formed on the material of the lower layer wiring 2 by a photolithography method.

【0005】その後、図2あるいは図3に示すように、
このパターン形成したレジストをエッチングマスクとし
て、ウェットエッチング法もしくはドライエッチング法
によって下層配線2のパターンを形成する。
Thereafter, as shown in FIG. 2 or 3,
Using the patterned resist as an etching mask, the pattern of the lower wiring 2 is formed by a wet etching method or a dry etching method.

【0006】このとき、ウェットエッチング法ではエッ
チング形状のコントロールは困難である。しかし、ドラ
イエッチング法ではレジストと下層配線2材料のエッチ
ング速度の比をコントロールして下層配線2材料のエッ
チング断面をテーパー形状にすることができる。
At this time, it is difficult to control the etching shape by the wet etching method. However, in the dry etching method, the etching cross section of the lower layer wiring 2 material can be tapered by controlling the etching rate ratio between the resist and the lower layer wiring 2 material.

【0007】つぎに、図8あるいは図9に示すように、
この下層配線2パターン上に、陽極酸化処理を行うこと
によって絶縁性膜3を形成する。
Next, as shown in FIG. 8 or 9,
An insulating film 3 is formed on the pattern of the lower wiring 2 by anodizing.

【0008】さらに、この絶縁性膜3上にスパッタリン
グ法もしくは化学気相成長法によって上層配線4材料を
形成する。その後、この上層配線4材料上にフォトリソ
グラフィー法によってレジスト(図示せず)のパターン
を形成する。
Further, a material for the upper wiring 4 is formed on the insulating film 3 by a sputtering method or a chemical vapor deposition method. Then, a pattern of resist (not shown) is formed on the material of the upper layer wiring 4 by a photolithography method.

【0009】その後、このパターン形成したレジストを
エッチングマスクとして使用して、ウェットエッチング
法もしくはドライエッチング法によってパターニングを
行い上層配線4パターンを形成し、アクティブ素子を形
成する。
Thereafter, using the patterned resist as an etching mask, patterning is performed by a wet etching method or a dry etching method to form an upper wiring 4 pattern to form an active element.

【0010】[0010]

【発明が解決しようとする課題】アクティブ素子を形成
していくときには、必ず下層配線2に対して上層配線4
はオーバーラップする領域が必要である。このオーバー
ラップ領域では、オーバーラップする上層配線4が段差
部で断線が発生する。この状態を図8と図9とに示す。
When forming an active element, the upper layer wiring 4 should always be used with respect to the lower layer wiring 2.
Must have overlapping areas. In this overlap region, disconnection occurs at the step portion of the overlapping upper layer wiring 4. This state is shown in FIGS. 8 and 9.

【0011】これは、図8に示すようにガラス基板1と
絶縁性膜3では、上層配線4となる被膜の成長する下地
が異なるために、成長する被膜の膜質に境界が生じる。
さらに、ガラス基板1と下層配線2のエッチングした側
面領域とでは、上層配線4となる被膜の成長方向が異な
るため、境界部では被膜の成長方向がぶつかりあうこと
となり結晶性が乱れた領域となる。
This is because, as shown in FIG. 8, the glass substrate 1 and the insulating film 3 have different bases on which the film to be the upper wiring 4 grows, so that the film quality of the growing film has a boundary.
Furthermore, since the growth direction of the coating film that becomes the upper layer wiring 4 is different between the glass substrate 1 and the etched side surface region of the lower layer wiring 2, the growth directions of the coating films collide with each other at the boundary, and the crystallinity is disturbed. .

【0012】したがって、ガラス基板1と絶縁性膜3と
の境界領域では上層配線4となる被膜は膜質が異なるう
えに結晶性が乱れた状態となり、他の領域より弱くなっ
て断線しやすくなる。このような断線が発生すると、こ
の画素は欠陥となり液晶表示装置の表示品質が低下す
る。
Therefore, in the boundary region between the glass substrate 1 and the insulating film 3, the film to be the upper layer wiring 4 has a different film quality and the crystallinity is disturbed, and the film becomes weaker than other regions and is easily broken. When such disconnection occurs, this pixel becomes defective and the display quality of the liquid crystal display device deteriorates.

【0013】とくに、陽極酸化法により下層配線2上に
絶縁性膜3を形成し、この絶縁性膜3上に上層配線4を
パターニングする場合には大きな問題となる。
In particular, when the insulating film 3 is formed on the lower layer wiring 2 by the anodic oxidation method and the upper layer wiring 4 is patterned on the insulating film 3, there is a serious problem.

【0014】これは、陽極酸化法による絶縁性膜3の形
成においては、この絶縁性膜3は当方的に成長する。こ
のために、ガラス基板1上に形成する下層配線2の断面
形状をエッチング時にテーパー形状にしても、その絶縁
性膜3形状は図9に示すように保存せず、ガラス基板1
との境界ではテーパー形状は保存せず、テーパー形状に
よる効果は減少してしまう。このため、やはり断線が発
生する。
This is because in the formation of the insulating film 3 by the anodic oxidation method, the insulating film 3 grows isotropically. Therefore, even if the cross-sectional shape of the lower layer wiring 2 formed on the glass substrate 1 is tapered during etching, the shape of the insulating film 3 is not preserved as shown in FIG.
At the boundary between and, the tapered shape is not preserved, and the effect of the tapered shape decreases. Therefore, the disconnection still occurs.

【0015】本発明の目的は上記の課題を解決して、上
層配線の断線の発生を抑えることが可能な液晶表示装置
の構造と、この構造を形成するための製造方法とを提供
することである。
An object of the present invention is to solve the above problems and provide a structure of a liquid crystal display device capable of suppressing the occurrence of disconnection of upper layer wiring, and a manufacturing method for forming this structure. is there.

【0016】[0016]

【課題を解決するための手段】上記目的を達成させるた
めに、本発明の液晶表示装置の構造とのその製造方法
は、下記記載の手段を採用する。
In order to achieve the above object, the structure of the liquid crystal display device of the present invention and the manufacturing method thereof adopt the following means.

【0017】本発明の液晶表示装置は、下層配線と絶縁
性膜と上層配線とを備え、下層配線あるいは下層配線と
絶縁性膜との断面形状は段差を有することを特徴とす
る。
The liquid crystal display device of the present invention is characterized by including a lower layer wiring, an insulating film, and an upper layer wiring, and the lower layer wiring or the sectional shape of the lower layer wiring and the insulating film has a step.

【0018】本発明における液晶表示装置の製造方法
は、ガラス基板上に下層配線材料を膜形成し、この下層
配線材料上にフォトリソグラフィー法によりレジストパ
ターンを形成し、このレジストをエッチングマスクとし
てドライエッチング法もしくはウェットエッチング法に
よって下層配線材料をエッチングした後、レジストをア
ッシング処理することによってレジストのパターン寸法
を小さくし、さらにこのパターン寸法を小さくしたレジ
ストをエッチングマスクとしてドライエッチング法もし
くはウェットエッチング法によって厚さ方向の途中まで
下層配線材料のエッチングを行い、下層配線を形成し、
この下層配線上に絶縁性膜と上層配線とを形成すること
を特徴とする。
In the method of manufacturing a liquid crystal display device according to the present invention, a lower layer wiring material is formed into a film on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and this resist is used as an etching mask for dry etching. Method to reduce the pattern size of the resist by ashing the resist after etching the lower layer wiring material by the wet etching method or the wet etching method, and using the resist having the reduced pattern size as an etching mask to increase the thickness by the dry etching method or the wet etching method. Etching the lower layer wiring material to the middle of the vertical direction to form the lower layer wiring,
An insulating film and an upper layer wiring are formed on the lower layer wiring.

【0019】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとしてドライエッチング法もしく
はウェットエッチング法によって下層配線材料をエッチ
ングした後、第1のレジストを剥離し、この下層配線材
料パターン上に第1のレジストよりもパターン寸法の小
さい第2のレジストのパターンを形成し、さらにこの第
2のレジストをエッチングマスクとしてドライエッチン
グ法もしくはウェットエッチング法により厚さ方向の途
中まで下層配線材料のエッチングを行い、下層配線を形
成し、この下層配線上に絶縁性膜と上層配線とを形成す
ることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. The lower layer wiring material is etched by the dry etching method or the wet etching method using the first resist as an etching mask, and then the first resist is peeled off, and the pattern dimension on the lower layer wiring material pattern is smaller than that of the first resist. A pattern of a second resist is formed, and further, the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method using the second resist as an etching mask to form a lower layer wiring. An insulating film and an upper layer wiring are formed on the wiring.

【0020】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストのパターンを形成し、このレジストをエッチ
ングマスクとしてドライエッチング法もしくはウェット
エッチング法によって厚さ方向の途中まで下層配線材料
をエッチングした後、レジストをアッシング処理するこ
とによってレジストのパターン寸法を小さくし、さらに
このパターン寸法を小さくしたレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって下層配線材料のエッチングを行い下層配
線を形成し、この下層配線上に絶縁性膜と上層配線とを
形成することを特徴とする。
Still another method of manufacturing a liquid crystal display device according to the present invention is to form a film of a lower layer wiring material on a glass substrate, form a resist pattern on the lower layer wiring material by a photolithography method, and then form this resist. After etching the lower layer wiring material halfway in the thickness direction by using the as an etching mask by the dry etching method or the wet etching method, the resist pattern size is reduced by ashing the resist, and the resist with the reduced pattern size is used. It is characterized in that the lower layer wiring material is etched by a dry etching method or a wet etching method as an etching mask to form a lower layer wiring, and an insulating film and an upper layer wiring are formed on the lower layer wiring.

【0021】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして、ドライエッチング法もし
くはウェットエッチング法によって厚さ方向の途中まで
下層配線材料をエッチングした後、第1のレジストを剥
離し、さらにフォトリソグラフィー法により、この下層
配線材料パターン上に第1のレジストよりもパターン寸
法の小さい第2のレジストのパターンを形成し、さらに
この第2のレジストをエッチングマスクとしてドライエ
ッチング法もしくはウェットエッチング法によって下層
配線材料のエッチングを行い下層配線を形成し、この下
層配線上に絶縁性膜と上層配線とを形成することを特徴
とする。
Further, in another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. Using the first resist as an etching mask, the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method, and then the first resist is peeled off, and the lower layer wiring material is further photolithographically processed. A pattern of a second resist having a pattern size smaller than that of the first resist is formed on the pattern, and the lower layer wiring material is etched by dry etching or wet etching using the second resist as an etching mask. Forming an insulating film on this lower layer wiring And forming an upper layer wiring.

【0022】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして、ドライエッチング法もし
くはウェットエッチング法によって厚さ方向の途中まで
下層配線材料をエッチングした後、第1のレジストを剥
離し、さらにフォトリソグラフィー法により、この下層
配線材料パターン上に第1のレジストよりもパターン寸
法の大きい第2のレジストのパターンを形成し、さらに
この第2のレジストをエッチングマスクとしてドライエ
ッチング法もしくはウェットエッチング法によって下層
配線材料のエッチングを行い下層配線を形成し、この下
層配線上に絶縁性膜と上層配線とを形成することを特徴
とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. Using the first resist as an etching mask, the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method, and then the first resist is peeled off, and the lower layer wiring material is further photolithographically processed. A pattern of a second resist having a pattern size larger than that of the first resist is formed on the pattern, and the lower layer wiring material is etched by the dry etching method or the wet etching method using the second resist as an etching mask. Forming an insulating film on this lower layer wiring And forming an upper layer wiring.

【0023】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングした後、第1のレジストを剥離し、この下層
配線材料パターン上に下層配線材料と同じ材料である絶
縁性膜材料を膜形成し、この絶縁性膜材料上に第1のレ
ジストよりもパターン寸法の大きい第2のレジストのパ
ターンを形成し、さらにこの第2のレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって絶縁性膜材料のエッチングを
行い下層配線を形成し、この下層配線上に絶縁性膜と上
層配線とを形成することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. After etching the lower layer wiring material by a dry etching method or a wet etching method using the first resist as an etching mask, the first resist is peeled off and the same material as the lower layer wiring material is formed on the lower layer wiring material pattern. A film of an insulating film material is formed, a pattern of a second resist having a pattern size larger than that of the first resist is formed on the insulating film material, and dry etching is performed using the second resist as an etching mask. Method or wet etching method is used to etch the insulating film material to form the lower layer wiring , And forming an insulating film and an upper wiring on the lower layer wiring.

【0024】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングした後、第1のレジストを剥離し、この下層
配線材料パターン上に下層配線材料と同じ材料である絶
縁性膜材料を膜形成し、同じ絶縁性膜材料上に第1のレ
ジストよりもパターン寸法の小さい第2のレジストのパ
ターンを形成し、さらにこの第2のレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって絶縁性膜材料のエッチングを
行い下層配線を形成し、この下層配線上に絶縁性膜と上
層配線とを形成することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. After etching the lower layer wiring material by a dry etching method or a wet etching method using the first resist as an etching mask, the first resist is peeled off and the same material as the lower layer wiring material is formed on the lower layer wiring material pattern. A film of an insulating film material is formed, a pattern of a second resist having a pattern size smaller than that of the first resist is formed on the same insulating film material, and dry etching is performed by using this second resist as an etching mask. Method or wet etching method is used to etch the insulating film material to form the lower layer wiring , And forming an insulating film and an upper wiring on the lower layer wiring.

【0025】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングした後、第1のレジストを剥離し、この下層
配線材料パターン上に下層配線材料とは異なる材料であ
る絶縁性膜材料を膜形成し、この絶縁性膜材料上に第1
のレジストよりもパターン寸法の大きい第2のレジスト
のパターンを形成し、さらにこの第2のレジストをエッ
チングマスクとして使用してドライエッチング法もしく
はウェットエッチング法によって絶縁性膜材料のエッチ
ングを行い下層配線を形成し、この下層配線上に絶縁性
膜と上層配線とを形成することを特徴とする。
Further, in another method for manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on this lower layer wiring material by photolithography. After etching the lower layer wiring material by a dry etching method or a wet etching method using the first resist as an etching mask, the first resist is peeled off, and a material different from the lower layer wiring material is formed on the lower layer wiring material pattern. A film of an insulating film material is formed, and a first film is formed on the insulating film material.
Forming a second resist pattern having a pattern size larger than that of the above resist, and using the second resist as an etching mask to etch the insulating film material by a dry etching method or a wet etching method to form a lower layer wiring. It is characterized in that an insulating film and an upper layer wiring are formed on the lower layer wiring.

【0026】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして、ドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングした後、第1のレジストを剥離し、この下層配線
材料パターン上に下層配線材料とは異なる材料である絶
縁性膜材料を膜形成し、この絶縁性膜材料上に第1のレ
ジストよりもパターン寸法の小さい第2のレジストのパ
ターンを形成し、さらにこの第2のレジストをエッチン
グマスクとしてドライエッチング法もしくはウェットエ
ッチング法によって絶縁性膜材料のエッチングを行い下
層配線を形成し、この下層配線上に絶縁性膜と上層配線
とを形成することを特徴とする。
Further, in another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. After etching the lower layer wiring material by a dry etching method or a wet etching method using the first resist as an etching mask, the first resist is peeled off, and a material different from the lower layer wiring material is formed on the lower layer wiring material pattern. A film of an insulating film material is formed, a pattern of a second resist having a pattern size smaller than that of the first resist is formed on the insulating film material, and a dry etching method is performed using the second resist as an etching mask. The insulating film material is etched by the wet etching method to form the lower layer wiring. On the lower layer wiring and forming an insulating film and the upper wiring.

【0027】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして、ドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングした後、この下層配線材料パターン上に下層配線
材料と同じ材料である絶縁性膜材料を膜形成した後、第
1のレジストとともにレジスト上の絶縁性膜材料を剥離
し、この下層配線材料および絶縁性膜材料上に第1のレ
ジストよりもパターン寸法の大きい第2のレジストのパ
ターンを形成し、さらにこの第2のレジストをエッチン
グマスクとしてドライエッチング法もしくはウェットエ
ッチング法によって絶縁性膜材料のエッチングを行い下
層配線を形成し、この下層配線上に絶縁性膜と上層配線
とを形成することを特徴とする。
Further, in another method for manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on the lower layer wiring material by photolithography. After the lower layer wiring material is etched by the dry etching method or the wet etching method using the first resist as an etching mask, an insulating film material which is the same material as the lower layer wiring material is formed on the lower layer wiring material pattern. The insulating film material on the resist is peeled off together with the first resist, and a pattern of the second resist having a pattern size larger than that of the first resist is formed on the lower layer wiring material and the insulating film material. By the dry etching method or the wet etching method using the second resist as an etching mask Forming a lower wiring by etching of the edge membrane material, and forming an insulating film and an upper wiring on the lower layer wiring.

【0028】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして、ドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングした後、この下層配線材料パターン上に下層配線
材料とは異なる材料である絶縁性膜材料を膜形成した
後、第1のレジストとともにレジスト上の絶縁性膜材料
を剥離し、この下層配線材料および絶縁性膜材料上に第
1のレジストよりもパターン寸法の大きい第2のレジス
トのパターンを形成し、さらにこの第2のレジストをエ
ッチングマスクとしてドライエッチング法もしくはウェ
ットエッチング法によって絶縁性膜材料のエッチングを
行い下層配線を形成し、この下層配線上に絶縁性膜と上
層配線とを形成することを特徴とする。
Furthermore, in another method for manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed into a film on a glass substrate, and a first resist pattern is formed on this lower layer wiring material by photolithography. After etching the lower layer wiring material by a dry etching method or a wet etching method using the first resist as an etching mask, an insulating film material which is a material different from the lower layer wiring material is formed on the lower layer wiring material pattern. After that, the insulating film material on the resist is peeled off together with the first resist, and a pattern of the second resist having a pattern size larger than that of the first resist is formed on the lower layer wiring material and the insulating film material. This second resist is used as an etching mask by a dry etching method or a wet etching method. Te to form a lower layer wiring by etching of the insulating film material, and forming an insulating film and an upper wiring on the lower layer wiring.

【0029】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとして用いてドライエッチング法もしくはウェット
エッチング法によって厚さ方向の途中まで下層配線材料
をエッチングした後、レジストを剥離し、陽極酸化法に
より絶縁性膜を形成すると同時に下層配線のパターニン
グを行い、この上に上層配線を形成することを特徴とす
る。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on the lower wiring material by photolithography, and the lower wiring material is etched halfway in the thickness direction by dry etching or wet etching using this resist as an etching mask, and then the resist is peeled off. The method is characterized in that the lower layer wiring is patterned at the same time when the insulating film is formed by the anodic oxidation method, and the upper layer wiring is formed thereon.

【0030】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって下層配線材料をエッチングした後、レジ
ストを剥離し、この下層配線材料パターン上に、下層配
線材料と同じ材料の絶縁性膜材料を膜形成し、さらに、
陽極酸化法により絶縁性膜を形成した後、この上に上層
配線を形成することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist as an etching mask, and then the resist is peeled off to form a resist pattern on this lower layer wiring material pattern. , Forming an insulating film material of the same material as the lower layer wiring material,
After the insulating film is formed by the anodic oxidation method, the upper wiring is formed on the insulating film.

【0031】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって下層配線材料をエッチングした後、レジ
ストを剥離し、この下層配線材料パターン上に、下層配
線材料と異なる材料の絶縁性膜材料を膜形成し、さら
に、陽極酸化法により絶縁性膜を形成した後、この上に
上層配線を形成することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist as an etching mask, and then the resist is peeled off to form a resist pattern on this lower layer wiring material pattern. The method is characterized in that an insulating film material different from the lower layer wiring material is formed into a film, an insulating film is further formed by an anodic oxidation method, and then an upper layer wiring is formed thereon.

【0032】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとして使用してドライエッチング法もしくはウェッ
トエッチング法により下層配線材料をエッチングし、こ
の下層配線材料パターン上に、下層配線材料と同じ材料
の絶縁性膜材料を膜形成した後、レジストとともにレジ
スト上の絶縁性膜材料を剥離し、さらに陽極酸化法によ
って絶縁性膜を形成した後、この上に上層配線を形成す
ることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of the same material as the material, peeling off the insulating film material on the resist together with the resist, forming an insulating film by the anodic oxidation method, and then forming the upper layer wiring on this Is characterized by.

【0033】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって下層配線材料をエッチングし、この下層
配線材料パターン上に、下層配線材料と異なる材料の絶
縁性膜材料を膜形成した後、レジストとともに絶縁性膜
材料を剥離し、さらに、陽極酸化法により絶縁性膜を形
成した後、この上に上層配線を形成することを特徴とす
る。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist as an etching mask, and different from the lower layer wiring material on this lower layer wiring material pattern. After the insulating film material of the material is formed, the insulating film material is peeled off together with the resist, the insulating film is formed by the anodic oxidation method, and then the upper wiring is formed thereon.

【0034】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとして使用してドライエッチング法もしくはウェッ
トエッチング法によって厚さ方向の途中まで下層配線材
料をエッチングした後、レジストを剥離し、陽極酸化法
により絶縁性膜と未陽極酸化部とを形成し、この上に上
層配線を形成し、この上層配線パターンをエッチングマ
スクとして使用して絶縁性膜と未陽極酸化部とをエッチ
ングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, and this resist is used as an etching mask to etch the lower layer wiring material halfway in the thickness direction by a dry etching method or a wet etching method, and then the resist is peeled off. Then, an insulating film and a non-anodized portion are formed by an anodic oxidation method, an upper layer wiring is formed on this, and the insulating film and the non-anodized portion are etched using this upper layer wiring pattern as an etching mask. It is characterized by doing.

【0035】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって厚さ方向の途中まで下層配線材料をエッ
チングした後、レジストを剥離し、陽極酸化法により絶
縁性膜と未陽極酸化部とを形成し、この上に上層配線パ
ターンを形成し、さらに、この上層配線パターン上に上
層配線パターンよりも大きなレジストパターンを形成
し、このレジストパターンをエッチングマスクとして絶
縁性膜と未陽極酸化部とをエッチングすることを特徴と
する。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method using the resist as an etching mask. An insulating film and a non-anodized portion are formed by an oxidation method, an upper layer wiring pattern is formed thereon, and a resist pattern larger than the upper layer wiring pattern is formed on the upper layer wiring pattern. It is characterized in that the insulating film and the unanodized portion are etched as an etching mask.

【0036】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストをエッチングマ
スクとしてドライエッチング法もしくはウェットエッチ
ング法によって厚さ方向の途中まで下層配線材料をエッ
チングした後、レジストを剥離し、陽極酸化法により絶
縁性膜と未陽極酸化部とを形成し、この上に上層配線を
形成し、この上層配線パターン上にさらに保護膜をパタ
ーン形成し、この保護膜パターンをエッチングマスクと
して絶縁性膜と未陽極酸化部とをエッチングすることを
特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method using the resist as an etching mask. An insulating film and a non-anodized portion are formed by an oxidation method, an upper layer wiring is formed thereon, a protective film is further formed on the upper layer wiring pattern, and the insulating film is used as an etching mask. And etching the non-anodized portion.

【0037】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法により第
1のレジストパターンを形成し、この第1のレジストを
エッチングマスクとしてドライエッチング法もしくはウ
ェットエッチング法によって厚さ方向の途中まで下層配
線材料をエッチングした後、第1のレジストを剥離し、
陽極酸化法により絶縁性膜と未陽極酸化部とを形成し、
さらにこの下層配線材料パターン上に第1のレジストよ
りもパターン寸法の大きい第2のレジストパターンを形
成し、さらにこの第2のレジストをエッチングマスクと
してドライエッチング法もしくはウェットエッチング法
によって絶縁性膜と未陽極酸化部のエッチングを行っ
て、この上に上層配線を形成することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A first resist pattern is formed on this lower layer wiring material by a photolithography method, and the lower layer wiring material is etched halfway in the thickness direction by a dry etching method or a wet etching method using this first resist as an etching mask. Peel off the first resist,
An insulating film and an unanodized portion are formed by an anodizing method,
Further, a second resist pattern having a pattern size larger than that of the first resist is formed on the lower layer wiring material pattern, and the insulating film is not formed on the insulating film by a dry etching method or a wet etching method using the second resist as an etching mask. It is characterized in that the anodized portion is etched to form an upper layer wiring thereon.

【0038】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法により第
1のレジストパターンを形成し、この第1のレジストを
エッチングマスクとしてドライエッチング法もしくはウ
ェットエッチング法によって下層配線材料をエッチング
し、第1のレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と同じ材料の絶縁性膜材料を
膜形成し、さらに、陽極酸化法により絶縁性膜と未陽極
酸化部とを形成した後、さらにこの下層配線材料パター
ン上に第1のレジストよりもパターン寸法の大きい第2
のレジストパターンを形成し、さらにこの第2のレジス
トをエッチングマスクとしてドライエッチング法もしく
はウェットエッチング法によって絶縁性膜と未陽極酸化
部のエッチングを行って、この上に上層配線を形成する
ことを特徴とする。
Further, in another method for manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A first resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring material is etched by the dry etching method or the wet etching method using the first resist as an etching mask to peel off the first resist. After that, an insulating film material of the same material as the lower layer wiring material is formed on the lower layer wiring material pattern, and an insulating film and a non-anodized portion are further formed by an anodic oxidation method. The second pattern having a larger pattern size than the first resist on the material pattern
Is formed, and the insulating film and the non-anodized portion are etched by the dry etching method or the wet etching method using the second resist as an etching mask, and the upper wiring is formed thereon. And

【0039】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法により第
1のレジストパターンを形成し、この第1のレジストを
エッチングマスクとしてドライエッチング法もしくはウ
ェットエッチング法によって下層配線材料をエッチング
し、第1のレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料とは異なる材料の絶縁性膜材
料を膜形成し、さらに、陽極酸化法により絶縁性膜を形
成した後、さらにこの下層配線材料パターン上に第1の
レジストよりもパターン寸法の大きい第2のレジストパ
ターンを形成し、さらにこの第2のレジストをエッチン
グマスクとしてドライエッチング法もしくはウェットエ
ッチング法によって絶縁性膜のエッチングを行って、こ
の上に上層配線を形成することを特徴とする。
Furthermore, another method of manufacturing a liquid crystal display device of the present invention is to form a lower layer wiring material on a glass substrate,
A first resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring material is etched by the dry etching method or the wet etching method using the first resist as an etching mask to peel off the first resist. After that, an insulating film material of a material different from that of the lower layer wiring material is formed on the lower layer wiring material pattern, and an insulating film is further formed by an anodic oxidation method. A second resist pattern having a pattern size larger than that of the first resist is formed, and the insulating film is further etched by the dry etching method or the wet etching method using the second resist as an etching mask, and the upper layer wiring is formed thereon. Is formed.

【0040】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法により第
1のレジストパターンを形成し、この第1のレジストを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と同じ材料の絶縁性膜材料を膜形成した後、第1のレジ
ストとともにレジスト上の絶縁性膜材料を剥離し、さら
に、陽極酸化法により絶縁性膜と未陽極酸化部とを形成
した後、さらにこの下層配線材料パターン上に第1のレ
ジストよりもパターン寸法の大きい第2のレジストパタ
ーンを形成し、さらにこの第2のレジストをエッチング
マスクとして用いてドライエッチング法もしくはウェッ
トエッチング法によって絶縁性膜と未陽極酸化部のエッ
チングを行って、この上に上層配線を形成することを特
徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A first resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring material is etched by a dry etching method or a wet etching method using the first resist as an etching mask. After forming an insulating film material of the same material as the lower layer wiring material on the upper side, the insulating film material on the resist is peeled off together with the first resist, and further, the insulating film and the unanodized portion are formed by the anodic oxidation method. Then, a second resist pattern having a pattern size larger than that of the first resist is formed on the lower layer wiring material pattern, and the second resist pattern is used as an etching mask to perform dry etching or wet etching. By etching the insulating film and unanodized part by And forming an upper wiring on the.

【0041】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法により第
1のレジストパターンを形成し、この第1のレジストを
エッチングマスクとしてドライエッチング法もしくはウ
ェットエッチング法によって下層配線材料をエッチング
し、この下層配線材料パターン上に、下層配線材料とは
異なる材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、さらに、陽
極酸化法により絶縁性膜を形成した後、さらにこの下層
配線材料パターン上に第1のレジストよりもパターン寸
法の大きい第2のレジストパターンを形成し、さらにこ
の第2のレジストをエッチングマスクとしてドライエッ
チング法もしくはウェットエッチング法によって絶縁性
膜のエッチングを行って、この上に上層配線を形成する
ことを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A first resist pattern is formed on the lower layer wiring material by a photolithography method, the lower layer wiring material is etched by the dry etching method or the wet etching method using the first resist as an etching mask, and the first resist pattern is formed on the lower layer wiring material pattern. After forming an insulating film material of a material different from the lower layer wiring material, peeling off the insulating film material on the resist together with the resist, and further forming an insulating film by the anodic oxidation method, further lower layer wiring A second resist pattern having a pattern size larger than that of the first resist is formed on the material pattern, and the insulating film is etched by the dry etching method or the wet etching method using the second resist as an etching mask. Characterized by forming an upper layer wiring on this

【0042】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と同じ材料の絶縁性膜材料を
膜形成し、さらに、陽極酸化法により絶縁性膜と未陽極
酸化部とを形成した後、さらにこの下層配線材料パター
ン上に、上層配線パターンを形成し、この上層配線パタ
ーンをエッチングマスクとして絶縁性膜と未陽極酸化部
とをエッチングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring On the material pattern, an insulating film material of the same material as the lower layer wiring material is formed into a film, and further, after forming an insulating film and a non-anodized portion by an anodic oxidation method, further on this lower layer wiring material pattern, It is characterized in that an upper layer wiring pattern is formed, and the insulating film and the non-anodized portion are etched using the upper layer wiring pattern as an etching mask.

【0043】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と同じ材料の絶縁性膜材料を
膜形成し、さらに、陽極酸化法により絶縁性膜と未陽極
酸化部とを形成した後、さらにこの下層配線材料パター
ン上に、上層配線パターンを形成し、さらに、この上層
配線パターン上に上層配線パターンよりも大きなレジス
トパターンを形成し、このレジストパターンをエッチン
グマスクとして絶縁性膜と未陽極酸化部とをエッチング
マスクとして絶縁性膜と未陽極酸化部とをエッチングす
ることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring On the material pattern, an insulating film material of the same material as the lower layer wiring material is formed into a film, and further, after forming an insulating film and a non-anodized portion by an anodic oxidation method, further on this lower layer wiring material pattern, An upper layer wiring pattern is formed, and a resist pattern larger than the upper layer wiring pattern is formed on the upper layer wiring pattern. The insulating film and the unanodized portion are used as etching masks to form an insulating film. And an unanodized portion are etched. .

【0044】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と同じ材料の絶縁性膜材料を
膜形成し、さらに、陽極酸化法により絶縁性膜と未陽極
酸化部とを形成した後、さらにこの下層配線材料パター
ン上に上層配線パターンを形成し、この上層配線パター
ン上にさらに保護膜をパターン形成し、この保護膜パタ
ーンをエッチングマスクとして使用して絶縁性膜と未陽
極酸化部とをエッチングマスクとして絶縁性膜と未陽極
酸化部とをエッチングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring After forming an insulating film material of the same material as the lower layer wiring material on the material pattern and further forming an insulating film and a non-anodized portion by an anodic oxidation method, an upper layer is further formed on this lower layer wiring material pattern. A wiring pattern is formed, a protective film is further formed on the upper wiring pattern, and the insulating film and the non-anodized portion are used as an etching mask by using the protective film pattern as an etching mask. It is characterized in that the oxidized portion is etched.

【0045】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と異なる材料の絶縁性膜材料
を膜形成し、さらに、陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に、上層配線パターンを形成し、この上層配線パ
ターンをエッチングマスクとして絶縁性膜と未陽極酸化
部とをエッチングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring On the material pattern, an insulating film material of a material different from the lower layer wiring material is formed into a film, and further, after forming an insulating film and an unanodized portion by an anodic oxidation method, further on this lower layer wiring material pattern, It is characterized in that an upper layer wiring pattern is formed, and the insulating film and the non-anodized portion are etched using the upper layer wiring pattern as an etching mask.

【0046】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と異なる材料の絶縁性膜材料
を膜形成し、さらに、陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に、上層配線パターンを形成し、さらに、この上
層配線パターン上に上層配線パターンよりも大きなレジ
ストパターンを形成し、このレジストパターンをエッチ
ングマスクとして絶縁性膜と未陽極酸化部とをエッチン
グマスクとして絶縁性膜と未陽極酸化部とをエッチング
することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring On the material pattern, an insulating film material of a material different from the lower layer wiring material is formed into a film, and further, after forming an insulating film and an unanodized portion by an anodic oxidation method, further on this lower layer wiring material pattern, An upper layer wiring pattern is formed, and a resist pattern larger than the upper layer wiring pattern is formed on the upper layer wiring pattern. The insulating film and the unanodized portion are used as etching masks to form an insulating film. And etching the unanodized part That.

【0047】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、このレジストを剥離した後、この下層配線材料パ
ターン上に、下層配線材料と異なる材料の絶縁性膜材料
を膜形成し、さらに、陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に、上層配線パターンを形成し、この上層配線パ
ターン上にさらに保護膜をパターン形成し、この保護膜
パターンをエッチングマスクとして絶縁性膜と未陽極酸
化部とをエッチングマスクとして絶縁性膜と未陽極酸化
部とをエッチングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and after this resist is peeled off, this lower layer wiring On the material pattern, an insulating film material of a material different from the lower layer wiring material is formed into a film, and further, after forming an insulating film and an unanodized portion by an anodic oxidation method, further on this lower layer wiring material pattern, An upper layer wiring pattern is formed, a protective film is further formed on the upper layer wiring pattern, and the insulating film and the unanodized portion are used as an etching mask with the protective film pattern as an etching mask. And are etched.

【0048】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、この下層配線材料パターン上に、下層配線材料と
同じ材料の絶縁性膜材料を膜形成した後、レジストとと
もにレジスト上の絶縁性膜材料を剥離し、陽極酸化法に
より絶縁性膜と未陽極酸化部とを形成した後、さらにこ
の下層配線材料パターン上に、上層配線パターンを形成
し、この上層配線パターンをエッチングマスクとして使
用して絶縁性膜と未陽極酸化部とをエッチングすること
を特徴とする。
Further, in another method for manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of the same material as the material, the insulating film material on the resist is peeled off together with the resist, and the insulating film and the non-anodized portion are formed by the anodic oxidation method, and then this lower layer wiring An upper layer wiring pattern is formed on the material pattern, and the insulating film and the unanodized portion are etched using the upper layer wiring pattern as an etching mask.

【0049】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、この下層配線材料パターン上に、下層配線材料と
同じ材料の絶縁性膜材料を膜形成した後、レジストとと
もにレジスト上の絶縁性膜材料を剥離し、陽極酸化法に
より絶縁性膜と未陽極酸化部とを形成した後、さらにこ
の下層配線材料パターン上に、上層配線パターンを形成
し、さらに、この上層配線パターン上に上層配線パター
ンよりも大きなレジストパターンを形成し、このレジス
トパターンをエッチングマスクとして絶縁性膜と未陽極
酸化部とをエッチングマスクとして使用して絶縁性膜と
未陽極酸化部とをエッチングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of the same material as the material, the insulating film material on the resist is peeled off together with the resist, and the insulating film and the non-anodized portion are formed by the anodic oxidation method, and then this lower layer wiring An upper layer wiring pattern is formed on the material pattern, and a resist pattern larger than the upper layer wiring pattern is formed on this upper layer wiring pattern, and the insulating film and the unanodized portion are etched using this resist pattern as an etching mask. Using the insulating film and the unanodized part as a mask Characterized by etching.

【0050】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、この下層配線材料パターン上に、下層配線材料と
同じ材料の絶縁性膜材料を膜形成した後、レジストとと
もにレジスト上の絶縁性膜材料を剥離し、さらに、陽極
酸化法により絶縁性膜と未陽極酸化部とを形成した後、
さらにこの下層配線材料パターン上に、上層配線パター
ンを形成し、この上層配線パターン上にさらに保護膜を
パターン形成し、この保護膜パターンをエッチングマス
クとして使用して絶縁性膜と未陽極酸化部とをエッチン
グマスクとして絶縁性膜と未陽極酸化部とをエッチング
することを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of the same material as the material, peeling off the insulating film material on the resist together with the resist, further, after forming an insulating film and an unanodized portion by an anodic oxidation method,
Further, an upper layer wiring pattern is formed on the lower layer wiring material pattern, a protective film is further formed on the upper layer wiring pattern, and the insulating film and the unanodized portion are formed using the protective film pattern as an etching mask. Is used as an etching mask to etch the insulating film and the non-anodized portion.

【0051】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、この下層配線材料パターン上に、下層配線材料と
異なる材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、さらに、陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に、上層配線パ
ターンを形成し、この上層配線パターンをエッチングマ
スクとして使用して絶縁性膜と未陽極酸化部とをエッチ
ングすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of a material different from the material, the insulating film material on the resist is peeled off together with the resist, and the insulating film and the non-anodized portion are further formed by the anodic oxidation method. An upper layer wiring pattern is formed on the lower layer wiring material pattern, and the insulating film and the unanodized portion are etched using the upper layer wiring pattern as an etching mask.

【0052】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして用いてドライエッチング法もしくは
ウェットエッチング法によって下層配線材料をエッチン
グし、この下層配線材料パターン上に、下層配線材料と
異なる材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、さらに、陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に、上層配線パ
ターンを形成し、さらに、この上層配線パターン上に上
層配線パターンよりも大きなレジストパターンを形成
し、このレジストパターンをエッチングマスクとして使
用して絶縁性膜と未陽極酸化部とをエッチングマスクと
して絶縁性膜と未陽極酸化部とをエッチングすることを
特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer wiring is formed on this lower layer wiring material pattern. After forming an insulating film material of a material different from the material, the insulating film material on the resist is peeled off together with the resist, and the insulating film and the non-anodized portion are further formed by the anodic oxidation method. An upper layer wiring pattern is formed on the lower layer wiring material pattern, and a resist pattern larger than the upper layer wiring pattern is further formed on this upper layer wiring pattern. Using this resist pattern as an etching mask, an insulating film and a non-anodic layer are formed. Insulating film and non-anode using the oxidized part as an etching mask Characterized by etching the unit.

【0053】さらに、もう1つの本発明の液晶表示装置
の製造方法は、ガラス基板上に下層配線材料を形成し、
この下層配線材料上にフォトリソグラフィー法によりレ
ジストパターンを形成し、このレジストパターンをエッ
チングマスクとして使用してドライエッチング法もしく
はウェットエッチング法によって下層配線材料をエッチ
ングし、この下層配線材料パターン上に、下層配線材料
と異なる材料の絶縁性膜材料を膜形成した後、レジスト
とともにレジスト上の絶縁性膜材料を剥離し、さらに、
陽極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に、上層配線パ
ターンを形成し、この上層配線パターン上にさらに保護
膜をパターン形成し、この保護膜パターンをエッチング
マスクとして絶縁性膜と未陽極酸化部とをエッチングマ
スクとして用いて絶縁性膜と未陽極酸化部とをエッチン
グすることを特徴とする。
Further, according to another method of manufacturing a liquid crystal display device of the present invention, a lower layer wiring material is formed on a glass substrate,
A resist pattern is formed on this lower layer wiring material by a photolithography method, the lower layer wiring material is etched by a dry etching method or a wet etching method using this resist pattern as an etching mask, and a lower layer is formed on this lower layer wiring material pattern. After forming an insulating film material of a material different from the wiring material, the insulating film material on the resist is peeled off together with the resist, and further,
After forming an insulating film and a non-anodized portion by an anodic oxidation method, an upper layer wiring pattern is further formed on this lower layer wiring material pattern, and a protective film is further formed on this upper layer wiring pattern to protect this layer. The insulating film and the non-anodized portion are etched using the insulating film and the non-anodized portion as an etching mask using the film pattern as an etching mask.

【0054】[0054]

【作用】本発明の液晶表示装置の構造とその製造方法と
においては、上層配線を形成するための下地は、アクテ
ィブ素子領域近傍においては、すべてが陽極酸化法によ
り形成された絶縁性膜である。
In the structure of the liquid crystal display device of the present invention and the method of manufacturing the same, the base for forming the upper layer wiring is an insulating film formed by the anodic oxidation method in the vicinity of the active element region. .

【0055】このことによって、上層配線が一度にオー
バーラップする段差寸法を減らすことができる。このた
め従来技術に比らべて、オーバーラップする領域での上
層配線材料の結晶性の乱れを減少させることができる。
As a result, it is possible to reduce the step size in which the upper layer wirings are overlapped at one time. Therefore, as compared with the prior art, it is possible to reduce the disorder of the crystallinity of the upper layer wiring material in the overlapping region.

【0056】さらに、上層配線を形成する被膜は、アク
ティブ素子部でも素子周辺部でも下地が同じであるので
アクティブ素子近傍では膜質に差が生じない。またさら
に、陽極酸化法で形成された絶縁性膜は、スパッタリン
グ法や化学気相成長法で形成された絶縁性膜に比らべて
緻密でピンホールが発生せず、上層配線と下層配線が接
続してしまうショート欠陥が生じないという利点があ
る。
Further, since the film forming the upper layer wiring has the same base in both the active element portion and the element peripheral portion, there is no difference in film quality in the vicinity of the active element. Furthermore, the insulating film formed by the anodic oxidation method is denser and does not generate pinholes than the insulating film formed by the sputtering method or the chemical vapor deposition method. There is an advantage that short-circuit defects that result in connection do not occur.

【0057】これによって、上層配線がオーバーラップ
しやすくなり、さらにアクティブ素子近傍での膜質の違
いも生じないので、段差部での断線による画素欠陥を減
少させることができる。
As a result, the upper layer wirings are likely to overlap with each other, and there is no difference in film quality in the vicinity of the active element, so that pixel defects due to disconnection at the step portion can be reduced.

【0058】[0058]

【実施例】以下、本発明による実施例における液晶表示
装置のスイッチング素子の構造とその製造方法とを図面
を基に説明する。まずはじめに本発明の実施例における
液晶表示装置に用いるスイッチング素子の構造を、図1
と図7の断面図を使用して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a switching element of a liquid crystal display device according to an embodiment of the present invention and its manufacturing method will be described below with reference to the drawings. First, the structure of a switching element used in a liquid crystal display device according to an embodiment of the present invention is shown in FIG.
And the cross-sectional view of FIG.

【0059】図7に示すように、断面構造に段差を有す
る下層配線2上に陽極酸化法によって絶縁性膜3をもう
け、その絶縁性膜3上に上層配線4を形成した薄膜ダイ
オード(TFD)素子とする。
As shown in FIG. 7, a thin film diode (TFD) in which an insulating film 3 is formed on the lower wiring 2 having a step in the sectional structure by an anodic oxidation method, and an upper wiring 4 is formed on the insulating film 3. As an element.

【0060】図1と図7に示すように、段差部でのオー
バーラップが容易になるように、下層配線2や、下層配
線2と絶縁性膜3との断面形状は、段差をもつ構成とな
っている。
As shown in FIGS. 1 and 7, the cross-sectional shape of the lower layer wiring 2 and the lower layer wiring 2 and the insulating film 3 has a stepped structure so that the overlap at the stepped portion is facilitated. Has become.

【0061】この段差を設けることによって、上層配線
4のオーバーラップが2回に分割されて、1回のオーバ
ーラップによる負荷が減り、段差部での断線を減少させ
ることができる。
By providing this step, the overlap of the upper layer wiring 4 is divided into two, the load due to one overlap is reduced, and the disconnection at the step can be reduced.

【0062】なお図1では下層配線2の断面形状の段差
を2段にする例を示したが、図4に示すように、下層配
線2の断面を3段異常の段差を設ける形状にしてもよ
い。
Although FIG. 1 shows an example in which the step difference in the cross-sectional shape of the lower layer wiring 2 is two steps, as shown in FIG. Good.

【0063】なお図4に示す下層配線2を用いてTFD
素子を形成すると、図10に示すような構造になる。
The TFD is formed by using the lower wiring 2 shown in FIG.
When the element is formed, the structure shown in FIG. 10 is obtained.

【0064】またさらに、図5に示すように、下層配線
2の断面形状としてテーパー形状にしてもよい。
Furthermore, as shown in FIG. 5, the cross-sectional shape of the lower layer wiring 2 may be tapered.

【0065】図5に示す下層配線2を用いてTFDを形
成すると、図11の断面図に示すような構造になる。
When the TFD is formed using the lower layer wiring 2 shown in FIG. 5, the structure shown in the sectional view of FIG. 11 is obtained.

【0066】さらに、図6に示すように下層配線2の断
面形状として、ガラス基板1に近い領域を非常に小さい
テーパー角度になるようにし、そのガラス基板1近傍の
テーパー領域の上面の領域を、このテーパー角度よりも
大きなテーパー角をもつ形状にしてもよい。
Further, as shown in FIG. 6, the cross-sectional shape of the lower layer wiring 2 is such that a region near the glass substrate 1 has a very small taper angle, and the region of the upper surface of the tapered region near the glass substrate 1 is The shape may have a taper angle larger than this taper angle.

【0067】この図6に示すような下層配線2の断面形
状を採用することによって、下層配線2を形成し、さら
に絶縁性膜3と上層配線4とを形成し、図12に示すよ
うなTFD素子を形成すれば、パターン精度が悪くする
ことなく、上層配線4は下層配線2のテーパー角をほぼ
保存することができる。
By adopting the sectional shape of the lower layer wiring 2 as shown in FIG. 6, the lower layer wiring 2 is formed, and further the insulating film 3 and the upper layer wiring 4 are formed, and the TFD as shown in FIG. 12 is formed. When the element is formed, the upper layer wiring 4 can substantially preserve the taper angle of the lower layer wiring 2 without deteriorating the pattern accuracy.

【0068】つぎに、以上説明した液晶表示装置のスイ
ッチング素子の構造を形成するための製造方法を説明す
る。なお以下の実施例に説明では、下層配線2にタンタ
ルを用い、上層配線4に酸化インジウムスズ(ITO)
を、それぞれ使用する場合を例にして説明する。
Next, a manufacturing method for forming the structure of the switching element of the liquid crystal display device described above will be described. In the following description of the embodiments, tantalum is used for the lower wiring 2 and indium tin oxide (ITO) is used for the upper wiring 4.
Will be described as an example.

【0069】まずはじめに図13に示すように、ガラス
基板1上に、下層配線2材料としてスパッタリング法に
よって、50nm〜500nmの膜厚のタンタルを膜形
成する。つぎに、この下層配線2材料であるタンタル上
にフォトリソグラフィー法により、下層配線2パターン
と同じレジスト6のパターンを形成する。
First, as shown in FIG. 13, tantalum having a film thickness of 50 nm to 500 nm is formed on the glass substrate 1 as a material of the lower layer wiring 2 by a sputtering method. Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0070】タンタル膜の膜形成は、スパッタリング装
置内に100sccmの流量のアルゴンガスを導入し、
全体の圧力を5mTorrとして、これに1KW〜3K
Wの高周波(RF)電力(発信周波数として13.56
MHz)を印加して生成したプラズマでターゲット材で
あるタンタルにスパッタをおこし、このはじき出された
タンタルをガラス基板1上に堆積させることにより行
う。
To form the tantalum film, argon gas having a flow rate of 100 sccm was introduced into the sputtering apparatus,
The total pressure is 5mTorr, and 1KW to 3K
Radio frequency (RF) power of W (13.56 as the transmission frequency
MHz) to generate tantalum, which is a target material, is sputtered, and the tantalum thus ejected is deposited on the glass substrate 1.

【0071】つぎに図14に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行う。
Then, as shown in FIG. 14, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed using the patterned resist 6 as an etching mask.

【0072】タンタルのドライエッチングは、ドライエ
ッチング装置内に100sccm〜500sccmの流
量で六フッ化イオウ(SF6)を導入し、これに0sc
cm〜100sccmの流量の酸素を加えて、全体の圧
力を50mTorr〜200mToorとして、これに
100W〜1000Wで発振周波数として13.56M
Hzの高周波(RF)電力を印加して生成したプラズマ
によって行う。
For dry etching of tantalum, sulfur hexafluoride (SF6) was introduced into the dry etching apparatus at a flow rate of 100 sccm to 500 sccm, and 0 sc
cm to 100 sccm of oxygen is added, the total pressure is set to 50 mTorr to 200 mToor, and the oscillation frequency is 13.56 M at 100 W to 1000 W.
It is performed by plasma generated by applying radio frequency (RF) power of Hz.

【0073】また、タンタルのエッチング処理をウェッ
トエッチングで行う場合には、硝酸とフッ化アンモニウ
ムとフッ酸と水の比が、それぞれ5:2:1:3となる
ように混合した溶液を用いて行う。
When the tantalum etching treatment is performed by wet etching, a mixed solution is used so that the ratio of nitric acid, ammonium fluoride, hydrofluoric acid and water is 5: 2: 1: 3. To do.

【0074】つぎに図15に示すように、下層配線2上
のレジスト6のアッシング処理を行い、レジスト6のパ
ターン寸法を小さくする。
Next, as shown in FIG. 15, the resist 6 on the lower layer wiring 2 is subjected to an ashing process to reduce the pattern size of the resist 6.

【0075】このアッシング処理は、ドライエッチング
装置内に100sccm〜1000sccmの流量の酸
素を導入し、さらにこれに0sccm〜100sccm
の六フッ化イオウを加え、全体圧力を100mTorr
〜300mTorrとして、これに100W〜500W
で発振周波数として13.56MHzの高周波電力を印
加して生成したプラズマによって行う。
In this ashing process, oxygen at a flow rate of 100 sccm to 1000 sccm is introduced into the dry etching apparatus, and further 0 sccm to 100 sccm is introduced into the oxygen.
Sulfur hexafluoride is added and the total pressure is 100 mTorr
~ 300mTorr, 100W ~ 500W for this
The plasma is generated by applying high frequency power of 13.56 MHz as the oscillation frequency.

【0076】このとき、六フッ化イオウの導入量によっ
て下層配線2材料のエッチングも若干進めて、アッシン
グ処理によってレジスト6の被覆していない領域である
下層配線2材料が露出した領域をテーパー形状にするこ
ともできる。
At this time, the etching of the lower layer wiring 2 material is also slightly advanced depending on the amount of sulfur hexafluoride introduced, and the area where the lower layer wiring 2 material is exposed, which is the area not covered with the resist 6 by the ashing process, is tapered. You can also do it.

【0077】つぎに、図16に示すようにパターン寸法
を小さくしたレジスト6をエッチングマスクとして使用
して、下層配線2材料であるタンタルのドライエッチン
グ処理もしくはウェットエッチング処理を行い、厚さ方
向の途中までエッチングを進める。
Next, as shown in FIG. 16, a resist 6 having a reduced pattern size is used as an etching mask to perform a dry etching process or a wet etching process of tantalum, which is the material of the lower layer wiring 2, and in the middle of the thickness direction. Etching up to.

【0078】その後、下層配線2上のレジスト6を剥離
することによって、図1に示すような2段階の段差を有
する形状の下層配線2を形成することができる。
After that, the resist 6 on the lower layer wiring 2 is peeled off, whereby the lower layer wiring 2 having a shape having a two-step difference as shown in FIG. 1 can be formed.

【0079】つぎに図7に示すように、陽極酸化法によ
り下層配線2パターン上に絶縁性膜3を形成し、その上
に上層配線4パターンを形成することにより、図7に示
す構造のTFD素子を得ることができる。
Next, as shown in FIG. 7, an insulating film 3 is formed on the lower layer wiring 2 pattern by the anodic oxidation method, and the upper layer wiring 4 pattern is formed on the insulating film 3 to form the TFD having the structure shown in FIG. An element can be obtained.

【0080】この陽極酸化処理は、0.01〜1%のク
エン酸溶液を用い、陰極に白金電極を用いて下層配線2
材料であるタンタルとの間に10V〜100Vの電圧を
印加して行う。
In this anodic oxidation treatment, a 0.01-1% citric acid solution was used, and a platinum electrode was used as the cathode to form the lower wiring 2.
A voltage of 10V to 100V is applied between the material and tantalum.

【0081】さらに別の製造方法として、アッシング工
程とエッチング工程をもう一度行うことによって図4に
しめす、3つの段差を有するエッチング断面形状をもつ
下層配線2が形成できる。
As still another manufacturing method, the lower layer wiring 2 having an etching cross-sectional shape having three steps as shown in FIG. 4 can be formed by performing the ashing step and the etching step again.

【0082】さらにまた、エッチング処理時およびアッ
シング処理時に、レジスト6と下層配線2のタンタルと
のエッチング速度の比をコントロールすることにより、
図5と図6とに示すテーパー形状を有するエッチング断
面形状をもつ下層配線2を形成することができる。
Furthermore, by controlling the etching rate ratio between the resist 6 and the tantalum of the lower layer wiring 2 during the etching process and the ashing process,
It is possible to form the lower layer wiring 2 having the etching sectional shape having the tapered shape shown in FIGS. 5 and 6.

【0083】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0084】まず図13に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
つぎに、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 13, on the glass substrate 1, as the material of the lower layer wiring 2, by the sputtering method,
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0085】つぎに図14に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行う。
Next, as shown in FIG. 14, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed using the patterned resist 6 as an etching mask.

【0086】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0087】つぎに図15に示すように、下層配線2上
のレジスト6を剥離し、下層配線2上に下層配線2より
もパターン寸法の小さいレジスト6を再度フォトリソグ
ラフィー法により形成する。
Next, as shown in FIG. 15, the resist 6 on the lower layer wiring 2 is peeled off, and a resist 6 having a pattern size smaller than that of the lower layer wiring 2 is formed again on the lower layer wiring 2 by the photolithography method.

【0088】つぎに、図16に示すようにパターン寸法
を小さくしたレジスト6をエッチングマスクとして用い
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行い、タンタル
の厚さ方向の途中までエッチングを進める。
Next, as shown in FIG. 16, using the resist 6 having a reduced pattern size as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed to remove tantalum in the thickness direction. Etching proceeds halfway.

【0089】この後、下層配線2上のレジスト6を剥離
することによって、図1に示すような形状の下層配線2
を形成することができる。
After that, the resist 6 on the lower layer wiring 2 is peeled off so that the lower layer wiring 2 having the shape as shown in FIG.
Can be formed.

【0090】さらに、陽極酸化法により下層配線2パタ
ーン上に絶縁性膜3を形成し、その上に上層配線4パタ
ーンを形成することにより、図7に示すような構造のT
FD素子を得ることができる。
Further, an insulating film 3 is formed on the lower layer wiring 2 pattern by the anodic oxidation method, and the upper layer wiring 4 pattern is formed on the insulating film 3 to form a T film having the structure shown in FIG.
An FD element can be obtained.

【0091】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0092】まず図13に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
つぎに、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 13, as a material for the lower layer wiring 2, a glass substrate 1 is formed by a sputtering method.
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0093】つぎに図17に示すように、このパターン
形成したレジスト6をエッチングマスクとして使用し
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行い、下層配線
2材料であるタンタルの厚さ方向の途中までエッチング
を進める。
Next, as shown in FIG. 17, using this patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed to obtain the material of the lower layer wiring 2. Etching proceeds partway in the thickness direction of tantalum.

【0094】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0095】つぎに図18に示すように、下層配線2上
のレジスト6のアッシング処理を行い、レジスト6のパ
ターン寸法を小さくする。
Then, as shown in FIG. 18, the resist 6 on the lower wiring 2 is subjected to an ashing process to reduce the pattern size of the resist 6.

【0096】このレジスト6のパターン寸法を小さくす
るための、アッシング処理は前述の処理条件と同じ処理
方法で行う。
The ashing process for reducing the pattern size of the resist 6 is performed by the same processing method as the above processing conditions.

【0097】つぎに、図16に示すようにパターン寸法
を小さくしたレジスト6をエッチングマスクとして、下
層配線2材料であるタンタルのドライエッチング処理も
しくはウェットエッチング処理を行い、タンタルの厚さ
方向の途中までエッチングを進める。
Next, as shown in FIG. 16, using the resist 6 having a reduced pattern size as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed until halfway in the thickness direction of tantalum. Proceed with etching.

【0098】この後、下層配線2上のレジスト6を剥離
することによって、図1に示すような2段階の段差を有
する形状の下層配線2を形成することができる。
Thereafter, the resist 6 on the lower layer wiring 2 is peeled off to form the lower layer wiring 2 having a shape having a two-step difference as shown in FIG.

【0099】さらに、陽極酸化法により下層配線2パタ
ーン上に絶縁性膜3を形成し、その上に上層配線4パタ
ーンを形成することにより、図7に示す構造のTFD素
子を得ることができる。
Further, the TFD element having the structure shown in FIG. 7 can be obtained by forming the insulating film 3 on the lower layer wiring 2 pattern by the anodic oxidation method and forming the upper layer wiring 4 pattern thereon.

【0100】さらに別の製造方法として、アッシング工
程とエッチング工程をもう一度行うことによって図4に
しめす、3つの段差を有するエッチング断面形状をもつ
下層配線2が形成できる。
As another manufacturing method, the lower wiring 2 having an etching cross-sectional shape having three steps as shown in FIG. 4 can be formed by performing the ashing step and the etching step again.

【0101】さらにまた、エッチング処理時およびアッ
シング処理時に、レジスト6と下層配線2のタンタルと
のエッチング速度の比をコントロールすることにより、
図5と図6に示すテーパー形状を有するエッチング断面
形状をもつ下層配線2を形成することができる。
Furthermore, by controlling the etching rate ratio between the resist 6 and the tantalum of the lower layer wiring 2 during the etching process and the ashing process,
The lower layer wiring 2 having the etching cross-sectional shape having the tapered shape shown in FIGS. 5 and 6 can be formed.

【0102】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0103】まず図13に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって5
0nm〜500nmの膜厚のタンタルを膜形成し、つぎ
に、この下層配線2材料であるタンタル上にフォトリソ
グラフィー法により下層配線2パターンと同じレジスト
6のパターンを形成する。
First, as shown in FIG. 13, as the material of the lower layer wiring 2, 5 is formed on the glass substrate 1 by the sputtering method.
A film of tantalum having a film thickness of 0 nm to 500 nm is formed, and then the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0104】つぎに図17に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行い、下層配線2材
料であるタンタルのド厚さ方向の途中までエッチングを
進める。
Next, as shown in FIG. 17, using this patterned resist 6 as an etching mask,
Tantalum, which is the material of the lower layer wiring 2, is subjected to dry etching treatment or wet etching treatment, and etching is advanced to the middle of the thickness of tantalum, which is the material of the lower layer wiring 2, in the thickness direction.

【0105】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0106】つぎに図18に示すように、下層配線2上
のレジスト6を剥離し、下層配線2上に下層配線2より
もパターン寸法の小さいレジスト6を再度フォトリソグ
ラフィー法により形成する。
Next, as shown in FIG. 18, the resist 6 on the lower layer wiring 2 is peeled off, and a resist 6 having a smaller pattern size than the lower layer wiring 2 is formed again on the lower layer wiring 2 by the photolithography method.

【0107】つぎに、図16に示すようにパターン寸法
を小さくしたレジスト6をエッチングマスクとして用い
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行い、下層配線
2材料の厚さ方向の途中までエッチングを進める。
Next, as shown in FIG. 16, using the resist 6 having a reduced pattern size as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed to obtain the thickness of the material of the lower layer wiring 2. Etching proceeds halfway in the vertical direction.

【0108】この後、下層配線2上のレジスト6を剥離
することによって、図1に示すような断面形状が2段階
の段差を備える形状の下層配線2を形成することができ
る。
After that, the resist 6 on the lower layer wiring 2 is peeled off, whereby the lower layer wiring 2 having a cross-sectional shape having a step of two steps as shown in FIG. 1 can be formed.

【0109】さらに、陽極酸化法により下層配線2パタ
ーン上に絶縁性膜3を形成し、その上に上層配線4パタ
ーンを形成することにより、図7に示す構造のTFD素
子を得ることができる。
Further, the TFD element having the structure shown in FIG. 7 can be obtained by forming the insulating film 3 on the lower layer wiring 2 pattern by the anodic oxidation method and forming the upper layer wiring 4 pattern thereon.

【0110】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0111】まず図19に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 19, as a material for the lower layer wiring 2 on the glass substrate 1 by the sputtering method,
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0112】つぎに図20に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行い、下層配線2材料であ
るタンタルの厚さ方向の途中までエッチングを進める。
Next, as shown in FIG. 20, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed by using the patterned resist 6 as an etching mask, and the thickness of tantalum, which is the material of the lower layer wiring 2, is increased. Etching proceeds halfway in the vertical direction.

【0113】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0114】つぎに図21に示すように、エッチングマ
スクとして使用した下層配線2上のレジスト6を剥離す
る。
Next, as shown in FIG. 21, the resist 6 on the lower layer wiring 2 used as the etching mask is removed.

【0115】さらに、図22に示すように、下層配線2
上に下層配線2よりもパターン寸法の大きいレジスト6
を再度フォトリソグラフィー法により形成する。
Further, as shown in FIG. 22, the lower layer wiring 2
A resist 6 having a larger pattern size than the lower wiring 2
Are formed again by the photolithography method.

【0116】つぎに、図23に示すように、このパター
ン寸法の大きいレジスト6をエッチングマスクとして用
いて、下層配線2材料であるタンタルのドライエッチン
グ処理もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 23, using the resist 6 having a large pattern size as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0117】さらに、この下層配線2上のレジスト6を
剥離することによって、図1に示すように、その断面形
状が2段階の段差を有する形状の下層配線2を形成する
ことができる。
Further, by peeling off the resist 6 on the lower layer wiring 2, the lower layer wiring 2 having a cross-sectional shape having a two-step difference can be formed as shown in FIG.

【0118】さらに、陽極酸化法により下層配線2パタ
ーン上に絶縁性膜3を形成し、その上に上層配線4パタ
ーンを形成することにより、図7に示す構造のTFD素
子を得ることができる。
Further, the TFD element having the structure shown in FIG. 7 can be obtained by forming the insulating film 3 on the lower layer wiring 2 pattern by the anodic oxidation method and forming the upper layer wiring 4 pattern thereon.

【0119】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0120】まず図24に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 24, as a material for the lower layer wiring 2, a glass substrate 1 is formed by a sputtering method.
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0121】つぎに図25に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行う。
Then, as shown in FIG. 25, using the patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0122】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum which is the material of the lower layer wiring 2 are performed by the same processing method as described above.

【0123】つぎに図26に示すように、下層配線2上
のレジスト6を剥離し、スパッタリング法により下層配
線2材料と同じ材料であるタンタルを絶縁性膜材料7と
して形成する。
Next, as shown in FIG. 26, the resist 6 on the lower layer wiring 2 is peeled off, and tantalum, which is the same material as the lower layer wiring 2 material, is formed as the insulating film material 7 by the sputtering method.

【0124】つぎに、図27に示すように絶縁性膜材料
7上に下層配線2パターンよりもパターン寸法の大きい
レジスト6を再度フォトリソグラフィー法により形成す
る。
Next, as shown in FIG. 27, a resist 6 having a pattern size larger than that of the lower layer wiring 2 pattern is formed again on the insulating film material 7 by the photolithography method.

【0125】つぎに、図28に示すように、再度形成し
たレジスト6をエッチングマスクとして用いて、絶縁性
膜材料7であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行う。
Then, as shown in FIG. 28, dry etching or wet etching of tantalum, which is the insulating film material 7, is performed using the re-formed resist 6 as an etching mask.

【0126】この後、レジスト6を剥離し、さらに、陽
極酸化法により下層配線2パターン上に絶縁性膜3を形
成し、その上に上層配線4パターンを形成することによ
り、図7に示す構造のTFD素子を得ることができる。
After that, the resist 6 is peeled off, and the insulating film 3 is formed on the lower layer wiring 2 pattern by the anodic oxidation method, and the upper layer wiring 4 pattern is formed on the insulating film 3 to form the structure shown in FIG. Can be obtained.

【0127】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0128】まず図29に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 29, on the glass substrate 1, as the material of the lower layer wiring 2, by the sputtering method,
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0129】つぎに図30に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 30, using this patterned resist 6 as an etching mask,
Tantalum, which is the material of the lower layer wiring 2, is subjected to dry etching processing or wet etching processing.

【0130】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0131】つぎに図31に示すように、下層配線2上
のレジスト6を剥離し、スパッタリング法により下層配
線2材料と同じ材料であるタンタルを絶縁性膜3材料と
して形成する。
Next, as shown in FIG. 31, the resist 6 on the lower layer wiring 2 is peeled off, and tantalum, which is the same material as the lower layer wiring 2 material, is formed as the insulating film 3 material by the sputtering method.

【0132】つぎに、図32に示すように絶縁性膜3材
料上に下層配線2パターンよりもパターン寸法の大きい
レジスト6を再度フォトリソグラフィー法により形成す
る。
Next, as shown in FIG. 32, a resist 6 having a pattern size larger than that of the lower layer wiring 2 pattern is formed again on the insulating film 3 material by the photolithography method.

【0133】つぎに、図33に示すようにパターン寸法
を小さくしたレジスト6をエッチングマスクとして使用
して、下層配線2材料であるタンタルのドライエッチン
グ処理もしくはウェットエッチング処理を行い、タンタ
ルの厚さ方向の途中までエッチングを進める。
Next, as shown in FIG. 33, using the resist 6 having a reduced pattern size as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed, and the thickness direction of tantalum is changed. Etching proceeds halfway.

【0134】その後、レジスト6を剥離し、さらに、陽
極酸化法により下層配線2パターン上に絶縁性膜3を形
成し、その上に上層配線4パターンを形成することによ
り、図7に示す構造のTFD素子を得ることができる。
After that, the resist 6 is peeled off, the insulating film 3 is formed on the lower layer wiring 2 pattern by the anodic oxidation method, and the upper layer wiring 4 pattern is formed on the insulating film 3 to form the structure shown in FIG. A TFD element can be obtained.

【0135】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0136】まず図19に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 19, on the glass substrate 1, as the material of the lower layer wiring 2, by the sputtering method,
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0137】つぎに図34に示すように、このパターン
形成したレジスト6をエッチングマスクとして使用し
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 34, using the patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0138】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum which is the material of the lower layer wiring 2 are performed by the same processing method as described above.

【0139】つぎに図35に示すように、スパッタリン
グ法により下層配線2材料と同じ材料であるタンタルを
絶縁性膜材料7として形成する。
Next, as shown in FIG. 35, tantalum, which is the same material as the lower wiring 2, is formed as the insulating film material 7 by the sputtering method.

【0140】つぎに、図36に示すように、レジスト6
とともに、レジスト6パターン上の絶縁性膜材料7を剥
離する。
Next, as shown in FIG. 36, the resist 6
At the same time, the insulating film material 7 on the resist 6 pattern is peeled off.

【0141】つぎに、図37に示すように絶縁性膜材料
7上に下層配線2パターンよりもパターン寸法の大きい
レジスト6を再度フォトリソグラフィー法により形成す
る。
Next, as shown in FIG. 37, a resist 6 having a pattern size larger than that of the lower layer wiring 2 pattern is formed again on the insulating film material 7 by the photolithography method.

【0142】つぎに、図38に示すように、再度形成し
たレジスト6をエッチングマスクとして使用して、下層
配線2材料であるタンタルのドライエッチング処理もし
くはウェットエッチング処理を行う。
Next, as shown in FIG. 38, using the re-formed resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0143】この後、レジスト6を剥離し、さらに、陽
極酸化法により下層配線2パターン上に絶縁性膜3を形
成し、その上に上層配線4パターンを形成することによ
り、図7に示す構造のTFD素子を得ることができる。
After that, the resist 6 is peeled off, the insulating film 3 is formed on the lower layer wiring 2 pattern by the anodic oxidation method, and the upper layer wiring 4 pattern is formed on the insulating film 3 to form the structure shown in FIG. Can be obtained.

【0144】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0145】まず、図19に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によっ
て、50nm〜500nmの膜厚のタンタルを膜形成す
る。
First, as shown in FIG. 19, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed as a material of the lower layer wiring 2 on the upper side by a sputtering method.

【0146】つぎに、この下層配線2材料であるタンタ
ル上にフォトリソグラフィー法により、下層配線2パタ
ーンと同じレジスト6のパターンを形成する。
Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0147】つぎに図20に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行い、下層配線2材
料であるタンタルの厚さ方向の途中までエッチングを進
める。
Next, as shown in FIG. 20, using this patterned resist 6 as an etching mask,
A dry etching process or a wet etching process is performed on tantalum, which is the material of the lower layer wiring 2, and etching is performed halfway in the thickness direction of tantalum, which is the material of the lower layer wiring 2.

【0148】このとき、エッチングするタンタルの厚さ
は、ガラス基板1上に残る下層配線2材料の膜厚が陽極
酸化膜厚の2分の1以下となる厚さとする。たとえば、
陽極酸化膜厚を200nmにしたい場合には、ガラス基
板1上に残る下層配線2材料の膜厚が100nm以下に
なるようにエッチングをおこなう。
At this time, the thickness of tantalum to be etched is set such that the film thickness of the material of the lower layer wiring 2 remaining on the glass substrate 1 is one half or less of the anodized film thickness. For example,
When the anodic oxide film thickness is desired to be 200 nm, etching is performed so that the film thickness of the material of the lower layer wiring 2 remaining on the glass substrate 1 is 100 nm or less.

【0149】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0150】つぎに図21に示すように、エッチングマ
スクとして用いた下層配線2上のレジスト6を剥離す
る。
Next, as shown in FIG. 21, the resist 6 on the lower layer wiring 2 used as the etching mask is removed.

【0151】つぎに図39に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成し、このとき同
時に下層配線2のパターニングをおこなう。
Next, as shown in FIG. 39, the insulating film 3 is formed on the lower layer wiring 2 by the anodic oxidation method, and at the same time, the lower layer wiring 2 is patterned.

【0152】さらに図40に示すように、この絶縁性膜
3上に上層配線4材料である酸化インジウムスズ(IT
O)をスッパッタリング法により膜形成する。
Further, as shown in FIG. 40, on the insulating film 3, indium tin oxide (IT
O) is formed into a film by the spattering method.

【0153】ITO膜の膜形成は、スパッタリング装置
内に流量が100sccmのアルゴンガスと2sccm
の酸素とを導入し、全体の圧力を10mTorrとし、
これに1KW〜3KWの高周波(RF)電力(発信周波
数として13.56MHz)を印加して生成したプラズ
マでターゲット材であるITOにスパッタをおこし、こ
のはじき出されたITOを絶縁性膜3上に堆積させるこ
とにより行う。
The ITO film was formed by using a sputtering apparatus in which argon gas with a flow rate of 100 sccm and 2 sccm were used.
Of oxygen, and the total pressure is 10mTorr,
A high frequency (RF) power of 1 kW to 3 kW (13.56 MHz as an oscillating frequency) is applied to this to generate ITO, which causes sputtering to ITO as a target material, and the repelled ITO is deposited on the insulating film 3. By doing.

【0154】つぎに図40に示すように、この上層配線
4材料であるITO上にフォトリソグラフィー法により
上層配線4と同じレジスト6パターンを形成し、このレ
ジスト6パターンをエッチングマスクとして用いて、ド
ライエッチング法もしくはウェットエッチング法によっ
てエッチング処理を行う。
Next, as shown in FIG. 40, the same resist 6 pattern as that of the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by photolithography, and the resist 6 pattern is used as an etching mask to dry the same. Etching is performed by the etching method or the wet etching method.

【0155】ITOのエッチング処理をドライエッチン
グ法で行う場合には、ドライエッチング装置内に100
sccm〜500sccmの流量でメタン(CH4)を
導入し、これに0sccm〜100sccmの水素と、
0sccm〜100sccmのメタノール(CH3O
H)とを加えて、全体の圧力を30mTorr〜200
mToorとして、これに1KW〜3KWで13.56
MHzも高周波電力を印加して生成したプラズマによっ
て行う。
When the ITO etching process is performed by the dry etching method, 100
Methane (CH4) was introduced at a flow rate of sccm to 500 sccm, and 0 sccm to 100 sccm of hydrogen was added thereto.
0 sccm to 100 sccm of methanol (CH3O
H) and the total pressure of 30 mTorr to 200
As mToor, 13.56 at 1KW to 3KW
MHz is also performed by plasma generated by applying high frequency power.

【0156】さらにまた、ITOのエッチング処理をウ
ェットエッチングで行う場合には、塩化鉄と塩酸と水の
比が、それぞれ3:5:2となるように混合した溶液を
用いて行う。
Furthermore, when the etching treatment of ITO is carried out by wet etching, it is carried out by using a mixed solution of iron chloride, hydrochloric acid and water in a ratio of 3: 5: 2.

【0157】この後エッチングマスクとして用いたレジ
ストを剥離し、図42に示す構造のTFD素子を得るこ
とができる。
After that, the resist used as the etching mask is peeled off to obtain the TFD element having the structure shown in FIG.

【0158】また、図43に示すように、下層配線2材
料であるタンタルをエッチングする際に、酸素の流量を
コントロールすることにより、レジスト6と下層配線2
材料であるタンタルのエッチングレイトの比をコントロ
ールして、エッチング断面をテーパ形状にしてもよい。
この方法で形成したTFD素子は図44に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 43, when the tantalum, which is the material of the lower layer wiring 2, is etched, the flow rate of oxygen is controlled to control the resist 6 and the lower layer wiring 2.
The etching cross-section may be tapered by controlling the etching rate ratio of the material tantalum.
The TFD element formed by this method is as shown in FIG. 44, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0159】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the manufacturing method of the thin film diode described above will be described.

【0160】まず、図24に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によっ
て、50nm〜500nmの膜厚のタンタルを膜形成す
る。
First, as shown in FIG. 24, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed as a material of the lower layer wiring 2 on the upper side by a sputtering method.

【0161】つぎに、この下層配線2材料であるタンタ
ル上にフォトリソグラフィー法により、下層配線2パタ
ーンと同じレジスト6のパターンを形成する。
Next, the same pattern of the resist 6 as the lower layer wiring 2 pattern is formed on the tantalum which is the lower layer wiring 2 material by the photolithography method.

【0162】つぎに図25に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 25, using the patterned resist 6 as an etching mask,
Tantalum, which is the material of the lower layer wiring 2, is subjected to dry etching processing or wet etching processing.

【0163】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0164】つぎに図26に示すように、下層配線2上
のレジスト6を剥離し、下層配線2パターン上に、スパ
ッタリング法によって下層配線2材料と同じ材料の絶縁
性膜材料7であるタンタルを再度膜形成する。
Next, as shown in FIG. 26, the resist 6 on the lower layer wiring 2 is peeled off, and tantalum, which is an insulating film material 7 of the same material as the lower layer wiring 2 material, is sputtered on the lower layer wiring 2 pattern. The film is formed again.

【0165】このとき、膜形成するタンタルの厚さは、
陽極酸化膜厚の2分の1以下となる厚さとする。
At this time, the thickness of the tantalum film to be formed is
The thickness should be half or less of the anodized film thickness.

【0166】つぎに図39に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 39, the insulating film 3 is formed on the lower wiring 2 by the anodic oxidation method.

【0167】さらに、図40に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。
Furthermore, as shown in FIG. 40, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method.

【0168】つぎに、図41に示すように、この上層配
線4材料であるITO上にフォトリソグラフィー法によ
り上層配線4と同じレジスト6パターンを形成し、この
レジスト6パターンをエッチングマスクとしてウェット
エッチング法により上層配線4パターンを形成すること
により、図42に示す構造のTFD素子を得ることがで
きる。
Next, as shown in FIG. 41, the same resist 6 pattern as that of the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method, and the wet etching method is performed by using the resist 6 pattern as an etching mask. By forming the upper layer wiring 4 pattern by using, the TFD element having the structure shown in FIG. 42 can be obtained.

【0169】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したアクティブ素子は図44に示すように
なり、上層配線4がよりオーバーラップしやすい構造と
なる。
Further, as shown in FIG. 3, when etching the tantalum which is the material of the lower layer wiring 2, by controlling the flow rate of oxygen, the ratio of the etching rate of the resist 6 to the etching rate of tantalum which is the material of the lower layer wiring 2 is adjusted. By controlling, the etching cross section may be tapered. The active element formed by this method is as shown in FIG. 44, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0170】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0171】まず、図24に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によっ
て、50nm〜500nmの膜厚のタンタルを膜形成す
る。その後、この下層配線2材料であるタンタル上に、
フォトリソグラフィー法により下層配線2パターンと同
じレジスト6のパターンを形成する。
First, as shown in FIG. 24, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed as a material of the lower layer wiring 2 on the upper side by a sputtering method. After that, on the tantalum which is the material of the lower layer wiring 2,
The same pattern of the resist 6 as the lower layer wiring 2 pattern is formed by photolithography.

【0172】つぎに図34に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理を行
う。
Next, as shown in FIG. 34, dry etching of tantalum, which is the material of the lower layer wiring 2, is performed using the patterned resist 6 as an etching mask.

【0173】この下層配線2材料であるタンタルのドラ
イエッチング処理とウェットエッチング処理とは、前述
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as described above.

【0174】つぎに図35に示すように、下層配線2パ
ターン上に、スパッタリング法によって下層配線2と同
じ材料の絶縁性膜3材料であるタンタルを再度膜形成す
る。
Next, as shown in FIG. 35, tantalum, which is the material of the insulating film 3 of the same material as the lower layer wiring 2, is formed again on the lower layer wiring 2 pattern by the sputtering method.

【0175】このとき、膜形成するタンタルの厚さは、
陽極酸化膜厚の2分の1以下となる厚さとする。
At this time, the thickness of the tantalum film to be formed is
The thickness should be half or less of the anodized film thickness.

【0176】つぎに図36に示すように、下層配線2パ
ターン上のレジスト6をレジスト6パターン上の絶縁性
膜材料7であるタンタルとともに剥離する。
Next, as shown in FIG. 36, the resist 6 on the lower wiring 2 pattern is peeled off together with tantalum which is the insulating film material 7 on the resist 6 pattern.

【0177】つぎに図39に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 39, the insulating film 3 is formed on the lower wiring 2 by the anodic oxidation method.

【0178】さらに、図40に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。
Further, as shown in FIG. 40, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method.

【0179】つぎに、図41に示すように、この上層配
線4材料であるITO上にフォトリソグラフィー法によ
り上層配線4と同じレジスト6パターンを形成し、この
レジスト6パターンをエッチングマスクとして用いて、
ウェットエッチング法により上層配線4パターンを形成
することにより、図42に示す構造のTFD素子を得る
ことができる。
Next, as shown in FIG. 41, the same resist 6 pattern as the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method, and the resist 6 pattern is used as an etching mask.
By forming the upper layer wiring 4 pattern by the wet etching method, the TFD element having the structure shown in FIG. 42 can be obtained.

【0180】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したTFD素子は、図44に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
As shown in FIG. 3, when etching tantalum, which is the material for the lower layer wiring 2, by controlling the flow rate of oxygen, the etching rate ratio between the resist 6 and tantalum, which is the material for the lower layer wiring 2, is adjusted. By controlling, the etching cross section may be tapered. The TFD element formed by this method is as shown in FIG. 44, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0181】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0182】まず、図19に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によっ
て、50nm〜500nmの膜厚のタンタルを膜形成す
る。その後、この下層配線2材料であるタンタル上にフ
ォトリソグラフィー法により下層配線2パターンと同じ
レジスト6のパターンを形成する。
First, as shown in FIG. 19, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed as a material of the lower layer wiring 2 on the upper side by a sputtering method. Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0183】つぎに図45に示すように、このパターン
形成したレジスト6をエッチングマスクとして使用し
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行い、下層配線
2材料であるタンタルの厚さ方向の途中までエッチング
を進める。
Next, as shown in FIG. 45, using the patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed to obtain the material of the lower layer wiring 2. Etching proceeds partway in the thickness direction of tantalum.

【0184】このとき、エッチングするタンタルの厚さ
は、ガラス基板1上に残る下層配線2材料の膜厚が陽極
酸化膜厚の2分の1以下となる厚さとする。
At this time, the thickness of the tantalum to be etched is set so that the film thickness of the material of the lower layer wiring 2 remaining on the glass substrate 1 is one half or less of the anodic oxide film thickness.

【0185】ここで、ドライエッチング処理によってタ
ンタルをエッチングする場合には、エッチング条件の内
の六フッ化イオウの流量を増やすことで、レジスト6パ
ターン近傍ではフッ素ラジカルが停滞しやすくし、部分
的に濃度が増加させてエッチング速度を増加させる。
Here, in the case of etching tantalum by dry etching, by increasing the flow rate of sulfur hexafluoride in the etching conditions, the fluorine radicals are likely to stagnate in the vicinity of the resist 6 pattern, and partially. Increasing the concentration increases the etching rate.

【0186】このことによって、エッチングした断面形
状は図45に示すように、レジスト6のパターンエッジ
部の下層配線2がエッチングされたような形状になる。
As a result, the etched cross-sectional shape becomes such that the lower layer wiring 2 of the pattern edge portion of the resist 6 is etched, as shown in FIG.

【0187】また、タンタルのエッチング処理をウェッ
トエッチングで行う場合には、硝酸とフッ化アンモニウ
ムとフッ酸と水の比が、それぞれ7:2:1:3となる
ように混合した溶液を用い、溶液にガラス基板1を浸漬
して行う。
When the tantalum etching process is performed by wet etching, a mixed solution of nitric acid, ammonium fluoride, hydrofluoric acid and water having a ratio of 7: 2: 1: 3 is used. The glass substrate 1 is immersed in the solution.

【0188】ガラス基板1を溶液から引き上げて、水洗
槽に移す際に、待ち時間をつくるとレジスト6パターン
近傍ではエッチング液が溜まりやすくなり、この部分の
エッチングが他よりも進んでエッチング形状は、図45
に示すように、レジスト6のパターンエッジ部の下層配
線2がエッチングされたような形状になる。
When the glass substrate 1 is pulled out of the solution and transferred to the water washing tank, if a waiting time is provided, the etching solution is likely to accumulate in the vicinity of the resist 6 pattern. Figure 45
As shown in FIG. 5, the lower layer wiring 2 of the pattern edge portion of the resist 6 has a shape as if it was etched.

【0189】つぎに図46に示すように、下層配線2上
のレジスト6を剥離し、下層配線2上に陽極酸化法によ
って絶縁性膜3を形成し、このとき同時に下層配線2の
パターニングをおこなう。
Next, as shown in FIG. 46, the resist 6 on the lower layer wiring 2 is peeled off, and the insulating film 3 is formed on the lower layer wiring 2 by the anodic oxidation method. At the same time, the lower layer wiring 2 is patterned. .

【0190】このとき、TFD素子近傍ではタンタルの
膜厚が薄くなっているため、素子間の中央部よりも酸化
膜の成長が止まるのが早く、このことによってTFD素
子間の中央部には未陽極酸化部10を生じる。
At this time, since the tantalum film is thin near the TFD elements, the growth of the oxide film stops earlier than in the central portion between the elements, which causes the central portion between the TFD elements not to grow. Anodized portion 10 is produced.

【0191】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4と同じレジスト6パターン
を形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. Then, the same resist 6 pattern as the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.

【0192】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0193】さらに、図49に示すように、このパター
ン形成した上層配線4パターンをエッチングマスクとし
て用いて、ドライエッチング法により、絶縁性膜3のエ
ッチングを行うことにより、TFD素子を形成する。
Further, as shown in FIG. 49, the TFD element is formed by etching the insulating film 3 by the dry etching method using the patterned upper layer wiring 4 pattern as an etching mask.

【0194】絶縁性膜3のエッチングを行う際には、上
層配線4パターンを形成するために用いたレジスト6は
剥離してから行ってもよいし、剥離せずにそのまま絶縁
性膜3をエッチングし、その後レジスト6の剥離を行っ
てもよい。
When the insulating film 3 is etched, the resist 6 used for forming the upper layer wiring 4 pattern may be peeled off, or the insulating film 3 may be directly etched without being peeled off. Then, the resist 6 may be peeled off thereafter.

【0195】絶縁性膜3のドライエッチングは、タンタ
ルのドライエッチングと同様の条件で行う。このタンタ
ルのドライエッチング条件は先に記載している。
The dry etching of the insulating film 3 is performed under the same conditions as the dry etching of tantalum. The dry etching conditions for this tantalum are described above.

【0196】また、図43に示すように、下層配線2材
料であるタンタルをエッチングする際に、酸素の流量を
コントロールすることにより、レジスト6と下層配線2
材料であるタンタルのエッチングレイトの比をコントロ
ールして、エッチング断面をテーパ形状にしてもよい。
この方法で形成したTFD素子は図50に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 43, the resist 6 and the lower layer wiring 2 are controlled by controlling the flow rate of oxygen when tantalum, which is the material of the lower layer wiring 2, is etched.
The etching cross-section may be tapered by controlling the etching rate ratio of the material tantalum.
The TFD element formed by this method is as shown in FIG. 50, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0197】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0198】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を得る。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is obtained by using the same manufacturing method as described above.

【0199】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4と同じレジスト6パターン
を形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. Then, the same resist 6 pattern as the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.

【0200】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0201】上層配線4材料であるITOのドライエッ
チング処理とウェットエッチング処理とは、前述と同じ
条件の処理方法で行う。
The dry etching treatment and the wet etching treatment of ITO which is the material of the upper layer wiring 4 are performed under the same treatment conditions as described above.

【0202】さらに、図51に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きいレジスト6パター
ンを形成する。
Further, as shown in FIG. 51, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a resist 6 pattern larger than the upper layer wiring 4 pattern.

【0203】つぎに、図52に示すように、この大きい
レジスト6をエッチングマスクとして使用して、ドライ
エッチング法により、絶縁性膜3のエッチングを行うこ
とにより、TFD素子を得ることができる。
Next, as shown in FIG. 52, using this large resist 6 as an etching mask, the insulating film 3 is etched by a dry etching method, whereby a TFD element can be obtained.

【0204】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング条件とと同様の処理条件で
行う。
The dry etching of the insulating film 3 is performed under the same processing conditions as the dry etching conditions of tantalum described above.

【0205】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0206】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を形成する。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is formed by using the same manufacturing method as described above.

【0207】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。この上
層配線4材料であるITO上にフォトリソグラフィー法
により上層配線4と同じレジスト6パターンを形成す
る。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. The same resist 6 pattern as that of the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.

【0208】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0209】上層配線4材料であるITOのドライエッ
チング処理とウェットエッチング処理とは、前述の条件
と同じ処理方法で行う。
The dry etching process and the wet etching process of ITO, which is the material of the upper layer wiring 4, are performed by the same processing method as the above-mentioned conditions.

【0210】さらに、図53に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きい保護膜5パターン
を形成する。
Further, as shown in FIG. 53, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a protective film 5 pattern larger than the upper layer wiring 4 pattern.

【0211】つぎに、図54に示すように、この保護膜
5パターンをエッチングマスクとして用いて、ドライエ
ッチング法によって、絶縁性膜3のエッチングを行うこ
とにより、TFD素子を得ることができる。
Next, as shown in FIG. 54, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the protective film 5 pattern as an etching mask.

【0212】絶縁性膜3のドライエッチング処理は、前
述のタンタルのドライエッチング処理条件と同様の処理
条件で行う。
The dry etching process for the insulating film 3 is performed under the same processing conditions as the dry etching conditions for tantalum described above.

【0213】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0214】まず図19に示すように、ガラス基板1上
に、下層配線2材料としてスパッタリング法によって、
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 19, on the glass substrate 1, as the material of the lower layer wiring 2, by the sputtering method,
A film of tantalum having a film thickness of 50 nm to 500 nm is formed.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0215】つぎに図20すように、このパターン形成
したレジスト6をエッチングマスクとして用いて、下層
配線2材料であるタンタルのドライエッチング処理を行
い、下層配線2材料であるタンタルの厚さ方向の途中ま
でエッチングを進める。
Then, as shown in FIG. 20, dry etching of tantalum, which is the material of the lower layer wiring 2, is performed by using the patterned resist 6 as an etching mask to remove tantalum, which is the material of the lower layer wiring 2, in the thickness direction. Etching proceeds halfway.

【0216】このとき、エッチングするタンタルの厚さ
は、ガラス基板1上に残る下層配線2材料の膜厚が陽極
酸化膜厚の2分の1以下となる厚さとする。
At this time, the thickness of tantalum to be etched is set such that the film thickness of the material of the lower layer wiring 2 remaining on the glass substrate 1 is one half or less of the anodized film thickness.

【0217】下層配線2材料であるタンタルのドライエ
ッチング処理とウェットエッチング処理とは、前述と同
じ方法で行い、図45に示すような、レジスト6のパタ
ーンエッジ部の下層配線2がエッチングされたようなエ
ッチング形状を得る。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same method as described above, and the lower layer wiring 2 of the pattern edge portion of the resist 6 as shown in FIG. To obtain various etching shapes.

【0218】ここで、ドライエッチング処理によってタ
ンタルをエッチングする場合には、エッチング条件の内
の六フッ化イオウの流量を増やすことで、レジスト6パ
ターン近傍ではフッ素ラジカルが停滞しやすくし、部分
的に濃度が増加させてエッチング速度を増加させる。
Here, when tantalum is etched by the dry etching process, by increasing the flow rate of sulfur hexafluoride in the etching conditions, the fluorine radicals are likely to stagnate near the resist 6 pattern and partially Increasing the concentration increases the etching rate.

【0219】このことによって、エッチング形状は図4
5に示すような、レジスト6のパターンエッジ部の下層
配線2がエッチングされたようなエッチング形状にな
る。
As a result, the etching shape is as shown in FIG.
As shown in FIG. 5, the etching shape is such that the lower layer wiring 2 of the pattern edge portion of the resist 6 is etched.

【0220】また、タンタルのエッチング処理をウェッ
トエッチングで行う場合には、ガラス基板1をエッチン
グ液から引き上げて、水洗槽に移す際に、待ち時間をつ
くるとレジスト6パターン近傍ではエッチング液が溜ま
りやすくなりる。このため、この部分のエッチングが他
よりも進んでエッチング断面形状は、図45に示すよう
に、レジスト6のパターンエッジ部の下層配線2がエッ
チングされたようなエッチング形状になる。
When the tantalum etching process is performed by wet etching, a waiting time is created when the glass substrate 1 is pulled out of the etching solution and transferred to the water washing tank, so that the etching solution easily accumulates near the resist 6 pattern. Become Therefore, the etching of this portion progresses more than the others, and the etching cross-sectional shape becomes an etching shape as if the lower layer wiring 2 of the pattern edge portion of the resist 6 was etched as shown in FIG.

【0221】つぎに図46に示すように、下層配線2上
のレジスト6を剥離し、下層配線2上に陽極酸化法によ
って絶縁性膜3を形成し、このとき同時に下層配線2の
パターニングをおこなう。
Next, as shown in FIG. 46, the resist 6 on the lower layer wiring 2 is peeled off, and the insulating film 3 is formed on the lower layer wiring 2 by the anodic oxidation method. At the same time, the lower layer wiring 2 is patterned. .

【0222】このとき、TFD素子近傍ではタンタルの
膜厚が薄くなっているため、TFD素子間の中央部より
も酸化膜の成長が止まるのが早く、このことによってT
FD素子間の中央部には未陽極酸化部10を生じる。
At this time, since the film thickness of tantalum is thin near the TFD element, the growth of the oxide film stops earlier than in the central portion between the TFD elements, which causes T
An unanodized portion 10 is formed in the central portion between the FD elements.

【0223】つぎに、図55に示すように、フォトリソ
グラフィー法によって、このパターニングした下層配線
2パターンよりもパターン寸法の大きいレジスト6パタ
ーンを形成する。
Next, as shown in FIG. 55, a resist 6 pattern having a pattern size larger than the patterned lower layer wiring 2 pattern is formed by photolithography.

【0224】つぎに図56に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
ドライエッチング法により絶縁性膜3のエッチングを行
い、つぎに絶縁性膜3上のレジスト6を剥離する。
Next, as shown in FIG. 56, using the patterned resist 6 as an etching mask,
The insulating film 3 is etched by the dry etching method, and then the resist 6 on the insulating film 3 is peeled off.

【0225】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング処理と同様な条件の処理方
法により行う。
The dry etching of the insulating film 3 is performed by the processing method under the same conditions as the dry etching processing of tantalum.

【0226】さらに、図57に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4と同じレジスト6パターン
を形成し、このレジスト6パターンをエッチングマスク
として用いて、ドライエッチング法もしくはウェットエ
ッチング法により上層配線4パターンを形成することに
より、TFD素子を得ることができる。
Further, as shown in FIG. 57, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. After that, the same resist 6 pattern as that of the upper layer wiring 4 is formed on ITO, which is the material of the upper layer wiring 4, by the photolithography method, and the upper layer wiring 4 is dry-etched or wet-etched by using the resist 6 pattern as an etching mask. A TFD element can be obtained by forming a pattern.

【0227】また、下層配線2材料であるタンタルをエ
ッチングする際に、酸素の流量をコントロールすること
により、レジスト6と下層配線2材料であるタンタルの
エッチングレイトの比をコントロールして、エッチング
断面をテーパ形状にしてもよい。この方法で形成したT
FD素子は図58に示すようになり、上層配線4がより
オーバーラップしやすい構造となる。
When etching the tantalum which is the material of the lower layer wiring 2, the flow rate of oxygen is controlled to control the ratio of the etching rate of the resist 6 and the tantalum which is the material of the lower layer wiring 2 to control the etching cross section. It may be tapered. T formed by this method
The FD element is as shown in FIG. 58, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0228】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the manufacturing method of the thin film diode described above will be described.

【0229】まず、図24に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によって
100nm〜500nmの膜 厚のタンタルを膜形成す
る。つぎに、この下層配線2材料であるタンタル上にフ
ォトリソグラフィー法により下層配線2パターンと同じ
レジスト6のパターンを形成する。
First, as shown in FIG. 24, the glass substrate 1
A tantalum film having a film thickness of 100 nm to 500 nm is formed as a material of the lower layer wiring 2 on the upper side by a sputtering method. Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0230】つぎに図25に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 25, using this patterned resist 6 as an etching mask,
Tantalum, which is the material of the lower layer wiring 2, is subjected to dry etching processing or wet etching processing.

【0231】下層配線2材料であるタンタルのドライエ
ッチング処理とウェットエッチング処理とは、前述の条
件と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum which is the material of the lower layer wiring 2 are performed by the same processing method as the above-mentioned conditions.

【0232】つぎに図59に示すように、下層配線2上
のレジスト6を剥離したのち、下層配線2パターン上
に、スパッタリング法によって下層配線2と同じ材料の
絶縁性膜材料7であるタンタルを再度膜形成する。
Next, as shown in FIG. 59, after removing the resist 6 on the lower layer wiring 2, tantalum, which is an insulating film material 7 of the same material as the lower layer wiring 2, is sputtered on the lower layer wiring 2 pattern. The film is formed again.

【0233】このとき、スパッタリング装置内の圧力を
低くすると、タンタル原子の平均自由行程が長くなっ
て、パターンの影響を受けて素子近傍では膜厚が薄くな
り、図59に示すような形状になる。
At this time, if the pressure in the sputtering apparatus is lowered, the mean free path of tantalum atoms becomes longer, and the film thickness becomes thinner in the vicinity of the element under the influence of the pattern, resulting in the shape shown in FIG. .

【0234】このとき、膜形成するタンタルの厚さは、
陽極酸化膜厚の2分の1以下となる厚さとする。
At this time, the thickness of the tantalum film to be formed is
The thickness should be half or less of the anodized film thickness.

【0235】つぎに図46に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 46, the insulating film 3 is formed on the lower layer wiring 2 by the anodic oxidation method.

【0236】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4と同じレジスト6パターン
を形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. Then, the same resist 6 pattern as the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.

【0237】つぎに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法により上層
配線4パターンを形成する。
Next, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0238】上層配線4材料であるITOのドライエッ
チング処理とウェットエッチング処理とは。前述の条件
と同じ処理方法で行う。
What is the dry etching process and the wet etching process of ITO which is the material of the upper layer wiring 4. The same processing method as the above conditions is used.

【0239】さらに、図49に示すように、このパター
ン形成した上層配線4を4パターンをエッチングマスク
として用いてドライエッチング法により、絶縁性膜3の
エッチングを行うことにより、TFD素子を得ることが
できる。
Further, as shown in FIG. 49, the TFD element can be obtained by etching the insulating film 3 by dry etching using the patterned upper layer wiring 4 with four patterns as an etching mask. it can.

【0240】絶縁性膜3と未陽極酸化部10のドライエ
ッチングは、前述のタンタルのドライエッチング処理条
件と同様の処理方法で行う。
The dry etching of the insulating film 3 and the unanodized portion 10 is performed by the same processing method as the dry etching processing condition of tantalum.

【0241】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したTFD素子は図58に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 3, when etching tantalum which is the material of the lower layer wiring 2, by controlling the flow rate of oxygen, the ratio of the etching rate of the resist 6 and the tantalum which is the material of the lower layer wiring 2 is changed. By controlling, the etching cross section may be tapered. The TFD element formed by this method is as shown in FIG. 58, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0242】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0243】まず、図19に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によって
100nm〜500nmの膜厚のタンタルを膜形成す
る。つぎに、この下層配線2材料であるタンタル上にフ
ォトリソグラフィー法により下層配線2パターンと同じ
レジスト6のパターンを形成する。
First, as shown in FIG. 19, the glass substrate 1
A film of tantalum having a film thickness of 100 nm to 500 nm is formed as a material for the lower layer wiring 2 on the upper side by a sputtering method. Next, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0244】つぎに図34に示すように、このパターン
形成したレジスト6をエッチングマスクとして、下層配
線2材料であるタンタルのドライエッチング処理もしく
はウェットエッチング処理を行う。
Next, as shown in FIG. 34, using the patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0245】下層配線2材料であるタンタルのドライエ
ッチング処理とウェットエッチング処理は、前述の条件
と同じ処理方法で行う。
The dry etching process and the wet etching process of tantalum, which is the material of the lower layer wiring 2, are performed by the same processing method as the above-mentioned conditions.

【0246】つぎに図60に示すように、下層配線2パ
ターン上に、スパッタリング法によって下層配線2と同
じ材料の絶縁性膜材料7であるタンタルを再度膜形成す
る。
Next, as shown in FIG. 60, tantalum, which is the insulating film material 7 made of the same material as the lower layer wiring 2, is film-formed again on the lower layer wiring 2 pattern by the sputtering method.

【0247】このとき、スパッタリング装置内の圧力を
低くすると、タンタル原子の平均自由行程が長くなっ
て、パターンの影響を受けて素子近傍では膜厚が薄くな
り、図60に示すような形状になる。
At this time, if the pressure in the sputtering apparatus is lowered, the mean free path of tantalum atoms becomes long, and the film thickness becomes thin near the element due to the influence of the pattern, resulting in the shape shown in FIG. .

【0248】このとき、被膜形成するタンタルの厚さ
は、陽極酸化膜厚の2分の1以下となる厚さとする。こ
こでたとえば、陽極酸化膜厚を200nmにしたい場合
には、100nm以下になるようにする。
At this time, the thickness of the tantalum to be formed as a film is set to be equal to or less than half the thickness of the anodized film. Here, for example, when the anodic oxide film thickness is desired to be 200 nm, it is set to 100 nm or less.

【0249】つぎに図61に示すように、レジスト6と
ともにレジスト6パターン上の絶縁性膜材料7を剥離す
る。
Then, as shown in FIG. 61, the insulating film material 7 on the resist 6 pattern is peeled off together with the resist 6.

【0250】つぎに図46に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 46, the insulating film 3 is formed on the lower wiring 2 by the anodic oxidation method.

【0251】このとき、素子近傍ではタンタルの膜厚が
薄くなっているため、TDF素子間の中央部よりも酸化
膜の成長が止まるのが早く、このことによってTFD素
子間の中央部には未陽極酸化部10を生じる。
At this time, since the film thickness of tantalum is thin near the elements, the growth of the oxide film stops earlier than in the central portion between the TDF elements, which causes the central portion between the TFD elements not to grow. Anodized portion 10 is produced.

【0252】つぎに、図55に示すように、フォトリソ
グラフィー法によって、このパターニングした下層配線
2パターンよりもパターン寸法の大きいレジスト6パタ
ーンを形成する。
Next, as shown in FIG. 55, a resist 6 pattern having a pattern size larger than that of the patterned lower layer wiring 2 pattern is formed by photolithography.

【0253】つぎに図56に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
ドライエッチング法によって、絶縁性膜3のエッチング
を行い、絶縁性膜3上のレジスト6を剥離する。
Next, as shown in FIG. 56, using the patterned resist 6 as an etching mask,
The insulating film 3 is etched by a dry etching method, and the resist 6 on the insulating film 3 is removed.

【0254】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4パターンと同じレジスト6
パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. Then, the same resist 6 as the pattern of the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.
Form a pattern.

【0255】つぎに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法により上層
配線4パターンを形成する。
Next, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0256】上層配線4材料であるITOのドライエッ
チング処理とウェットエッチング処理は、前述の条件と
と同じ処理方法で行う。
The dry etching process and the wet etching process of ITO, which is the material of the upper layer wiring 4, are performed by the same processing method as the above-mentioned conditions.

【0257】さらに、図49に示すように、このパター
ン形成した上層配線4パターンをエッチングマスクとし
て用いて、ドライエッチング法により、絶縁性膜3のエ
ッチングを行うことにより、TFD素子を得ることがで
きる。
Further, as shown in FIG. 49, a TFD element can be obtained by etching the insulating film 3 by a dry etching method using the patterned upper layer wiring 4 pattern as an etching mask. .

【0258】絶縁性膜3と未陽極酸化部10のドライエ
ッチングは、前述のタンタルのドライエッチング処理条
件と同様の処理条件で行う。
The dry etching of the insulating film 3 and the non-anodized portion 10 is performed under the same processing conditions as the dry etching processing condition of tantalum described above.

【0259】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したTFD素子は図58に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 3, when etching tantalum, which is the material for the lower layer wiring 2, by controlling the flow rate of oxygen, the ratio of the etching rate of the resist 6 to the tantalum, which is the material for the lower layer wiring 2, is adjusted. By controlling, the etching cross section may be tapered. The TFD element formed by this method is as shown in FIG. 58, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0260】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0261】まず、図24に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によって
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 24, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed on the upper layer as a material of the lower layer wiring 2 by a sputtering method.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0262】つぎに図25に示すように、このパターン
形成したレジスト6をエッチングマスクとして使用し
て、下層配線2材料であるタンタルのドライエッチング
処理もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 25, using the patterned resist 6 as an etching mask, dry etching or wet etching of tantalum, which is the material of the lower layer wiring 2, is performed.

【0263】下層配線2材料であるタンタルのドライエ
ッチング処理とウェットエッチング処理は、前述の条件
と同じ処理方法で行う。
The dry etching treatment and the wet etching treatment of tantalum, which is the material of the lower layer wiring 2, are performed by the same treatment method as the above-mentioned conditions.

【0264】つぎに図59に示すように、下層配線2パ
ターン上に、スパッタリング法によって下層配線2と同
じ材料の絶縁性膜材料7であるタンタルを再度膜形成す
る。
Next, as shown in FIG. 59, tantalum, which is the insulating film material 7 of the same material as the lower layer wiring 2, is formed again on the lower layer wiring 2 pattern by the sputtering method.

【0265】このとき、スパッタリング装置内の圧力を
低くすると、タンタル原子の平均自由行程が長くなっ
て、パターンの影響を受けて素子近傍では膜厚が薄くな
り、図59に示すような形状になる。
At this time, if the pressure in the sputtering apparatus is lowered, the mean free path of tantalum atoms becomes long, and the film thickness becomes thin near the element due to the influence of the pattern, resulting in the shape shown in FIG. .

【0266】このとき、膜形成するタンタルの厚さは、
陽極酸化膜厚の2分の1以下となる厚さとする。ここで
たとえば、陽極酸化の膜厚を200nmにしたい場合に
は、100nm以下になるようにする。
At this time, the thickness of the tantalum film to be formed is
The thickness should be half or less of the anodized film thickness. Here, for example, if the film thickness of anodic oxidation is desired to be 200 nm, it is set to 100 nm or less.

【0267】つぎに図46に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 46, the insulating film 3 is formed on the lower wiring 2 by the anodic oxidation method.

【0268】このとき、素子近傍ではタンタルの膜厚が
薄くなっているため、素子間の中央部よりも酸化膜の成
長が止まるのが早く、このことによって素子間の中央部
には未陽極酸化部10を生じる。
At this time, since the film thickness of tantalum is thin near the elements, the growth of the oxide film stops earlier than in the central portion between the elements, which causes the non-anodized oxide in the central portion between the elements. Part 10 results.

【0269】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料であるITO上にフォトリソグ
ラフィー法により上層配線4と同じレジスト6パターン
を形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. Then, the same resist 6 pattern as the upper layer wiring 4 is formed on the ITO which is the material of the upper layer wiring 4 by the photolithography method.

【0270】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0271】上層配線4材料であるITOのドライエッ
チング処理とウェットエッチング処理は、前述の条件と
同じ処理方法で行う。
The dry etching process and the wet etching process of ITO, which is the material of the upper layer wiring 4, are performed by the same processing method as the above-mentioned conditions.

【0272】さらに、図49に示すように、このパター
ン形成した上層配線4パターンをエッチングマスクとし
て用いて、ドライエッチング法により、絶縁性膜3のエ
ッチングを行うことにより、TFD素子を得ることがで
きる。
Further, as shown in FIG. 49, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the patterned upper layer wiring 4 pattern as an etching mask. .

【0273】絶縁性膜3のエッチングを行う際には、上
層配線4パターンを形成するために用いたレジスト6は
剥離してから行ってもよいし、剥離せずにそのまま絶縁
性膜3をエッチングし、その後レジスト6の剥離を行っ
てもよい。
When the insulating film 3 is etched, the resist 6 used for forming the upper wiring 4 pattern may be peeled off, or the insulating film 3 may be directly etched without peeling. Then, the resist 6 may be peeled off thereafter.

【0274】絶縁性膜3のドライエッチング処理は、前
述のタンタルのドライエッチング条件と同様の処理条件
で行う。
The dry etching process for the insulating film 3 is performed under the same process conditions as the dry etching conditions for tantalum described above.

【0275】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したTFD素子は、図50に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 3, when etching tantalum, which is the material of the lower layer wiring 2, by controlling the flow rate of oxygen, the ratio of the etching rate of the resist 6 to that of tantalum, which is the material of the lower layer wiring 2, is adjusted. By controlling, the etching cross section may be tapered. The TFD element formed by this method is as shown in FIG. 50, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0276】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0277】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を形成する。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is formed using the same manufacturing method as described above.

【0278】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成し、この上層
配線4材料である酸化インジウムスズ(ITO)上にフ
ォトリソグラフィー法により上層配線4と同じレジスト
6パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
A film of (TO) is formed by the spattering method, and the same resist 6 pattern as that of the upper layer wiring 4 is formed on this indium tin oxide (ITO) which is the material of the upper layer wiring 4 by the photolithography method.

【0279】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0280】上層配線4材料である酸化インジウムスズ
(ITO)のドライエッチング処理とウェットエッチン
グ処理は、前述の条件とと同じ処理方法で行う。
The dry etching treatment and the wet etching treatment of indium tin oxide (ITO) which is the material of the upper layer wiring 4 are performed by the same treatment method as the above-mentioned conditions.

【0281】さらに、図51に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きいレジスト6パター
ンを形成する。
Further, as shown in FIG. 51, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a resist 6 pattern larger than the upper layer wiring 4 pattern.

【0282】つぎに、図52に示すように、この大きい
レジスト6をエッチングマスクとして用いてドライエッ
チング法により、絶縁性膜3のエッチングを行うことに
よって、TFD素子を得ることができる。
Next, as shown in FIG. 52, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the large resist 6 as an etching mask.

【0283】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチングと同様の条件で行う。
The dry etching of the insulating film 3 is performed under the same conditions as the dry etching of tantalum.

【0284】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0285】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を得る。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is obtained using the same manufacturing method as described above.

【0286】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料である酸化インジウムスズ(I
TO)上にフォトリソグラフィー法により上層配線4と
同じレジスト6パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. After that, indium tin oxide (I
The same resist 6 pattern as the upper layer wiring 4 is formed on the TO) by the photolithography method.

【0287】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0288】上層配線4材料である酸化インジウムスズ
(ITO)のドライエッチング処理とウェットエッチン
グ処理は、前述の条件と同じ処理方法で行う。
The dry etching treatment and the wet etching treatment of indium tin oxide (ITO) which is the material of the upper layer wiring 4 are performed by the same treatment method as the above-mentioned conditions.

【0289】さらに、図53に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きい保護膜5パターン
を形成する。
Further, as shown in FIG. 53, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a protective film 5 pattern larger than the upper layer wiring 4 pattern.

【0290】つぎに、図54に示すように、この保護膜
5パターンをエッチングマスクとして用いてドライエッ
チング法により、絶縁性膜3のエッチングを行うことに
よって、TFD素子を得ることができる。
Next, as shown in FIG. 54, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the protective film 5 pattern as an etching mask.

【0291】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング処理条件と同様の処理条件
で行う。
Dry etching of the insulating film 3 is performed under the same processing conditions as the dry etching processing conditions for tantalum described above.

【0292】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0293】まず、図19に示すように、ガラス基板1
上に、下層配線2材料としてスパッタリング法によって
50nm〜500nmの膜厚のタンタルを膜形成する。
その後、この下層配線2材料であるタンタル上にフォト
リソグラフィー法により下層配線2パターンと同じレジ
スト6のパターンを形成する。
First, as shown in FIG. 19, the glass substrate 1
A film of tantalum having a film thickness of 50 nm to 500 nm is formed on the upper layer as a material of the lower layer wiring 2 by a sputtering method.
Then, the same pattern of the resist 6 as the pattern of the lower layer wiring 2 is formed on the tantalum which is the material of the lower layer wiring 2 by the photolithography method.

【0294】つぎに図25に示すように、このパターン
形成したレジスト6をエッチングマスクとして用いて、
下層配線2材料であるタンタルのドライエッチング処理
もしくはウェットエッチング処理を行う。
Next, as shown in FIG. 25, using this patterned resist 6 as an etching mask,
Tantalum, which is the material of the lower layer wiring 2, is subjected to dry etching processing or wet etching processing.

【0295】つぎに図60に示すように、下層配線2パ
ターン上に、スパッタリング法によって下層配線2と同
じ材料の絶縁性膜材料7であるタンタルを再度膜形成す
る。
Next, as shown in FIG. 60, tantalum, which is the insulating film material 7 of the same material as that of the lower layer wiring 2, is formed again on the lower layer wiring 2 pattern by the sputtering method.

【0296】このとき、スパッタリング装置内の圧力を
低くすると、タンタル原子の平均自由行程が長くなっ
て、パターンの影響を受けて素子近傍では膜厚が薄くな
り、図59に示すような形状になる。
At this time, if the pressure in the sputtering apparatus is lowered, the mean free path of tantalum atoms becomes long, and the film thickness becomes thin near the element due to the influence of the pattern, resulting in the shape shown in FIG. .

【0297】このとき、膜形成するタンタルの厚さは、
陽極酸化膜厚の2分の1以下となる厚さとする。ここで
たとえば、陽極酸化の膜厚を200nmにしたい場合に
は、100nm以下になるようにする。
At this time, the thickness of the tantalum film to be formed is
The thickness should be half or less of the anodized film thickness. Here, for example, if the film thickness of anodic oxidation is desired to be 200 nm, it is set to 100 nm or less.

【0298】つぎに図46に示すように、下層配線2上
に陽極酸化法によって絶縁性膜3を形成する。
Next, as shown in FIG. 46, the insulating film 3 is formed on the lower wiring 2 by the anodic oxidation method.

【0299】このとき、TFD素子近傍ではタンタルの
膜厚が薄くなっているため、素子間の中央部よりも酸化
膜の成長が止まるのが早く、このことによって素子間の
中央部には未陽極酸化部10を生じる。
At this time, since the film thickness of tantalum is thin near the TFD element, the growth of the oxide film stops earlier than in the central portion between the elements, which causes the non-anodized portion in the central portion between the elements. The oxidized portion 10 is generated.

【0300】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料である酸化インジウムスズ(I
TO)上にフォトリソグラフィー法により上層配線4と
同じレジスト6パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. After that, indium tin oxide (I
The same resist 6 pattern as the upper layer wiring 4 is formed on the TO) by the photolithography method.

【0301】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0302】上層配線4材料である酸化インジウムスズ
(ITO)のドライエッチング処理とウェットエッチン
グ処理は、前述の条件と同じ処理方法で行う。
The dry etching process and the wet etching process of indium tin oxide (ITO) which is the material of the upper layer wiring 4 are performed by the same processing method as the above-mentioned conditions.

【0303】さらに、図49に示すように、このパター
ン形成した上層配線4パターンをエッチングマスクとし
て用いて、ドライエッチング法により、絶縁性膜3のエ
ッチングを行うことにより、TFD素子を得ることがで
きる。
Further, as shown in FIG. 49, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the patterned upper layer wiring 4 pattern as an etching mask. .

【0304】絶縁性膜3のエッチングを行う際には、上
層配線4パターンを形成するために用いたレジスト6は
剥離してから行ってもよいし、剥離せずにそのまま絶縁
性膜3をエッチングし、その後レジスト6の剥離を行っ
てもよい。
When the insulating film 3 is etched, the resist 6 used for forming the upper wiring 4 pattern may be peeled off, or the insulating film 3 may be etched as it is without peeling. Then, the resist 6 may be peeled off thereafter.

【0305】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング処理と同様の処理条件で行
う。
The dry etching of the insulating film 3 is performed under the same processing conditions as the dry etching processing of tantalum described above.

【0306】また、図3に示すように、下層配線2材料
であるタンタルをエッチングする際に、酸素の流量をコ
ントロールすることにより、レジスト6と下層配線2材
料であるタンタルのエッチングレイトの比をコントロー
ルして、エッチング断面をテーパ形状にしてもよい。こ
の方法で形成したTFD素子は図50に示すようにな
り、上層配線4がよりオーバーラップしやすい構造とな
る。
Further, as shown in FIG. 3, when etching tantalum, which is the material for the lower layer wiring 2, by controlling the flow rate of oxygen, the ratio of the etching rate of the resist 6 and the tantalum, which is the material for the lower layer wiring 2, is adjusted. By controlling, the etching cross section may be tapered. The TFD element formed by this method is as shown in FIG. 50, and has a structure in which the upper layer wiring 4 is more likely to overlap.

【0307】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the above-described manufacturing method of the thin film diode will be described.

【0308】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を形成する。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is formed using the same manufacturing method as described above.

【0309】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料である酸化インジウムスズ(I
TO)上にフォトリソグラフィー法により上層配線4と
同じレジスト6パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. After that, indium tin oxide (I
The same resist 6 pattern as the upper layer wiring 4 is formed on the TO) by the photolithography method.

【0310】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0311】上層配線4材料である酸化インジウムスズ
(ITO)のドライエッチング処理とウェットエッチン
グ処理は、前述の条件と同じ処理方法で行う。
The dry etching process and the wet etching process of indium tin oxide (ITO) which is the material of the upper layer wiring 4 are performed by the same processing method as the above-mentioned conditions.

【0312】さらに、図51に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きいレジスト6パター
ンを形成する。
Further, as shown in FIG. 51, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a resist 6 pattern larger than the upper layer wiring 4 pattern.

【0313】つぎに、図52に示すように、この大きい
レジスト6をエッチングマスクとして用いてドライエッ
チング法によって、絶縁性膜3のエッチングを行うこと
により、TFD素子を得ることができる。
Next, as shown in FIG. 52, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the large resist 6 as an etching mask.

【0314】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング処理条件と同様の処理条件
で行う。
The dry etching of the insulating film 3 is performed under the same processing conditions as the dry etching processing condition of tantalum described above.

【0315】つぎに、以上説明した薄膜ダイオードの製
造方法と異なる実施例の製造方法を説明する。
Next, a manufacturing method of an embodiment different from the manufacturing method of the thin film diode described above will be described.

【0316】まず、前述の製造方法と同じ方法を用い
て、図46に示すような下層配線2パターンと絶縁性膜
との構造を形成する。
First, the structure of the lower layer wiring 2 pattern and the insulating film as shown in FIG. 46 is formed using the same manufacturing method as described above.

【0317】さらに、図47に示すように、この絶縁性
膜3上に上層配線4材料である酸化インジウムスズ(I
TO)をスッパッタリング法により膜形成する。その
後、この上層配線4材料である酸化インジウムスズ(I
TO)上にフォトリソグラフィー法により上層配線4と
同じレジスト6パターンを形成する。
Further, as shown in FIG. 47, on the insulating film 3, indium tin oxide (I
TO) is formed into a film by the spattering method. After that, indium tin oxide (I
The same resist 6 pattern as the upper layer wiring 4 is formed on the TO) by the photolithography method.

【0318】さらに、図48に示すように、このレジス
ト6パターンをエッチングマスクとして用いて、ドライ
エッチング法もしくはウェットエッチング法によって上
層配線4パターンを形成する。
Further, as shown in FIG. 48, using this resist 6 pattern as an etching mask, an upper layer wiring 4 pattern is formed by a dry etching method or a wet etching method.

【0319】上層配線4材料である酸化インジウムスズ
(ITO)のドライエッチング処理とウェットエッチン
グ処理は、前述の条件と同じ処理方法で行う。
The dry etching treatment and the wet etching treatment of indium tin oxide (ITO) which is the material of the upper layer wiring 4 are performed by the same treatment method as the above-mentioned conditions.

【0320】さらに、図53に示すように、このパター
ン形成した上層配線4パターン上のレジスト6を剥離
し、上層配線4パターンよりも大きい保護膜5パターン
を形成する。
Further, as shown in FIG. 53, the resist 6 on the patterned upper layer wiring 4 pattern is peeled off to form a protective film 5 pattern larger than the upper layer wiring 4 pattern.

【0321】つぎに、図54に示すように、この保護膜
5パターンをエッチングマスクとして用いてドライエッ
チング法によって、絶縁性膜3のエッチングを行うこと
により、TFD素子を得ることができる。
Next, as shown in FIG. 54, the TFD element can be obtained by etching the insulating film 3 by a dry etching method using the pattern of the protective film 5 as an etching mask.

【0322】絶縁性膜3のドライエッチングは、前述の
タンタルのドライエッチング処理条件と同様の処理条件
で行う。
The dry etching of the insulating film 3 is performed under the same processing conditions as the dry etching processing condition of tantalum described above.

【0323】以上説明した本発明の実施例の製造方法の
中で、下層配線2パターン上に絶縁性膜材料7を膜形成
する行程を含む製造方法では、絶縁性膜材料7としてタ
ンタルのかわりにアルミニウム(Al)を用いてもよ
い。
In the manufacturing method of the embodiment of the present invention described above, in the manufacturing method including the step of forming the insulating film material 7 on the lower wiring 2 pattern, tantalum is used as the insulating film material 7 instead of tantalum. Aluminum (Al) may be used.

【0324】この場合、アルミニウムのエッチング処理
には、リン酸と硝酸と酢酸と水の比が5:1:2:3と
なるように混合した溶液によって行う。
In this case, the aluminum etching treatment is carried out with a mixed solution of phosphoric acid, nitric acid, acetic acid and water in a ratio of 5: 1: 2: 3.

【0325】[0325]

【発明の効果】以上の説明で明らかなように、本発明に
よるアクティブ素子は、下層配線に対して上層配線がオ
ーバーラップしやすくなり、かつ素子部とその近傍で絶
縁性膜に膜質の違いを生じない。このため、段差部での
断線による素子欠陥が減少し、液晶表示装置の表示品質
を向上することができる。またさらに、下層配線のパタ
ーニングのときにアッシングによってレジストのパター
ン寸法を小さくさせる行程を含む製造方法においては、
フォトリソグラフィー法で形成したパターンよりもアク
ティブ素子のパターン寸法を小さくすることができるた
め、フォトリソグラフィー法の限界を越えたアクティブ
素子の微細化が可能である。
As is clear from the above description, in the active element according to the present invention, the upper layer wiring easily overlaps the lower layer wiring, and the difference in film quality of the insulating film between the element portion and its vicinity is caused. Does not happen. Therefore, element defects due to disconnection at the step portion are reduced, and the display quality of the liquid crystal display device can be improved. Furthermore, in the manufacturing method including the step of reducing the pattern dimension of the resist by ashing at the time of patterning the lower layer wiring,
Since the pattern size of the active element can be made smaller than the pattern formed by the photolithography method, the active element can be miniaturized beyond the limit of the photolithography method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例における液晶表示装置の構造と
製造方法を示す断面図である。
FIG. 1 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図2】従来の技術による液晶表示装置の構造と製造方
法を示す断面図である。
FIG. 2 is a cross-sectional view showing a structure and a manufacturing method of a conventional liquid crystal display device.

【図3】従来の技術による液晶表示装置の構造と製造方
法を示す断面図である。
FIG. 3 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device according to a conventional technique.

【図4】本発明の実施例における液晶表示装置の構造と
製造方法を示す断面図である。
FIG. 4 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図5】本発明の実施例における液晶表示装置の構造と
製造方法を示す断面図である。
FIG. 5 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図6】本発明の実施例における液晶表示装置の構造と
製造方法を示す断面図である。
FIG. 6 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図7】本発明の実施例における液晶表示装置の構造と
製造方法を示す断面図である。
FIG. 7 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図8】従来の技術による液晶表示装置の構造と製造方
法を示す断面図である。
FIG. 8 is a cross-sectional view showing a structure and a manufacturing method of a conventional liquid crystal display device.

【図9】従来の技術による液晶表示装置の構造と製造方
法を示す断面図である。
FIG. 9 is a cross-sectional view showing a structure and a manufacturing method of a conventional liquid crystal display device.

【図10】本発明の実施例における液晶表示装置の構造
と製造方法を示す断面図である。
FIG. 10 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図11】本発明の実施例における液晶表示装置の構造
と製造方法を示す断面図である。
FIG. 11 is a cross-sectional view showing the structure and the manufacturing method of the liquid crystal display device in the example of the present invention.

【図12】本発明の実施例における液晶表示装置の構造
と製造方法を示す断面図である。
FIG. 12 is a cross-sectional view showing a structure and a manufacturing method of a liquid crystal display device in an example of the present invention.

【図13】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 13 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図14】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 14 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図15】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 15 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図16】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 16 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図17】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 17 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図18】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 18 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図19】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 19 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図20】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 20 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図21】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 21 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図22】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 22 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図23】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 23 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図24】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 24 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図25】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 25 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図26】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 26 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図27】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 27 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図28】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 28 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図29】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 29 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図30】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 30 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図31】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 31 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図32】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 32 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図33】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 33 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図34】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 34 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図35】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 35 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図36】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 36 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図37】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 37 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図38】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 38 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図39】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 39 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図40】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 40 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図41】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 41 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図42】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 42 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図43】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 43 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図44】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 44 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図45】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 45 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図46】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 46 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図47】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 47 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図48】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 48 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図49】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 49 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図50】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 50 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図51】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 51 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図52】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 52 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図53】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 53 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図54】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 54 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図55】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 55 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図56】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 56 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図57】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 57 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図58】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 58 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図59】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 59 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図60】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 60 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【図61】本発明の実施例における液晶表示装置の製造
方法を示す断面図である。
FIG. 61 is a cross-sectional view showing the method of manufacturing the liquid crystal display device in the example of the present invention.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 下層配線 3 絶縁性膜 4 上層配線 5 保護膜 6 レジスト 7 絶縁性膜材料 10 未陽極酸化領域 1 glass substrate 2 lower layer wiring 3 insulating film 4 upper layer wiring 5 protective film 6 resist 7 insulating film material 10 unanodized region

Claims (37)

【特許請求の範囲】[Claims] 【請求項1】 下層配線と下層配線の表面に設ける絶縁
性膜と絶縁性膜上に設ける上層配線とを備え、下層配線
の断面形状、あるいは下層配線と絶縁性膜との断面形状
は段差を有することを特徴とする液晶表示装置。
1. A lower layer wiring and an insulating film provided on the surface of the lower layer wiring and an upper layer wiring provided on the insulating film, wherein the cross-sectional shape of the lower layer wiring or the cross-sectional shape of the lower layer wiring and the insulating film has a step. A liquid crystal display device having.
【請求項2】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって下層配線材料をエッチングし
た後、レジストをアッシング処理することによってレジ
ストのパターン寸法を小さくし、さらにこのパターン寸
法を小さくしたレジストをエッチングマスクとして用い
てドライエッチング法もしくはウェットエッチング法に
よって厚さ方向の途中まで下層配線材料のエッチングを
行い、下層配線を形成し、この下層配線上に絶縁性膜と
上層配線とを形成することを特徴とする液晶表示装置の
製造方法。
2. A lower layer wiring material is film-formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist as an etching mask. After the wiring material is etched, the resist pattern size is reduced by ashing the resist, and the resist with the reduced pattern size is used as an etching mask by the dry etching method or the wet etching method to the middle of the thickness direction. A method for manufacturing a liquid crystal display device, comprising: etching a lower layer wiring material to form a lower layer wiring; and forming an insulating film and an upper layer wiring on the lower layer wiring.
【請求項3】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、第1のレジストを剥離し、この下
層配線材料パターン上に第1のレジストよりもパターン
寸法の小さい第2のレジストのパターンを形成し、さら
にこの第2のレジストをエッチングマスクとして用いて
ドライエッチング法もしくはウェットエッチング法によ
って厚さ方向の途中まで下層配線材料のエッチングを行
い、下層配線を形成し、この下層配線上に絶縁性膜と上
層配線とを形成することを特徴とする液晶表示装置の製
造方法。
3. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by a photolithography method, and dry etching is performed by using the first resist as an etching mask. Method or wet etching method is used to etch the lower layer wiring material, the first resist is peeled off, and a pattern of a second resist having a smaller pattern size than the first resist is formed on the lower layer wiring material pattern. Using the second resist as an etching mask, the lower layer wiring material is etched by dry etching or wet etching to the middle of the thickness direction to form a lower layer wiring, and an insulating film and an upper layer wiring are formed on the lower layer wiring. And a method for manufacturing a liquid crystal display device, the method comprising:
【請求項4】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストのパターンを形成し、このレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって厚さ方向の途中まで下層配
線材料をエッチングした後、レジストをアッシング処理
することによってレジストのパターン寸法を小さくし、
さらにこのパターン寸法を小さくしたレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって下層配線材料のエッチング
を行い下層配線を形成し、この下層配線上に絶縁性膜と
上層配線とを形成することを特徴とする液晶表示装置の
製造方法。
4. A lower wiring material is formed on a glass substrate, a resist pattern is formed on the lower wiring material by a photolithography method, and the resist is used as an etching mask by a dry etching method or a wet etching method. After etching the lower layer wiring material halfway in the thickness direction, the resist pattern size is reduced by ashing the resist,
Further, by using the resist having the reduced pattern size as an etching mask, the lower layer wiring material is etched by a dry etching method or a wet etching method to form a lower layer wiring, and an insulating film and an upper layer wiring are formed on the lower layer wiring. A method for manufacturing a liquid crystal display device, comprising:
【請求項5】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして使用してドライエッチン
グ法もしくはウェットエッチング法によって厚さ方向の
途中まで下層配線材料をエッチングした後、第1のレジ
ストを剥離し、さらにフォトリソグラフィー法によりこ
の下層配線材料パターン上に第1のレジストよりもパタ
ーン寸法の小さい第2のレジストのパターンを形成し、
さらにこの第2のレジストをエッチングマスクとして用
いてドライエッチング法もしくはウェットエッチング法
によって下層配線材料のエッチングを行い下層配線を形
成し、この下層配線上に絶縁性膜と上層配線とを形成す
ることを特徴とする液晶表示装置の製造方法。
5. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by a photolithography method, and the first resist is used as an etching mask to perform a dry process. After etching the lower layer wiring material halfway in the thickness direction by an etching method or a wet etching method, the first resist is peeled off, and a photolithography method is used to form a pattern dimension larger than that of the first resist on the lower layer wiring material pattern. Forming a small second resist pattern,
Further, by using the second resist as an etching mask, the lower layer wiring material is etched by a dry etching method or a wet etching method to form a lower layer wiring, and an insulating film and an upper layer wiring are formed on the lower layer wiring. A method for manufacturing a characteristic liquid crystal display device.
【請求項6】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって厚さ方向の途中
まで下層配線材料をエッチングした後、第1のレジスト
を剥離し、さらにフォトリソグラフィー法により、この
下層配線材料パターン上に第1のレジストよりもパター
ン寸法の大きい第2のレジストのパターンを形成し、さ
らにこの第2のレジストをエッチングマスクとして用い
てドライエッチング法もしくはウェットエッチング法に
よって下層配線材料のエッチングを行い下層配線を形成
し、この下層配線上に絶縁性膜と上層配線とを形成する
ことを特徴とする液晶表示装置の製造方法。
6. A film of a lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by a photolithography method, and a dry etching method is performed by using the first resist as an etching mask. Alternatively, the lower-layer wiring material is etched halfway in the thickness direction by the wet etching method, the first resist is peeled off, and the pattern dimension of the lower-layer wiring material pattern is larger than that of the first resist by the photolithography method. A pattern of a second resist is formed, the lower layer wiring material is etched by a dry etching method or a wet etching method using the second resist as an etching mask to form a lower layer wiring, and an insulating property is formed on the lower layer wiring. Liquid crystal characterized by forming a film and upper wiring Manufacturing method of display device.
【請求項7】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、第1のレジストを剥離し、この下
層配線材料パターン上に下層配線材料と同じ材料である
絶縁性膜材料を膜形成し、この絶縁性膜材料上に第1の
レジストよりもパターン寸法の大きい第2のレジストの
パターンを形成し、さらにこの第2のレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって絶縁性膜材料のエッチング
を行い下層配線を形成し、この下層配線上に絶縁性膜と
上層配線とを形成することを特徴とする液晶表示装置の
製造方法。
7. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by photolithography, and dry etching is performed using the first resist as an etching mask. Method or wet etching method is used to etch the lower layer wiring material, then the first resist is peeled off, and an insulating film material that is the same material as the lower layer wiring material is formed on the lower layer wiring material pattern. A pattern of a second resist having a pattern size larger than that of the first resist is formed on the material, and the insulating film material is etched by a dry etching method or a wet etching method using the second resist as an etching mask. Then, the lower layer wiring is formed, and the insulating film and the upper layer wiring are formed on the lower layer wiring. A method for manufacturing a liquid crystal display device, comprising:
【請求項8】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、第1のレジストを剥離し、この下
層配線材料パターン上に下層配線材料と同じ材料である
絶縁性膜材料を膜形成し、この絶縁性膜材料上に第1の
レジストよりもパターン寸法の小さい第2のレジストの
パターンを形成し、さらにこの第2のレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって絶縁性膜材料のエッチング
を行い下層配線を形成し、この下層配線上に絶縁性膜と
上層配線とを形成することを特徴とする液晶表示装置の
製造方法。
8. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by a photolithography method, and dry etching is performed using the first resist as an etching mask. Method or wet etching method is used to etch the lower layer wiring material, then the first resist is peeled off, and an insulating film material that is the same material as the lower layer wiring material is formed on the lower layer wiring material pattern. A pattern of a second resist having a pattern size smaller than that of the first resist is formed on the material, and the insulating film material is etched by a dry etching method or a wet etching method using the second resist as an etching mask. Then, the lower layer wiring is formed, and the insulating film and the upper layer wiring are formed on the lower layer wiring. A method for manufacturing a liquid crystal display device, comprising:
【請求項9】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、第1のレジストを剥離し、この下
層配線材料パターン上に下層配線材料とは異なる材料で
ある絶縁性膜材料を膜形成し、この絶縁性膜材料上に第
1のレジストよりもパターン寸法の大きい第2のレジス
トのパターンを形成し、さらにこの第2のレジストをエ
ッチングマスクとして用いてドライエッチング法もしく
はウェットエッチング法によって絶縁性膜材料のエッチ
ングを行い下層配線を形成し、この下層配線上に絶縁性
膜と上層配線とを形成することを特徴とする液晶表示装
置の製造方法。
9. A lower wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower wiring material by a photolithography method, and the first resist is used as an etching mask for dry etching. Method or wet etching method is used to etch the lower layer wiring material, and then the first resist is peeled off, and an insulating film material, which is a material different from the lower layer wiring material, is formed on the lower layer wiring material pattern to form the insulating film. A pattern of a second resist having a pattern size larger than that of the first resist is formed on the film material, and the insulating film material is etched by a dry etching method or a wet etching method using the second resist as an etching mask. To form the lower layer wiring, and form the insulating film and the upper layer wiring on the lower layer wiring. A method for manufacturing a liquid crystal display device, comprising:
【請求項10】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、第1のレジストを剥離し、この下
層配線材料パターン上に下層配線材料とは異なる材料で
ある絶縁性膜材料を膜形成し、この絶縁性膜材料上に第
1のレジストよりもパターン寸法の小さい第2のレジス
トのパターンを形成し、さらにこの第2のレジストをエ
ッチングマスクとして用いてドライエッチング法もしく
はウェットエッチング法によって絶縁性膜材料のエッチ
ングを行い下層配線を形成し、この下層配線上に絶縁性
膜と上層配線とを形成することを特徴とする液晶表示装
置の製造方法。
10. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by a photolithography method, and dry etching is performed using the first resist as an etching mask. Method or wet etching method is used to etch the lower layer wiring material, and then the first resist is peeled off, and an insulating film material, which is a material different from the lower layer wiring material, is formed on the lower layer wiring material pattern to form the insulating film. A pattern of a second resist having a pattern size smaller than that of the first resist is formed on the film material, and the insulating film material is etched by a dry etching method or a wet etching method using the second resist as an etching mask. Form the lower layer wiring, and form the insulating film and the upper layer wiring on the lower layer wiring. A method for manufacturing a liquid crystal display device, comprising:
【請求項11】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法によって下層配線材料
をエッチングした後、この下層配線材料パターン上に下
層配線材料と同じ材料である絶縁性膜材料を膜形成した
後、第1のレジストとともにレジスト上の絶縁性膜材料
を剥離し、この下層配線材料と絶縁性膜材料との上に第
1のレジストよりもパターン寸法の大きい第2のレジス
トのパターンを形成し、さらにこの第2のレジストをエ
ッチングマスクとして用いてドライエッチング法もしく
はウェットエッチング法によって絶縁性膜材料のエッチ
ングを行い下層配線を形成し、この下層配線上に絶縁性
膜と上層配線とを形成することを特徴とする液晶表示装
置の製造方法。
11. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by a photolithography method, and the first resist is used as an etching mask for dry etching. Method or wet etching method is used to etch the lower layer wiring material, and then an insulating film material, which is the same material as the lower layer wiring material, is formed on the lower layer wiring material pattern, and then the insulating film on the resist is formed together with the first resist. The material is peeled off, a pattern of a second resist having a pattern dimension larger than that of the first resist is formed on the lower layer wiring material and the insulating film material, and the second resist is used as an etching mask. Lower layer wiring by etching the insulating film material by dry etching method or wet etching method Is formed, and an insulating film and an upper layer wiring are formed on the lower layer wiring, and a method for manufacturing a liquid crystal display device.
【請求項12】 ガラス基板上に下層配線材料を膜形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストのパターンを形成し、この第1のレジ
ストをエッチングマスクとして用いてドライエッチング
法もしくはウェットエッチング法により下層配線材料を
エッチングした後、この下層配線材料パターン上に下層
配線材料とは異なる材料である絶縁性膜材料を膜形成し
た後、第1のレジストとともにレジスト上の絶縁性膜材
料を剥離し、この下層配線材料と絶縁性膜材料との上に
第1のレジストよりもパターン寸法の大きい第2のレジ
ストのパターンを形成し、さらにこの第2のレジストを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって絶縁性膜材料のエッ
チングを行い下層配線を形成し、この下層配線上に絶縁
性膜と上層配線とを形成することを特徴とする液晶表示
装置の製造方法。
12. A film of a lower layer wiring material is formed on a glass substrate, a pattern of a first resist is formed on the lower layer wiring material by photolithography, and dry etching is performed using the first resist as an etching mask. Method or wet etching method is used to etch the lower layer wiring material, and then an insulating film material, which is a material different from the lower layer wiring material, is formed on the lower layer wiring material pattern. The film material is peeled off, a pattern of a second resist having a pattern size larger than that of the first resist is formed on the lower layer wiring material and the insulating film material, and the second resist is used as an etching mask. By etching the insulating film material by dry etching or wet etching. A method of manufacturing a liquid crystal display device, which comprises forming a line and forming an insulating film and an upper layer wiring on the lower layer wiring.
【請求項13】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
ってレジストのパターンを形成し、このレジストをエッ
チングマスクとして使用してドライエッチング法もしく
はウェットエッチング法によって厚さ方向の途中まで下
層配線材料をエッチングした後、レジストを剥離し、陽
極酸化法により絶縁性膜を形成すると同時に下層配線の
パターニングを行い、この上に上層配線を形成すること
を特徴とする液晶表示装置の製造方法。
13. A lower wiring material is formed on a glass substrate, a resist pattern is formed on the lower wiring material by a photolithography method, and the resist is used as an etching mask by a dry etching method or a wet etching method. After etching the lower layer wiring material partway in the thickness direction, the resist is peeled off, an insulating film is formed by an anodic oxidation method, at the same time the lower layer wiring is patterned, and the upper layer wiring is formed on this. Liquid crystal display device manufacturing method.
【請求項14】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストのパターンを形成し、このレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって下層配線材料をエッチング
した後、レジストを剥離し、この下層配線材料パターン
上に、下層配線材料と同じ材料の絶縁性膜材料を膜形成
し、さらに、陽極酸化法により絶縁性膜を形成した後、
この上に上層配線を形成することを特徴とする液晶表示
装置の製造方法。
14. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist as an etching mask. After etching the wiring material, the resist is peeled off, on this lower layer wiring material pattern, an insulating film material of the same material as the lower layer wiring material is formed into a film, and further, after forming an insulating film by an anodizing method,
A method of manufacturing a liquid crystal display device, which comprises forming an upper layer wiring thereon.
【請求項15】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって下層配線材料をエッチングし
た後、レジストを剥離し、この下層配線材料パターン上
に下層配線材料と異なる材料の絶縁性膜材料を膜形成
し、さらに陽極酸化法により絶縁性膜を形成した後、こ
の上に上層配線を形成することを特徴とする液晶表示装
置の製造方法。
15. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring is formed by a dry etching method or a wet etching method using the resist as an etching mask. After etching the material, the resist is peeled off, an insulating film material of a material different from that of the lower layer wiring material is formed on this lower layer wiring material pattern, and an insulating film is further formed by an anodic oxidation method. A method for manufacturing a liquid crystal display device, which comprises forming an upper wiring.
【請求項16】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって下層配線材料をエッチング
し、この下層配線材料パターン上に、下層配線材料と同
じ材料の絶縁性膜材料を膜形成した後、レジストととも
にレジスト上の絶縁性膜材料を剥離し、さらに陽極酸化
法により絶縁性膜を形成した後、この上に上層配線を形
成することを特徴とする液晶表示装置の製造方法。
16. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring is formed by a dry etching method or a wet etching method using the resist as an etching mask. After the material is etched and an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating property is further improved by the anodic oxidation method. A method for manufacturing a liquid crystal display device, comprising forming a film and then forming an upper layer wiring thereon.
【請求項17】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって下層配線材料をエッチング
し、この下層配線材料パターン上に下層配線材料と異な
る材料の絶縁性膜材料を膜形成した後、レジストととも
に絶縁性膜材料を剥離し、さらに、陽極酸化法により絶
縁性膜を形成した後、この上に上層配線を形成すること
を特徴とする液晶表示装置の製造方法。
17. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer wiring is formed by a dry etching method or a wet etching method using the resist as an etching mask. After etching the material and forming an insulating film material of a different material from the lower wiring material on this lower wiring material pattern, peeling the insulating film material together with the resist, and further forming an insulating film by the anodizing method. After that, a method for manufacturing a liquid crystal display device is characterized in that an upper layer wiring is formed thereon.
【請求項18】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって厚さ方向の途中まで下層配線
材料をエッチングした後、レジストを剥離し、陽極酸化
法により絶縁性膜と未陽極酸化部とを形成し、この上に
上層配線を形成し、この上層配線パターンをエッチング
マスクとして絶縁性膜と未陽極酸化部とをエッチングす
ることを特徴とする液晶表示装置の製造方法。
18. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the resist pattern is formed by a dry etching method or a wet etching method using the resist as an etching mask. After etching the lower layer wiring material halfway in the direction, the resist is peeled off, an insulating film and an unanodized portion are formed by an anodic oxidation method, an upper layer wiring is formed on this, and this upper layer wiring pattern is used as an etching mask. A method of manufacturing a liquid crystal display device, characterized in that the insulating film and the unanodized portion are etched.
【請求項19】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって厚さ方向の途中まで下層配線
材料をエッチングした後、レジストを剥離し、陽極酸化
法により絶縁性膜と未陽極酸化部とを形成し、この上に
上層配線パターンを形成し、さらにこの上層配線パター
ン上に上層配線パターンよりも大きなレジストパターン
を形成し、このレジストパターンをエッチングマスクと
して用いて絶縁性膜と未陽極酸化部とをエッチングする
ことを特徴とする液晶表示装置の製造方法。
19. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the resist pattern is used as an etching mask to obtain a thickness by a dry etching method or a wet etching method. After etching the lower layer wiring material halfway in the direction, the resist is peeled off, an insulating film and an unanodized portion are formed by an anodic oxidation method, an upper layer wiring pattern is formed on this, and further on this upper layer wiring pattern. A method for manufacturing a liquid crystal display device, wherein a resist pattern larger than the upper wiring pattern is formed on the substrate, and the insulating film and the unanodized portion are etched using the resist pattern as an etching mask.
【請求項20】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストをエッチン
グマスクとして用いてドライエッチング法もしくはウェ
ットエッチング法によって厚さ方向の途中まで下層配線
材料をエッチングした後、レジストを剥離し、陽極酸化
法により絶縁性膜と未陽極酸化部とを形成し、この上に
上層配線を形成し、この上層配線パターン上にさらに保
護膜をパターン形成し、この保護膜パターンをエッチン
グマスクとして用いて絶縁性膜と未陽極酸化部とをエッ
チングすることを特徴とする液晶表示装置の製造方法。
20. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the resist pattern is formed by a dry etching method or a wet etching method using the resist as an etching mask. After etching the lower layer wiring material halfway in the direction, the resist is peeled off, an insulating film and an unanodized portion are formed by an anodic oxidation method, an upper layer wiring is formed on this, and further on this upper layer wiring pattern. A method for manufacturing a liquid crystal display device, which comprises patterning a protective film, and etching the insulating film and the unanodized portion using the protective film pattern as an etching mask.
【請求項21】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって厚さ方向の途中
まで下層配線材料をエッチングした後、第1のレジスト
を剥離し、陽極酸化法によって絶縁性膜と未陽極酸化部
とを形成し、さらにこの下層配線材料パターン上に第1
のレジストよりもパターン寸法の大きい第2のレジスト
パターンを形成し、さらにこの第2のレジストをエッチ
ングマスクとして用いてドライエッチング法もしくはウ
ェットエッチング法によって絶縁性膜と未陽極酸化部の
エッチングを行って、この上に上層配線を形成すること
を特徴とする液晶表示装置の製造方法。
21. A lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by photolithography, and the first resist pattern is used as an etching mask by a dry etching method or After etching the lower layer wiring material to the middle of the thickness direction by the wet etching method, the first resist is peeled off, an insulating film and an unanodized portion are formed by the anodic oxidation method, and further on the lower layer wiring material pattern. First
Forming a second resist pattern having a pattern size larger than that of the resist, and using the second resist as an etching mask to etch the insulating film and the unanodized portion by a dry etching method or a wet etching method. A method for manufacturing a liquid crystal display device, which comprises forming an upper layer wiring thereon.
【請求項22】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングし、第1のレジストを剥離した後、この下層
配線材料パターン上に、下層配線材料と同じ材料の絶縁
性膜材料を膜形成し、さらに陽極酸化法により絶縁性膜
と未陽極酸化部とを形成した後、さらにこの下層配線材
料パターン上に第1のレジストよりもパターン寸法の大
きい第2のレジストパターンを形成し、さらにこの第2
のレジストをエッチングマスクとして用いてドライエッ
チング法もしくはウェットエッチング法によって絶縁性
膜と未陽極酸化部のエッチングを行って、この上に上層
配線を形成することを特徴とする液晶表示装置の製造方
法。
22. A lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by a photolithography method, and the first resist pattern is used as an etching mask by a dry etching method or After etching the lower layer wiring material by the wet etching method and peeling off the first resist, an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern and further insulated by the anodic oxidation method. After forming the conductive film and the non-anodized portion, a second resist pattern having a pattern size larger than that of the first resist is further formed on the lower layer wiring material pattern, and the second resist pattern is further formed.
A method for manufacturing a liquid crystal display device, characterized in that the insulating film and the unanodized portion are etched by a dry etching method or a wet etching method using the resist as an etching mask, and an upper wiring is formed thereon.
【請求項23】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングし、第1のレジストを剥離した後、この下層
配線材料パターン上に下層配線材料とは異なる材料の絶
縁性膜材料を膜形成し、さらに陽極酸化法により絶縁性
膜を形成した後、さらにこの下層配線材料パターン上に
第1のレジストよりもパターン寸法の大きい第2のレジ
ストパターンを形成し、さらにこの第2のレジストをエ
ッチングマスクとして用いてドライエッチング法もしく
はウェットエッチング法によって絶縁性膜のエッチング
を行って、この上に上層配線を形成することを特徴とす
る液晶表示装置の製造方法。
23. A lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by photolithography, and the first resist pattern is used as an etching mask by a dry etching method or After etching the lower layer wiring material by the wet etching method and peeling off the first resist, an insulating film material different from the lower layer wiring material is formed on the lower layer wiring material pattern and further insulated by the anodization method. After forming the conductive film, a second resist pattern having a pattern size larger than that of the first resist is formed on the lower layer wiring material pattern, and the second resist pattern is used as an etching mask by a dry etching method or The insulating film is etched by the wet etching method, and A method for manufacturing a liquid crystal display device, which comprises forming a layer wiring.
【請求項24】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングし、この下層配線材料パターン上に下層配線
材料と同じ材料の絶縁性膜材料を膜形成した後、第1の
レジストとともにレジスト上の絶縁性膜材料を剥離し、
さらに、陽極酸化法により絶縁性膜と未陽極酸化部とを
形成した後、さらにこの下層配線材料パターン上に第1
のレジストよりもパターン寸法の大きい第2のレジスト
パターンを形成し、さらにこの第2のレジストをエッチ
ングマスクとして使用してドライエッチング法もしくは
ウェットエッチング法によって絶縁性膜と未陽極酸化部
のエッチングを行って、この上に上層配線を形成するこ
とを特徴とする液晶表示装置の製造方法。
24. A lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by a photolithography method, and the first resist pattern is used as an etching mask by a dry etching method or The lower layer wiring material is etched by a wet etching method, an insulating film material of the same material as the lower layer wiring material is formed on the lower layer wiring material pattern, and then the insulating film material on the resist is peeled off together with the first resist. ,
Further, after forming an insulating film and a non-anodized portion by an anodic oxidation method, a first layer is further formed on the lower wiring material pattern.
Forming a second resist pattern having a pattern size larger than that of the resist, and using the second resist as an etching mask, the insulating film and the unanodized portion are etched by the dry etching method or the wet etching method. Then, a method for manufacturing a liquid crystal display device, characterized in that an upper layer wiring is formed thereon.
【請求項25】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
り第1のレジストパターンを形成し、この第1のレジス
トをエッチングマスクとして用いてドライエッチング法
もしくはウェットエッチング法によって下層配線材料を
エッチングし、この下層配線材料パターン上に、下層配
線材料とは異なる材料の絶縁性膜材料を膜形成した後、
レジストとともにレジスト上の絶縁性膜材料を剥離し、
さらに陽極酸化法により絶縁性膜を形成した後、さらに
この下層配線材料パターン上に第1のレジストよりもパ
ターン寸法の大きい第2のレジストパターンを形成し、
さらにこの第2のレジストをエッチングマスクとして用
いてドライエッチング法もしくはウェットエッチング法
によって絶縁性膜のエッチングを行って、この上に上層
配線を形成することを特徴とする液晶表示装置の製造方
法。
25. A lower layer wiring material is formed on a glass substrate, a first resist pattern is formed on the lower layer wiring material by a photolithography method, and the first resist pattern is used as an etching mask by a dry etching method or After etching the lower layer wiring material by the wet etching method, after forming an insulating film material of a material different from the lower layer wiring material on the lower layer wiring material pattern,
Peel off the insulating film material on the resist together with the resist,
Further, after forming an insulating film by an anodic oxidation method, a second resist pattern having a pattern size larger than that of the first resist is further formed on this lower layer wiring material pattern,
Further, a method for manufacturing a liquid crystal display device, characterized in that the insulating film is etched by a dry etching method or a wet etching method using the second resist as an etching mask, and an upper wiring is formed thereon.
【請求項26】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に、下層配線材料と同じ材料の絶縁性膜材
料を膜形成し、さらに、陽極酸化法により絶縁性膜と未
陽極酸化部とを形成した後、さらにこの下層配線材料パ
ターン上に上層配線パターンを形成し、この上層配線パ
ターンをエッチングマスクとして用いて絶縁性膜と未陽
極酸化部とをエッチングすることを特徴とする液晶表示
装置の製造方法。
26. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and the resist is stripped off, an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern. A liquid crystal characterized by further forming an upper layer wiring pattern on the lower layer wiring material pattern and etching the insulating film and the unanodized portion using the upper layer wiring pattern as an etching mask. Manufacturing method of display device.
【請求項27】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に下層配線材料と同じ材料の絶縁性膜材料
を膜形成し、さらに、陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に、上層配線パターンを形成し、さらにこの上層
配線パターン上に上層配線パターンよりも大きなレジス
トパターンを形成し、このレジストパターンをエッチン
グマスクとして用いて絶縁性膜と未陽極酸化部とをエッ
チングマスクとして絶縁性膜と未陽極酸化部とをエッチ
ングすることを特徴とする液晶表示装置の製造方法。
27. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After etching the wiring material and peeling off this resist, an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern, and further, the insulating film and the unanodized portion are formed by the anodic oxidation method. After forming and, further forming an upper layer wiring pattern on this lower layer wiring material pattern, further forming a resist pattern larger than the upper layer wiring pattern on this upper layer wiring pattern, using this resist pattern as an etching mask The insulating film and the non-anodized part are used as an etching mask. A method for manufacturing a liquid crystal display device, which comprises etching the edge film and the unanodized portion.
【請求項28】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に下層配線材料と同じ材料の絶縁性膜材料
を膜形成し、さらに、陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に上層配線パターンを形成し、この上層配線パタ
ーン上にさらに保護膜をパターン形成し、この保護膜パ
ターンをエッチングマスクとして用いて絶縁性膜と未陽
極酸化部とをエッチングマスクとして絶縁性膜と未陽極
酸化部とをエッチングすることを特徴とする液晶表示装
置の製造方法。
28. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After etching the wiring material and peeling off this resist, an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern, and further, the insulating film and the unanodized portion are formed by the anodic oxidation method. After forming the and, an upper layer wiring pattern is further formed on the lower layer wiring material pattern, a protective film is further formed on the upper layer wiring pattern, and the insulating film and the insulating film are not formed by using the protective film pattern as an etching mask. Etching the insulating film and unanodized part using the anodized part as an etching mask A method for manufacturing a liquid crystal display device, comprising:
【請求項29】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に下層配線材料と異なる材料の絶縁性膜材
料を膜形成し、さらに、陽極酸化法により絶縁性膜と未
陽極酸化部とを形成した後、さらにこの下層配線材料パ
ターン上に上層配線パターンを形成し、この上層配線パ
ターンをエッチングマスクとして用いて絶縁性膜と未陽
極酸化部とをエッチングすることを特徴とする液晶表示
装置の製造方法。
29. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and the resist is stripped off, an insulating film material different from the lower wiring material is formed on the lower wiring material pattern, and the insulating film and the non-anodized portion are further formed by the anodic oxidation method. A liquid crystal display characterized by further forming an upper layer wiring pattern on the lower layer wiring material pattern, and etching the insulating film and the non-anodized portion using the upper layer wiring pattern as an etching mask. Device manufacturing method.
【請求項30】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に下層配線材料と異なる材料の絶縁性膜材
料を膜形成し、さらに陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に上層配線パターンを形成し、さらにこの上層配
線パターン上に上層配線パターンよりも大きなレジスト
パターンを形成し、このレジストパターンをエッチング
マスクとして用いて絶縁性膜と未陽極酸化部とをエッチ
ングマスクとして絶縁性膜と未陽極酸化部とをエッチン
グすることを特徴とする液晶表示装置の製造方法。
30. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and the resist is peeled off, an insulating film material of a material different from the lower wiring material is formed on the lower wiring material pattern, and an insulating film and an unanodized portion are further formed by an anodic oxidation method. After forming the above, an upper layer wiring pattern is further formed on this lower layer wiring material pattern, and a resist pattern larger than the upper layer wiring pattern is further formed on this upper layer wiring pattern, and this resist pattern is used as an etching mask for insulation. Insulate the film and the unanodized part with an etching mask A method for manufacturing a liquid crystal display device, which comprises etching the conductive film and an unanodized portion.
【請求項31】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、このレジストを剥離した後、この下層配線材
料パターン上に下層配線材料と異なる材料の絶縁性膜材
料を膜形成し、さらに陽極酸化法により絶縁性膜と未陽
極酸化部とを形成した後、さらにこの下層配線材料パタ
ーン上に上層配線パターンを形成し、この上層配線パタ
ーン上にさらに保護膜をパターン形成し、この保護膜パ
ターンをエッチングマスクとして用いて絶縁性膜と未陽
極酸化部とをエッチングマスクとして絶縁性膜と未陽極
酸化部とをエッチングすることを特徴とする液晶表示装
置の製造方法。
31. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and the resist is peeled off, an insulating film material of a material different from the lower wiring material is formed on the lower wiring material pattern, and an insulating film and an unanodized portion are further formed by an anodic oxidation method. Then, an upper layer wiring pattern is further formed on this lower layer wiring material pattern, a protective film is further patterned on this upper layer wiring pattern, and the insulating film and the non-anodic layer are formed by using this protective film pattern as an etching mask. Etching the insulating film and the unanodized part using the oxidized part as an etching mask A method for manufacturing a liquid crystal display device, comprising:
【請求項32】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と同じ材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、陽極酸化法
によって絶縁性膜と未陽極酸化部とを形成した後、さら
にこの下層配線材料パターン上に上層配線パターンを形
成し、この上層配線パターンをエッチングマスクとして
用いて絶縁性膜と未陽極酸化部とをエッチングすること
を特徴とする液晶表示装置の製造方法。
32. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of the same material as the lower wiring material is formed on the lower wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating film is anodized. And an unanodized part are formed, an upper layer wiring pattern is further formed on the lower layer wiring material pattern, and the insulating film and the unanodized part are etched using the upper layer wiring pattern as an etching mask. A method for manufacturing a characteristic liquid crystal display device.
【請求項33】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と同じ材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、陽極酸化法
によって絶縁性膜と未陽極酸化部とを形成した後、さら
にこの下層配線材料パターン上に上層配線パターンを形
成し、さらにこの上層配線パターン上に上層配線パター
ンよりも大きなレジストパターンを形成し、このレジス
トパターンをエッチングマスクとして用いて絶縁性膜と
未陽極酸化部とをエッチングマスクとして絶縁性膜と未
陽極酸化部とをエッチングすることを特徴とする液晶表
示装置の製造方法。
33. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of the same material as the lower wiring material is formed on the lower wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating film is anodized. And an unanodized portion are formed, an upper layer wiring pattern is further formed on this lower layer wiring material pattern, a resist pattern larger than the upper layer wiring pattern is formed on this upper layer wiring pattern, and this resist pattern is etched. The insulating film and the unanodized portion are used as a mask to etch A method for manufacturing a liquid crystal display device, which comprises etching an insulating film and a non-anodized portion as a etching mask.
【請求項34】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と同じ材料の絶縁性膜材料を膜形成した後、レジストと
ともにレジスト上の絶縁性膜材料を剥離し、さらに、陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に上層配線パタ
ーンを形成し、この上層配線パターン上にさらに保護膜
をパターン形成し、この保護膜パターンをエッチングマ
スクとして用いて絶縁性膜と未陽極酸化部とをエッチン
グマスクとして絶縁性膜と未陽極酸化部とをエッチング
することを特徴とする液晶表示装置の製造方法。
34. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of the same material as the lower layer wiring material is formed on this lower layer wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and further insulation is performed by the anodic oxidation method. After forming the conductive film and the unanodized portion, an upper layer wiring pattern is further formed on the lower layer wiring material pattern, a protective film is further formed on the upper layer wiring pattern, and the protective film pattern is used as an etching mask. Using the insulating film and the unanodized portion as an etching mask And a non-anodized portion are etched.
【請求項35】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と異なる材料の絶縁性膜材料を膜形成した後、レジスト
とともにレジスト上の絶縁性膜材料を剥離し、さらに陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に上層配線パタ
ーンを形成し、この上層配線パターンをエッチングマス
クとして用いて絶縁性膜と未陽極酸化部とをエッチング
することを特徴とする液晶表示装置の製造方法。
35. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of a material different from the lower wiring material is formed on this lower wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating property is further improved by the anodic oxidation method. After forming the film and the unanodized part, further forming an upper layer wiring pattern on the lower layer wiring material pattern, and etching the insulating film and the unanodized part using the upper layer wiring pattern as an etching mask. A method for manufacturing a liquid crystal display device, comprising:
【請求項36】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と異なる材料の絶縁性膜材料を膜形成した後、レジスト
とともにレジスト上の絶縁性膜材料を剥離し、さらに陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に、上層配線パ
ターンを形成し、さらにこの上層配線パターン上に上層
配線パターンよりも大きなレジストパターンを形成し、
このレジストパターンをエッチングマスクとして用いて
絶縁性膜と未陽極酸化部とをエッチングマスクとして絶
縁性膜と未陽極酸化部とをエッチングすることを特徴と
する液晶表示装置の製造方法。
36. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of a material different from the lower wiring material is formed on this lower wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating property is further improved by the anodic oxidation method. After forming the film and the unanodized portion, further on the lower layer wiring material pattern, to form an upper layer wiring pattern, further forming a resist pattern larger than the upper layer wiring pattern on the upper layer wiring pattern,
A method for manufacturing a liquid crystal display device, characterized in that the insulating film and the unanodized portion are etched using the resist pattern as an etching mask and the insulating film and the unanodized portion as etching masks.
【請求項37】 ガラス基板上に下層配線材料を形成
し、この下層配線材料上にフォトリソグラフィー法によ
りレジストパターンを形成し、このレジストパターンを
エッチングマスクとして用いてドライエッチング法もし
くはウェットエッチング法によって下層配線材料をエッ
チングし、この下層配線材料パターン上に下層配線材料
と異なる材料の絶縁性膜材料を膜形成した後、レジスト
とともにレジスト上の絶縁性膜材料を剥離し、さらに陽
極酸化法により絶縁性膜と未陽極酸化部とを形成した
後、さらにこの下層配線材料パターン上に上層配線パタ
ーンを形成し、この上層配線パターン上にさらに保護膜
をパターン形成し、この保護膜パターンをエッチングマ
スクとして用いて絶縁性膜と未陽極酸化部とをエッチン
グマスクとして絶縁性膜と未陽極酸化部とをエッチング
することを特徴とする液晶表示装置の製造方法。
37. A lower layer wiring material is formed on a glass substrate, a resist pattern is formed on the lower layer wiring material by a photolithography method, and the lower layer is formed by a dry etching method or a wet etching method using the resist pattern as an etching mask. After the wiring material is etched and an insulating film material of a material different from the lower wiring material is formed on this lower wiring material pattern, the insulating film material on the resist is peeled off together with the resist, and the insulating property is further improved by the anodic oxidation method. After forming the film and the unanodized portion, an upper layer wiring pattern is further formed on the lower layer wiring material pattern, a protective film is further formed on the upper layer wiring pattern, and the protective film pattern is used as an etching mask. Using the insulating film and the unanodized portion as an etching mask And a non-anodized portion are etched.
JP8894495A 1994-04-14 1995-04-14 Liquid crystal display device and its production Pending JPH08286210A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8894495A JPH08286210A (en) 1994-04-14 1995-04-14 Liquid crystal display device and its production
US08/528,215 US5795458A (en) 1994-09-14 1995-09-13 Manufacturing method of thin film diode for liquid crystal display device
GB9518839A GB2293490B (en) 1994-09-14 1995-09-14 Manufacturing method of thin film diode for liquid crystal display device
US08/910,107 US5879960A (en) 1994-09-14 1997-08-13 Manufacturing method of thin film diode for liquid crystal display device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP7596594 1994-04-14
JP21983194 1994-09-14
JP6-219831 1994-09-14
JP7-28533 1995-02-17
JP6-75965 1995-02-17
JP2853395 1995-02-17
JP8894495A JPH08286210A (en) 1994-04-14 1995-04-14 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH08286210A true JPH08286210A (en) 1996-11-01

Family

ID=27458903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8894495A Pending JPH08286210A (en) 1994-04-14 1995-04-14 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH08286210A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011340A (en) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd Liquid crystal display device and fabricating method thereof
JP2014149410A (en) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp Thin film transistor array substrate and method for manufacturing the same
CN108557758A (en) * 2018-02-08 2018-09-21 南京大学 A kind of method of cycle alternation etching homogeneity multistage slope step guiding growth nano-wire array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011340A (en) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd Liquid crystal display device and fabricating method thereof
JP4619997B2 (en) * 2005-06-30 2011-01-26 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display device and manufacturing method thereof
JP2014149410A (en) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp Thin film transistor array substrate and method for manufacturing the same
CN108557758A (en) * 2018-02-08 2018-09-21 南京大学 A kind of method of cycle alternation etching homogeneity multistage slope step guiding growth nano-wire array
CN108557758B (en) * 2018-02-08 2020-04-28 南京大学 Method for growing nanowire array by guiding steps of circularly alternately etching homogeneous multistage slope surface

Similar Documents

Publication Publication Date Title
JP3064241B2 (en) Etching of tapered dielectric layers in semiconductor devices
US5795458A (en) Manufacturing method of thin film diode for liquid crystal display device
JPH10173198A (en) Manufacturing method of thin film transistor
JPH10209458A (en) Liquid crystal display device, thin film transistor used therefor and its manufacture
KR100300165B1 (en) Method for fabricating a semiconductor device
JP3324730B2 (en) TFT substrate and manufacturing method thereof
US6472329B1 (en) Etching aluminum over refractory metal with successive plasmas
JPH08286210A (en) Liquid crystal display device and its production
CN111584426B (en) Preparation method of display panel, display panel and display device
JP2650313B2 (en) Dry etching method
JP3164756B2 (en) Method of forming multilayer thin film circuit
KR20050079001A (en) Semiconductor device and process for manufacturing the same
JPH0661195A (en) Manufacture of semiconductor device
JP2004103680A (en) Method of forming contact hole and liquid crystal display device
KR100351220B1 (en) Contact hole formation method of active matrix substrate
JPH06132531A (en) Manufacture of film transistor matrix
US5523187A (en) Method for the fabrication of liquid crystal display device
JPH11233782A (en) Manufacture of tft array
JP2002009061A (en) Wet etching method
KR100284142B1 (en) Metal wiring formation method of semiconductor device
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
KR100248345B1 (en) Method of forming metal interconnector in semiconductor device
JP3065726B2 (en) Method for manufacturing semiconductor device
JPH06260478A (en) Formation of thin film pattern
JPH08220563A (en) Manufacture of thin film diode