JP3164756B2 - Method of forming multilayer thin film circuit - Google Patents

Method of forming multilayer thin film circuit

Info

Publication number
JP3164756B2
JP3164756B2 JP22129695A JP22129695A JP3164756B2 JP 3164756 B2 JP3164756 B2 JP 3164756B2 JP 22129695 A JP22129695 A JP 22129695A JP 22129695 A JP22129695 A JP 22129695A JP 3164756 B2 JP3164756 B2 JP 3164756B2
Authority
JP
Japan
Prior art keywords
thin film
film layer
substrate
circuit
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22129695A
Other languages
Japanese (ja)
Other versions
JPH0961806A (en
Inventor
親史 米田
周一 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP22129695A priority Critical patent/JP3164756B2/en
Publication of JPH0961806A publication Critical patent/JPH0961806A/en
Application granted granted Critical
Publication of JP3164756B2 publication Critical patent/JP3164756B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は多層薄膜回路の形成
方法に関し、特に薄膜回路に断線などの不具合を発生さ
せることのない多層薄膜回路の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a multilayer thin film circuit, and more particularly to a method for forming a multilayer thin film circuit which does not cause a problem such as disconnection in the thin film circuit.

【0002】[0002]

【従来の技術】従来の多層薄膜回路を図3に示す。図3
中、1はガラスやセラミックなどから成る基板、2は基
板1上に形成された第一の薄膜層、4は第一の薄膜層上
に形成されたレジスト膜である。このような従来の多層
薄膜回路では、金属配線パターンなどから成る第一の薄
膜層2は、その断面形状が図3に示すように、台形状と
なるように形成されている。
2. Description of the Related Art A conventional multilayer thin film circuit is shown in FIG. FIG.
Among them, 1 is a substrate made of glass, ceramic, or the like, 2 is a first thin film layer formed on the substrate 1, and 4 is a resist film formed on the first thin film layer. In such a conventional multilayer thin film circuit, the first thin film layer 2 composed of a metal wiring pattern or the like is formed so that its cross-sectional shape becomes trapezoidal as shown in FIG.

【0003】このような第一の薄膜層2のパターニング
は、レジスト後退法を用いたドライエッチング法により
行う。すなわち、金属配線パターンなどから成る第一の
薄膜層2をSF6、CF4等のエッチングガスでエッチン
グすると共に、レジスト膜3をエッチングガスに添加し
たO2ガスでエッチングすることで、第一の薄膜層2の
断面形状が台形状となるように形成する。この第一の薄
膜層2の側面部2bと基板1で形成されるテーパー角θ
1は、第一の薄膜層2を構成する材料のエッチングレー
トとレジスト膜4のエッチングレートとの比によって定
まる。すなわち、レジスト膜4のエッチングレートが相
対的に大きくなると、第一の薄膜層2の側面部2bのテ
ーパー角θ1は小さくなり、レジスト膜4のエッチング
レートが相対的に小さくなると、第一の薄膜層2の側面
部2bのテーパー角θ1は大きくなる。
The patterning of the first thin film layer 2 is performed by a dry etching method using a resist receding method. That is, the first thin film layer 2 composed of a metal wiring pattern or the like is etched with an etching gas such as SF 6 or CF 4 , and the resist film 3 is etched with an O 2 gas added to the etching gas. The thin film layer 2 is formed so that the cross-sectional shape becomes trapezoidal. The taper angle θ formed between the side surface portion 2b of the first thin film layer 2 and the substrate 1
1 is determined by the ratio between the etching rate of the material forming the first thin film layer 2 and the etching rate of the resist film 4. That is, when the etching rate of the resist film 4 becomes relatively large, the taper angle θ 1 of the side surface portion 2b of the first thin film layer 2 becomes small, and when the etching rate of the resist film 4 becomes relatively small, the first taper angle theta 1 of the side portion 2b of the thin-film layer 2 increases.

【0004】[0004]

【発明が解決しようとする課題】上記のような多層薄膜
回路においては、第一の薄膜層2の配線幅を小さくする
ために、テーパー角θ1を大きくすることが望まれる
が、テーパー角θ1を大きくすると、この薄膜層2の上
面2aと側面2bで形成される角θ3が小さくなってこ
の角部が急峻になることから、図4に示すように、この
薄膜層2上に例えば絶縁膜3などを形成すると、この絶
縁膜3のステップカバレッジ性が悪く、この絶縁膜3の
破壊電圧が小さくなるという問題があった。
In such a multilayer thin film circuit, it is desired to increase the taper angle θ 1 in order to reduce the wiring width of the first thin film layer 2. When 1 is increased, the angle θ 3 formed between the upper surface 2a and the side surface 2b of the thin film layer 2 becomes smaller and the corner becomes steeper. Therefore, as shown in FIG. When the insulating film 3 and the like are formed, there is a problem that the step coverage of the insulating film 3 is poor, and the breakdown voltage of the insulating film 3 is reduced.

【0005】また、絶縁膜3上に例えば液晶表示装置に
用いられるポリイミド等から成る配向膜(不図示)を形
成してラビング処理を行うと、この配向膜に剥がれなど
が発生するという問題があった。
Further, when an alignment film (not shown) made of, for example, polyimide used for a liquid crystal display device is formed on the insulating film 3 and rubbing is performed, there is a problem that the alignment film is peeled off. Was.

【0006】さらに、第一の薄膜層2を絶縁膜で形成す
ると共に、その上に導電膜3などを形成すると、その導
電膜3のステップカバレッジ性が悪く、この導電膜3に
断線などが発生するという問題があった。
Further, when the first thin film layer 2 is formed of an insulating film and a conductive film 3 or the like is formed thereon, the step coverage of the conductive film 3 is poor, and disconnection of the conductive film 3 occurs. There was a problem of doing.

【0007】本発明は、このような従来技術の問題点に
鑑みて発明されたものであり、第一の薄膜層上に形成さ
れる第二の薄膜層のステップカバレッジ性を向上させ、
第二の薄膜層の破壊電圧が小さくなったり、上層膜が剥
がれたり、断線などが生じることを解消した多層薄膜回
路の形成方法を提供することを目的とする。
[0007] The present invention has been made in view of such problems of the prior art, and has been made to improve the step coverage of a second thin film layer formed on a first thin film layer.
It is an object of the present invention to provide a method of forming a multilayer thin film circuit in which a breakdown voltage of a second thin film layer is reduced, an upper layer film is peeled off, and disconnection is prevented.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る多層薄膜回路の形成方法では、基板
上にパターニングして形成された第一の薄膜層上に、第
二の薄膜層を形成する多層薄膜回路の形成方法におい
て、前記基板上に第一の薄膜回路材料を被着形成した後
に、この第一の薄膜回路材料上にレジスト膜を形成し、
このレジスト膜のエッチングガスの流量比を段階的又は
連続的に増加させて、前記第一の薄膜回路をパターニン
グする。
According to a first aspect of the present invention, there is provided a method for forming a multilayer thin film circuit, comprising: forming a second thin film circuit on a first thin film layer formed by patterning a substrate; In the method for forming a multilayer thin film circuit for forming a thin film layer, after forming a first thin film circuit material on the substrate, a resist film is formed on the first thin film circuit material,
The first thin film circuit is patterned by increasing the flow rate ratio of the etching gas for the resist film stepwise or continuously.

【0009】請求項1に係る多層薄膜回路の製造方法で
は、第一の薄膜層のエッチングガスとレジスト膜のエッ
チングガスの流量比を段階的又は連続的に変更すること
によって第一の薄膜層のパターニングを行うことから、
第一の薄膜層の上面部と側面上部とで形成される境界部
を簡単な製造工程で緩やかな角に形成することができ、
第一の薄膜層上に形成される第二の薄膜層のステップカ
バレッジ性が向上し、第二の薄膜層の破壊電圧の低下や
断線などが発生することを極力防止できる。
In the method for manufacturing a multilayer thin film circuit according to the first aspect, the flow rate ratio between the etching gas for the first thin film layer and the etching gas for the resist film is changed stepwise or continuously to form the first thin film layer. Because of the patterning,
The boundary formed by the upper surface and the upper side of the first thin film layer can be formed at gentle corners by a simple manufacturing process,
The step coverage of the second thin film layer formed on the first thin film layer is improved, and it is possible to prevent the breakdown voltage of the second thin film layer from being lowered, disconnection, and the like as much as possible.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づき詳細に説明する。図1は請求項1に係る多
層薄膜回路の形成方法により形成される多層薄膜回路を
示す図であり、1は基板、2は第一の薄膜層である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a diagram showing a multilayer thin film circuit formed by the method for forming a multilayer thin film circuit according to claim 1, wherein 1 is a substrate, and 2 is a first thin film layer.

【0011】基板1は例えばガラスやセラミックなどの
絶縁性基板で形成される。この基板1上には例えばアル
ミニウム(Al)、チタン(Ti)、クロム(Cr)、
タンタル(Ta)などの導電膜、或いは窒化シリコン
(SiNy)、酸化シリコン(SiO2)、酸化タンタル
(TaOx)などの絶縁膜から成る第一の薄膜層2が設
けられている。
The substrate 1 is formed of, for example, an insulating substrate such as glass or ceramic. On this substrate 1, for example, aluminum (Al), titanium (Ti), chromium (Cr),
A first thin film layer 2 made of a conductive film such as tantalum (Ta) or an insulating film such as silicon nitride (SiN y ), silicon oxide (SiO 2 ), or tantalum oxide (TaO x ) is provided.

【0012】この第一の薄膜層2は、平坦な上面2a
と、この上面2aに連続して形成される側面上部2b
と、基板1に連続して形成される側面下部2cと、基板
1と接する底面2dで構成されている。そして側面上部
2bは側面下部2cよりも基板1に対して緩やかな角度
となるように形成されている。すなわち、第一の薄膜層
2の側面上部2bの延長線と基板1とのなす角をθ1
し、第一の薄膜層2の側面下部2cと基板1とのなす角
をθ2とするとき、θ2<θ1<45°となるように、側
面上部2bと側面下部2cが形成される。
The first thin film layer 2 has a flat upper surface 2a.
And an upper side surface 2b formed continuously with the upper surface 2a
And a lower side surface 2 c formed continuously with the substrate 1 and a bottom surface 2 d in contact with the substrate 1. The upper side surface 2b is formed to have a gentler angle to the substrate 1 than the lower side surface 2c. That is, the angle between the extended line and the substrate 1 of the first aspect top 2b of the thin-film layer 2 and theta 1, when the angle between the lower side surface 2c and the substrate 1 of the first thin-film layer 2 and theta 2 , Θ 21 <45 °, the upper side surface 2b and the lower side surface 2c are formed.

【0013】このように形成すると、第一の薄膜層2を
細幅に形成できると共に、第一の薄膜層2の上面2aと
側面上部2bとで形成される角θ3を大きくすることが
でき、図2に示すように、この第一の薄膜層2上に絶縁
膜や導電膜などから成る第二の薄膜層3を形成しても、
絶縁破壊や断線を生じることはない。
When formed in this manner, the first thin film layer 2 can be formed to have a small width, and the angle θ 3 formed between the upper surface 2a and the upper side surface 2b of the first thin film layer 2 can be increased. As shown in FIG. 2, even if a second thin film layer 3 made of an insulating film or a conductive film is formed on the first thin film layer 2,
There is no dielectric breakdown or disconnection.

【0014】このような多層薄膜回路は、第一の薄膜層
2をアルミニウムなどから成る導電層で形成すると共
に、第二の薄膜層3を窒化シリコン、酸化シリコン、酸
化タンタルなどから成る絶縁膜で形成して、例えば薄膜
トランジスタのゲート電極とゲート絶縁膜、或いは各種
信号線と保護膜を形成するための多層薄膜回路として用
いることができる。
In such a multilayer thin film circuit, the first thin film layer 2 is formed of a conductive layer made of aluminum or the like, and the second thin film layer 3 is formed of an insulating film made of silicon nitride, silicon oxide, tantalum oxide or the like. After being formed, it can be used as, for example, a multilayer thin film circuit for forming a gate electrode and a gate insulating film of a thin film transistor or various signal lines and a protective film.

【0015】次に、上記多層薄膜回路の形成方法を説明
する。まず、図1に示すように、基板1上に、真空蒸着
法やスパッタリング法などで第一の薄膜層2を形成す
る。次に、第一の薄膜層2上に、スピンコート法などで
レジスト膜4を塗布してパターニングする。このような
レジスト膜4には、ポリイソプレンを主成分とするも
の、キノンジアジドとノボラック樹脂を組み合わせたも
のなどがある。
Next, a method for forming the multilayer thin film circuit will be described. First, as shown in FIG. 1, a first thin film layer 2 is formed on a substrate 1 by a vacuum evaporation method, a sputtering method, or the like. Next, a resist film 4 is applied on the first thin film layer 2 by a spin coating method or the like and patterned. Examples of such a resist film 4 include a film containing polyisoprene as a main component and a film combining quinonediazide and a novolak resin.

【0016】次に、レジスト後退法などのリアクティブ
イオンエッチング法などで、レジスト膜4にそって第一
の薄膜層2をエッチングしてパターニングする。リアク
ティブイオンエッチング法では使用するエッチングガス
はエッチングする材料によって多少異なるが、代表的な
エッチングガスとしては、CF4、CCl4、SF6、O2
などがある。CF4、SF6又はCCl4は、O2と同時に
用いることができる。第一の薄膜層2の側面部のテーパ
ー角θは、第一の薄膜層2のエッチングレートとレジス
ト膜4のエッチングレートとの比によって定まり、第一
の薄膜層2の側面部は基板1に対して所定の角度をなす
平面となる。このようなリアクティブイオンエッチング
のプロセス中にO2ガスの流量を増加させ、レジスト膜
4のエッチングレートを増大させることで、第一の薄膜
層2の上部でテーパー角θ2を減少させる。なお、O2
スの流量は段階的に増加させても良いし、連続的に増加
させてもよい。
Next, the first thin film layer 2 is etched and patterned along the resist film 4 by a reactive ion etching method such as a resist receding method. In the reactive ion etching method, an etching gas to be used is slightly different depending on a material to be etched. Typical etching gases include CF 4 , CCl 4 , SF 6 , and O 2.
and so on. CF 4 , SF 6 or CCl 4 can be used simultaneously with O 2 . The taper angle θ of the side surface of the first thin film layer 2 is determined by the ratio between the etching rate of the first thin film layer 2 and the etching rate of the resist film 4. The plane forms a predetermined angle with respect to the plane. By increasing the flow rate of the O 2 gas and increasing the etching rate of the resist film 4 during such a reactive ion etching process, the taper angle θ 2 above the first thin film layer 2 is reduced. The flow rate of the O 2 gas may be increased stepwise or may be increased continuously.

【0017】[0017]

【実施例】無アルカリガラスから成るガラス基板1上
に、300Åの厚みを有する窒化ニオブ(NbN)と3
000Åの厚みを有するタンタル(Ta)から成る第一
の薄膜層2をスパッタリング法で形成して、ポジ型のレ
ジスト膜4を塗布して、チャンバー内を0.2Torr
に減圧して、1.0W/cm2の放電密度で、SF6ガス
を27sccm、O2ガスを13sccmの流量で流し
ながら第一の薄膜層2を80秒間エッチングしたとこ
ろ、テーパ角θ1は18°となった。この第一の薄膜層
2上に3000Åの厚みを有する窒化シリコン膜から成
る第二の薄膜3を形成して、この第二の薄膜層3上にさ
らに厚み1000Åにポリイミド膜を形成して、移動速
度50mm/sec、回転数500rpm、押し込み長
さ0.3mmの条件でラビングを行ったところ、第一の
薄膜層2の上面2aと側面2bの境界部近傍のポリイミ
ド膜に剥がれが発生した。
EXAMPLE On a glass substrate 1 made of non-alkali glass, niobium nitride (NbN) having a thickness of 300.degree.
A first thin film layer 2 made of tantalum (Ta) having a thickness of 2,000 mm is formed by a sputtering method, a positive resist film 4 is applied, and the inside of the chamber is 0.2 Torr.
Under reduced pressure, the discharge density of 1.0 W / cm 2, 27 sccm of SF 6 gas, O 2 where gas was first etching a thin film layer 2 for 80 seconds while flowing at a flow rate of 13 sccm, the taper angle theta 1 is 18 °. A second thin film 3 made of a silicon nitride film having a thickness of 3000 ° is formed on the first thin film layer 2, and a polyimide film is further formed on the second thin film layer 3 to a thickness of 1000 °. When rubbing was performed under the conditions of a speed of 50 mm / sec, a rotation speed of 500 rpm, and a pressing length of 0.3 mm, peeling occurred in the polyimide film near the boundary between the upper surface 2a and the side surface 2b of the first thin film layer 2.

【0018】次に、無アルカリガラスから成るガラス基
板1上に、300Åの厚みを有する窒化ニオブ(Nb
N)と3000Åの厚みを有するタンタル(Ta)から
成る第一の薄膜層2をスパッタリング法で形成して、ポ
ジ型のレジスト膜4を塗布して、チャンバー内を0.2
Torrに減圧して、1.0W/cm2の放電密度で、
SF6ガスを27sccm、O2ガスを13sccmの流
量で流しながら第一の薄膜層2を60秒間エッチングし
た後、O2ガスの流量を27sccmに増量してさらに
20秒間エッチングしたところ、テーパ角θ1は13
°、テーパ角θ2が7°となった。この第一の薄膜層2
上に3000Åの厚みを有する窒化シリコン膜から成る
第二の薄膜3を形成して、この第二の薄膜層3上にさら
に厚み1000Åにポリイミド膜を形成して、移動速度
50mm/sec、回転数500rpm、押し込み長さ
0.3mmの条件でラビングを行ったところ、ポリイミ
ド膜に剥がれなどは発生しなかった。
Next, on a glass substrate 1 made of non-alkali glass, niobium nitride (Nb) having a thickness of 300.degree.
N) and a first thin film layer 2 made of tantalum (Ta) having a thickness of 3000 ° are formed by a sputtering method, a positive resist film 4 is applied, and the inside of the chamber is 0.2 mm.
When the pressure was reduced to Torr and the discharge density was 1.0 W / cm 2 ,
After etching the first thin film layer 2 for 60 seconds while flowing SF 6 gas at a flow rate of 27 sccm and O 2 gas at a flow rate of 13 sccm, the flow rate of the O 2 gas was increased to 27 sccm and the etching was further performed for 20 seconds. 1 is 13
° and the taper angle θ 2 were 7 °. This first thin film layer 2
A second thin film 3 made of a silicon nitride film having a thickness of 3000 ° is formed thereon, and a polyimide film is further formed to a thickness of 1000 ° on the second thin film layer 3; a moving speed of 50 mm / sec; When rubbing was performed under the conditions of 500 rpm and the indentation length of 0.3 mm, no peeling or the like occurred in the polyimide film.

【0019】[0019]

【発明の効果】以上のように、請求項1に係る多層薄膜
回路の形成方法では、第一の薄膜層材料を基板上に被着
形成した後に、この第一の薄膜層材料上にレジスト膜を
形成し、このレジスト膜のエッチングガスの流量比を段
階的又は連続的に増加させて、第一の薄膜層をパターニ
ングすることから、簡単な工程で第一の薄膜層の上面部
と側面上部とで形成される境界部を緩やかな角に形成す
ることができ、第一の薄膜層上に形成される第二の薄膜
層のステップカバレッジ性を良好にすることができる。
したがって、第二の薄膜層を絶縁材料で形成した場合
は、この絶縁膜の破壊電圧を大きくでき、またこの絶縁
膜上に形成する上層膜の剥がれなどを防止でき、導電材
料で形成した場合は、断線が防止できる。
As described above, in the method for forming a multilayer thin film circuit according to the first aspect, after a first thin film layer material is formed on a substrate, a resist film is formed on the first thin film layer material. Is formed, and the flow rate ratio of the etching gas of the resist film is increased stepwise or continuously to pattern the first thin film layer, so that the upper surface portion and the upper side surface of the first thin film layer can be formed in a simple process. Can be formed at gentle corners, and the step coverage of the second thin film layer formed on the first thin film layer can be improved.
Therefore, when the second thin film layer is formed of an insulating material, the breakdown voltage of the insulating film can be increased, and peeling of the upper film formed on the insulating film can be prevented. And disconnection can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る薄膜多層回路の形成方法の一実施
形態を示す図である。
FIG. 1 is a diagram showing one embodiment of a method for forming a thin film multilayer circuit according to the present invention.

【図2】本発明に係る方法により形成された薄膜多層回
路を示す図である。
FIG. 2 is a diagram showing a thin film multilayer circuit formed by a method according to the present invention.

【図3】従来の薄膜多層回路の形成方法を示す図であ
る。
FIG. 3 is a diagram illustrating a conventional method for forming a thin film multilayer circuit.

【図4】従来の薄膜多層回路を示す図である。FIG. 4 is a diagram showing a conventional thin film multilayer circuit.

【符号の説明】[Explanation of symbols]

1・・・基板、2・・・第一の薄膜層、3・・・第二の
薄膜層、4・・・レジスト膜
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... 1st thin film layer, 3 ... 2nd thin film layer, 4 ... Resist film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 H01L 21/88 G02F 1/1333 505 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1368 H01L 21/88 G02F 1/1333 505

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上にパターニングして形成された第
一の薄膜層上に、第二の薄膜層を形成する多層薄膜回路
の形成方法において、前記基板上に第一の薄膜回路材料
を被着形成した後に、この第一の薄膜回路材料上にレジ
スト膜を形成し、このレジスト膜のエッチングガスの流
量比を段階的又は連続的に増加させて、前記第一の薄膜
回路をパターニングすることを特徴とする多層薄膜回路
の形成方法。
In a method for forming a multilayer thin film circuit, wherein a second thin film layer is formed on a first thin film layer formed by patterning on a substrate, a first thin film circuit material is coated on the substrate. After deposition, a resist film is formed on the first thin film circuit material, and the flow rate ratio of the etching gas for the resist film is increased stepwise or continuously to pattern the first thin film circuit. A method for forming a multilayer thin film circuit, characterized by the following.
JP22129695A 1995-08-30 1995-08-30 Method of forming multilayer thin film circuit Expired - Fee Related JP3164756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22129695A JP3164756B2 (en) 1995-08-30 1995-08-30 Method of forming multilayer thin film circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22129695A JP3164756B2 (en) 1995-08-30 1995-08-30 Method of forming multilayer thin film circuit

Publications (2)

Publication Number Publication Date
JPH0961806A JPH0961806A (en) 1997-03-07
JP3164756B2 true JP3164756B2 (en) 2001-05-08

Family

ID=16764571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22129695A Expired - Fee Related JP3164756B2 (en) 1995-08-30 1995-08-30 Method of forming multilayer thin film circuit

Country Status (1)

Country Link
JP (1) JP3164756B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038216A1 (en) 1998-01-22 1999-07-29 Citizen Watch Co., Ltd. Solar cell device and method of producing the same
JP4860175B2 (en) * 2004-04-28 2012-01-25 株式会社半導体エネルギー研究所 Wiring manufacturing method, semiconductor device manufacturing method
TWI405242B (en) 2004-04-28 2013-08-11 Semiconductor Energy Lab Wiring over substrate, semiconductor device, and methods for manufacturing thereof
JP4954497B2 (en) * 2004-05-21 2012-06-13 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP5310409B2 (en) * 2009-09-04 2013-10-09 東京エレクトロン株式会社 Plasma etching method

Also Published As

Publication number Publication date
JPH0961806A (en) 1997-03-07

Similar Documents

Publication Publication Date Title
KR100338011B1 (en) a manufacturing method of panels for liquid crystal displays
JP2637078B2 (en) Method of depositing gate electrode material for tipping thin film field effect transistor
US5464500A (en) Method for taper etching metal
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
US6815270B2 (en) Thin film transistor formed by an etching process with high anisotropy
JP3164756B2 (en) Method of forming multilayer thin film circuit
JPH0563940B2 (en)
JP3433632B2 (en) Method for manufacturing thin film transistor
JP3324730B2 (en) TFT substrate and manufacturing method thereof
JPH06160902A (en) Liquid crystal display device
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP3046829B2 (en) Method for forming molybdenum film
JP2650313B2 (en) Dry etching method
JP3346324B2 (en) Etching method
JPH0864829A (en) Semiconductor device and liquid crystal display using same
KR100599954B1 (en) LCD and method for manufacturing the same
JPH05343613A (en) Integrated circuit device
US5523187A (en) Method for the fabrication of liquid crystal display device
JPH03104127A (en) Formation of fine pattern
JPH05326507A (en) Forming method of electrode or wiring
JPS61145530A (en) Manufacture of thin-film transistor array
KR940006706B1 (en) Manufacturing method of metal-interconnection of lcd and thin-film transistor using its method
JPH10163540A (en) Resistance element for superconducting integrated circuit
JPS5874037A (en) Preparation of semiconductor device
JPH01160056A (en) Manufacture of thin-film field-effect transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees