JPH0827643B2 - デジタル入力付a/dコンバ−タ - Google Patents
デジタル入力付a/dコンバ−タInfo
- Publication number
- JPH0827643B2 JPH0827643B2 JP61139929A JP13992986A JPH0827643B2 JP H0827643 B2 JPH0827643 B2 JP H0827643B2 JP 61139929 A JP61139929 A JP 61139929A JP 13992986 A JP13992986 A JP 13992986A JP H0827643 B2 JPH0827643 B2 JP H0827643B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- bits
- converter
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は電子回路中において、アナログ信号及びデジ
タル信号を入力し、シリアル又はパラレルにデジタル信
号を出力するデジタル入力付A/Dコンバータに関するも
のであり、特にマイクロコンピュータ等に使用したとき
に、各種入力信号を効率よくCPU(中央処理部)に取り
込むことができるものに関する。
タル信号を入力し、シリアル又はパラレルにデジタル信
号を出力するデジタル入力付A/Dコンバータに関するも
のであり、特にマイクロコンピュータ等に使用したとき
に、各種入力信号を効率よくCPU(中央処理部)に取り
込むことができるものに関する。
[従来の技術] 自動車の各部の制御にマイクロコンピュータを使用す
ることが多くなってきたが、このような制御を行う際
に、自動車の何らかの状態量をセンサ等で入力する必要
がある。そのために、自動車各部に装着されたセンサ等
からのアナログ信号あるいはデジタル信号をCPUに適合
した信号に変換するインタフェースが必要とされる。こ
のインタフェースのうち、アナログ信号を入力してそれ
をデジタル信号に変換するものとしてA/Dコンバータが
あり、この中には外部からの信号に応じて上記A/D変換
のタイミングを制御することのできるものも考案されて
いる(特開昭57−76245号)。
ることが多くなってきたが、このような制御を行う際
に、自動車の何らかの状態量をセンサ等で入力する必要
がある。そのために、自動車各部に装着されたセンサ等
からのアナログ信号あるいはデジタル信号をCPUに適合
した信号に変換するインタフェースが必要とされる。こ
のインタフェースのうち、アナログ信号を入力してそれ
をデジタル信号に変換するものとしてA/Dコンバータが
あり、この中には外部からの信号に応じて上記A/D変換
のタイミングを制御することのできるものも考案されて
いる(特開昭57−76245号)。
[発明が解決しようとする問題点] 自動車の各機能の正確な制御を行うためには各部の状
態量をできる限り正確に把握することが必要とされる。
従って、アナログ信号を生成するセンサからの信号は、
A/Dコンバータにおいて9ビットあるいはそれ以上のビ
ット数を持つデジタル信号に変換される場合がある。一
方、制御用マイクロコンピュータのCPUは8ビット型の
ものが多く用いられており、このCPUの受け入れること
のできるデータも8ビット単位のデジタル信号でなけれ
ばならないことが多い。従って、もしA/Dコンバータが
9ビットデジタル信号を出力するものであれば、CPUに
は2回に分けてテータを送ることになるが、2回の通信
で送ることのできるビット数8×2=16ビットに対して
実際の送信データは9ビットと、通信に無駄が生じる。
CPUにはいくつかのこのようなA/Dコンバータからの他に
も、デジタル信号を発生するセンサあるいは他のマイク
ロコンピュータからのデジタル信号も取り込まれるが、
これらが増加してくると、データ通信に要する時間がマ
イクロコンピュータ全体の処理能力(スループット)に
影響を及ぼし始めるという問題点がある。
態量をできる限り正確に把握することが必要とされる。
従って、アナログ信号を生成するセンサからの信号は、
A/Dコンバータにおいて9ビットあるいはそれ以上のビ
ット数を持つデジタル信号に変換される場合がある。一
方、制御用マイクロコンピュータのCPUは8ビット型の
ものが多く用いられており、このCPUの受け入れること
のできるデータも8ビット単位のデジタル信号でなけれ
ばならないことが多い。従って、もしA/Dコンバータが
9ビットデジタル信号を出力するものであれば、CPUに
は2回に分けてテータを送ることになるが、2回の通信
で送ることのできるビット数8×2=16ビットに対して
実際の送信データは9ビットと、通信に無駄が生じる。
CPUにはいくつかのこのようなA/Dコンバータからの他に
も、デジタル信号を発生するセンサあるいは他のマイク
ロコンピュータからのデジタル信号も取り込まれるが、
これらが増加してくると、データ通信に要する時間がマ
イクロコンピュータ全体の処理能力(スループット)に
影響を及ぼし始めるという問題点がある。
本発明は上記問題点を解決するために成されたもので
あり、アナログ信号とデジタル信号を入力し、それらを
効率良く組み合わせて出力することによりマイクロコン
ピュータ中のデータ通信に要する時間を短縮することを
目的としている。
あり、アナログ信号とデジタル信号を入力し、それらを
効率良く組み合わせて出力することによりマイクロコン
ピュータ中のデータ通信に要する時間を短縮することを
目的としている。
[発明を解決するための手段] 上記問題点を解決するために本発明が採用した手段
は、第1図にその概要を例示するごとく、 外部から入力されるアナログ信号をビット数nのデジ
タル信号に変換する変換手段と、 外部から入力されるデジタル信号と前記変換手段によ
り変換されたデジタル信号とから、ビット数mを1つの
フレームとするデジタル信号を生成し、該生成したデジ
タル信号を外部へ順次出力する混合出力手段と、 を備えたデジタル入力付A/Dコンバータであって、 前記混合出力手段は、 前記変換手段によって変換されたビット数nのデジタ
ル信号を、ビット数m毎に分割する分割手段と、 該分割手段により分割されたビット数m毎のデジタル
信号によって前記フレームを生成する第1のフレーム生
成手段と、 前記分割手段の分割動作によって生じたビット数mよ
りも少ない余剰ビットに、前記外部からのデジタル信号
を付加して、前記フレームを生成する第2のフレーム生
成手段と、 を備えることを特徴とするデジタル入力付A/Dコンバー
タを、その要旨としている。
は、第1図にその概要を例示するごとく、 外部から入力されるアナログ信号をビット数nのデジ
タル信号に変換する変換手段と、 外部から入力されるデジタル信号と前記変換手段によ
り変換されたデジタル信号とから、ビット数mを1つの
フレームとするデジタル信号を生成し、該生成したデジ
タル信号を外部へ順次出力する混合出力手段と、 を備えたデジタル入力付A/Dコンバータであって、 前記混合出力手段は、 前記変換手段によって変換されたビット数nのデジタ
ル信号を、ビット数m毎に分割する分割手段と、 該分割手段により分割されたビット数m毎のデジタル
信号によって前記フレームを生成する第1のフレーム生
成手段と、 前記分割手段の分割動作によって生じたビット数mよ
りも少ない余剰ビットに、前記外部からのデジタル信号
を付加して、前記フレームを生成する第2のフレーム生
成手段と、 を備えることを特徴とするデジタル入力付A/Dコンバー
タを、その要旨としている。
[作用] 上記のように構成された本発明のデジタル入力付A/D
コンバータにおいては、変換手段が、外部から入力され
るアナログ信号をビット数nのデジタル信号に変換し、
混合出力手段が、外部から入力されるデジタル信号と、
変換手段により変換されたデジタル信号とから、ビット
数mを1つのフレームとするデジタル信号を生成し、そ
の生成したデジタル信号を外部へ順次出力する。
コンバータにおいては、変換手段が、外部から入力され
るアナログ信号をビット数nのデジタル信号に変換し、
混合出力手段が、外部から入力されるデジタル信号と、
変換手段により変換されたデジタル信号とから、ビット
数mを1つのフレームとするデジタル信号を生成し、そ
の生成したデジタル信号を外部へ順次出力する。
ここで、混合出力手段において、外部へ出力するフレ
ームを生成する際には、分割手段が、変換手段によって
変換されたビット数nのデジタル信号を、ビット数m毎
に分割する。そして、第1のフレーム生成手段が、分割
手段により分割されたビット数m毎のデジタル信号によ
ってフレームを生成し、第2のフレーム生成手段が、分
割手段の分割動作によって生じたビット数mよりも少な
い余剰ビットに、外部からのデジタル信号を付加してフ
レームを生成する。
ームを生成する際には、分割手段が、変換手段によって
変換されたビット数nのデジタル信号を、ビット数m毎
に分割する。そして、第1のフレーム生成手段が、分割
手段により分割されたビット数m毎のデジタル信号によ
ってフレームを生成し、第2のフレーム生成手段が、分
割手段の分割動作によって生じたビット数mよりも少な
い余剰ビットに、外部からのデジタル信号を付加してフ
レームを生成する。
つまり、本発明のデジタル入力付A/Dコンバータで
は、アナログ信号とデジタル信号を外部から入力して、
アナログ信号をnビットのデジタル信号に変換(以下、
A/D変換という)し、その変換後のデジタル信号(以
下、A/Dデジタル信号という)と、外部から直接入力し
たデジタル信号とを、ビット数mを1フレームとする信
号形式で外部へ順次出力するように構成されているので
あるが、A/Dデジタル信号をビット数m毎に分割し、そ
の分割したmビット毎のA/Dデジタル信号によって、出
力すべきフレームを生成すると共に、その分割によって
生じたビット数mよりも少ないA/Dデジタル信号の余剰
ビットに、外部から直接入力したデジタル信号を付加し
て、出力すべきフレームを生成するようにしている。
は、アナログ信号とデジタル信号を外部から入力して、
アナログ信号をnビットのデジタル信号に変換(以下、
A/D変換という)し、その変換後のデジタル信号(以
下、A/Dデジタル信号という)と、外部から直接入力し
たデジタル信号とを、ビット数mを1フレームとする信
号形式で外部へ順次出力するように構成されているので
あるが、A/Dデジタル信号をビット数m毎に分割し、そ
の分割したmビット毎のA/Dデジタル信号によって、出
力すべきフレームを生成すると共に、その分割によって
生じたビット数mよりも少ないA/Dデジタル信号の余剰
ビットに、外部から直接入力したデジタル信号を付加し
て、出力すべきフレームを生成するようにしている。
よって、例えば、n>mの場合、即ち、A/Dデジタル
信号のビット数nが、出力する1フレームのビット数m
よりも大きい場合には、A/Dデジタル信号が1回又は複
数回に分割されてmビットずつ外部へ出力され、その
後、A/Dデジタル信号のうち、nをmで除したときの余
りの数(mod(nlm))だけ残った余剰ビットは、外部か
らのデジタル信号が付加されて外部へ出力される。尚、
この説明では、外部からのデジタル信号が最後に出力さ
れるものとしたが、その順序は任意的なものであり、上
記余剰ビットと外部からのデジタル信号とからなるフレ
ームは、A/Dデジタル信号だけからなるフレームの間に
出力するようにしてもよい。
信号のビット数nが、出力する1フレームのビット数m
よりも大きい場合には、A/Dデジタル信号が1回又は複
数回に分割されてmビットずつ外部へ出力され、その
後、A/Dデジタル信号のうち、nをmで除したときの余
りの数(mod(nlm))だけ残った余剰ビットは、外部か
らのデジタル信号が付加されて外部へ出力される。尚、
この説明では、外部からのデジタル信号が最後に出力さ
れるものとしたが、その順序は任意的なものであり、上
記余剰ビットと外部からのデジタル信号とからなるフレ
ームは、A/Dデジタル信号だけからなるフレームの間に
出力するようにしてもよい。
また、n<mの場合には、A/Dデジタル信号の全ビッ
トに外部からのデジタル信号が付加されて1フレームが
形成され、そのフレームが外部へ出力されることとな
る。
トに外部からのデジタル信号が付加されて1フレームが
形成され、そのフレームが外部へ出力されることとな
る。
従って、このような本発明のデジタル入力付A/Dコン
バータによれば、外部からのアナログ信号をA/D変換し
たデジタル信号(A/Dデジタル信号)と、外部から直接
入力したデジタル信号とを、出力するデジタル信号の1
フレーム(mビット)を無駄なく使用して、効率良く且
つ確実に外部へ出力することができる。
バータによれば、外部からのアナログ信号をA/D変換し
たデジタル信号(A/Dデジタル信号)と、外部から直接
入力したデジタル信号とを、出力するデジタル信号の1
フレーム(mビット)を無駄なく使用して、効率良く且
つ確実に外部へ出力することができる。
そして、このようにA/Dデジタル信号と外部からのデ
ジタル信号とを効率良く組み合わせて出力することがで
きるため、当該デジタル入力付A/Dコンバータをマイク
ロコンピュータのデータ入力部に使用した場合には、マ
イクロコンピュータが情報収集のために行う通信処理の
所要時間を短縮させることができ、延いてはマイクロコ
ンピュータ全体の処理能力を向上させることができる。
ジタル信号とを効率良く組み合わせて出力することがで
きるため、当該デジタル入力付A/Dコンバータをマイク
ロコンピュータのデータ入力部に使用した場合には、マ
イクロコンピュータが情報収集のために行う通信処理の
所要時間を短縮させることができ、延いてはマイクロコ
ンピュータ全体の処理能力を向上させることができる。
尚、上述したn<mの場合において、例えば2n<mと
いった具合いに、A/Dデジタル信号のビット数nが極端
に少ない場合には、出力するデジタル信号の1フレーム
枠に、2回分以上のA/Dデジタル信号を埋め、その残り
の枠に外部からのデジタル信号を埋めるという方法を採
ることもできる。
いった具合いに、A/Dデジタル信号のビット数nが極端
に少ない場合には、出力するデジタル信号の1フレーム
枠に、2回分以上のA/Dデジタル信号を埋め、その残り
の枠に外部からのデジタル信号を埋めるという方法を採
ることもできる。
また、m=nの場合、即ち分割手段の分割動作によっ
てA/Dデジタル信号に余剰ビットが生じない場合には、
外部からのデジタル信号は、A/Dデジタル信号とは別に
出力することができる。
てA/Dデジタル信号に余剰ビットが生じない場合には、
外部からのデジタル信号は、A/Dデジタル信号とは別に
出力することができる。
ここで、変換手段は、必ずしも1チャンネルのみのア
ナログ信号を入力するものとは限らず、多チャンネルの
アナログ入力を行い、外部からの指令に基づきそのうち
の1チャンネルを選択してA/D変換するマルチプレクサ
付のものであってもよい。
ナログ信号を入力するものとは限らず、多チャンネルの
アナログ入力を行い、外部からの指令に基づきそのうち
の1チャンネルを選択してA/D変換するマルチプレクサ
付のものであってもよい。
また、外部からのデジタル信号は、第1図においては
混合出力手段(第2のフレーム生成手段)に直接入力さ
れるようになっているが、混合出力手段へ入る前に、電
圧、デューティ比調整やタイミング調整を行うデジタル
入力回路を経由してもよい。
混合出力手段(第2のフレーム生成手段)に直接入力さ
れるようになっているが、混合出力手段へ入る前に、電
圧、デューティ比調整やタイミング調整を行うデジタル
入力回路を経由してもよい。
[実施例] 本発明の実施例として、自動車のエンジン制御用コン
ピュータのデータ入力部として用いられるデジタル入力
付A/Dコンバータを第2図に基づいて次に説明する。こ
のデジタル入力付A/Dコンバータ10はアナログ入力マル
チプレクサ(A−IN)12,デジタル入力部(D−IN)14,
A/D変換器(A/D)16,バッファ(BUF)18,出力シフトレ
ジスタ(M−OUT)20,タイミングコントロールロジック
(TCL)22及びそれら各部を接続する配線,バス等から
構成される。
ピュータのデータ入力部として用いられるデジタル入力
付A/Dコンバータを第2図に基づいて次に説明する。こ
のデジタル入力付A/Dコンバータ10はアナログ入力マル
チプレクサ(A−IN)12,デジタル入力部(D−IN)14,
A/D変換器(A/D)16,バッファ(BUF)18,出力シフトレ
ジスタ(M−OUT)20,タイミングコントロールロジック
(TCL)22及びそれら各部を接続する配線,バス等から
構成される。
アナログ入力マルチプレクサ12は4本の端子101,103,
105,107から吸入空気量等のアナログ信号を入力する
が、タイミングコントロールロジック22からの信号線20
1を経由する指令により、そのうちの1種のアナログ信
号のみを線111を経由してA/D変換器16に出力する。A/D
変換器16はこのアナログ信号をタイミングコントロール
ロジック22からの信号線203を経由する指令により11ビ
ットのデジタル信号に変換する。このA/D変換の際に
は、端子113,115に印加される基準電位を参照する。A/D
変換された11ビットのうち、上位8ビットのデータはバ
ス121を経由して出力シフトレジスタ20に直接送られ、
下位3ビットのデータはバス123によりバッファ18に送
られる。バッファ18はこの3ビットのデータを一時蓄え
ておく。
105,107から吸入空気量等のアナログ信号を入力する
が、タイミングコントロールロジック22からの信号線20
1を経由する指令により、そのうちの1種のアナログ信
号のみを線111を経由してA/D変換器16に出力する。A/D
変換器16はこのアナログ信号をタイミングコントロール
ロジック22からの信号線203を経由する指令により11ビ
ットのデジタル信号に変換する。このA/D変換の際に
は、端子113,115に印加される基準電位を参照する。A/D
変換された11ビットのうち、上位8ビットのデータはバ
ス121を経由して出力シフトレジスタ20に直接送られ、
下位3ビットのデータはバス123によりバッファ18に送
られる。バッファ18はこの3ビットのデータを一時蓄え
ておく。
デジタル入力部14は図示しないスロットルポジション
センサから、8本の入力端子131,133,135,137,139,141,
143,145のうちの5本の端子131,133,135,137,139によ
り、5ビットのデジタル信号を受け入れる。このデジタ
ル入力部14ではこのデジタル信号のノイズ除去等の処理
を行った後、バス125により出力シフトレジスタ20へこ
のデジタル信号を送出する。
センサから、8本の入力端子131,133,135,137,139,141,
143,145のうちの5本の端子131,133,135,137,139によ
り、5ビットのデジタル信号を受け入れる。このデジタ
ル入力部14ではこのデジタル信号のノイズ除去等の処理
を行った後、バス125により出力シフトレジスタ20へこ
のデジタル信号を送出する。
出力シフトレジスタ20はタイミングコントロールロジ
ック22からの信号線205を経由する指令に基づき、A/D変
換器16からの8ビットデータ,バッファ18に蓄えられて
いる3ビットデータ及びデジタル入力部14からの5ビッ
トデータを振り分けて、8ビットごとにシリアル出力を
行う。このように外部からの指令により入力データを振
り分けて出力することのできるICとしては日本電装株式
会社製のMF066又は日本電気株式会社製のμPD7001等が
ある。
ック22からの信号線205を経由する指令に基づき、A/D変
換器16からの8ビットデータ,バッファ18に蓄えられて
いる3ビットデータ及びデジタル入力部14からの5ビッ
トデータを振り分けて、8ビットごとにシリアル出力を
行う。このように外部からの指令により入力データを振
り分けて出力することのできるICとしては日本電装株式
会社製のMF066又は日本電気株式会社製のμPD7001等が
ある。
タイミングコントロールロジック22はシリアル入力端
子211,動作クロックからの入力端子213,シリアルクロッ
ク入力端子215及びリセット端子217を備え、エンジン制
御コンピュータ等外部からシリアル入力端子211に入力
される指令に従い、前述の通り、アナログ入力マルチプ
レクサ12に選択指令を、A/D変換器16とバッファ18にはA
/D変換実行指令を、そして出力シフトレジスタ20に対し
てはデータ振り分け指令を発して、このデジタル入力付
A/Dコンバータ10の動作を制御する役割を果している。
子211,動作クロックからの入力端子213,シリアルクロッ
ク入力端子215及びリセット端子217を備え、エンジン制
御コンピュータ等外部からシリアル入力端子211に入力
される指令に従い、前述の通り、アナログ入力マルチプ
レクサ12に選択指令を、A/D変換器16とバッファ18にはA
/D変換実行指令を、そして出力シフトレジスタ20に対し
てはデータ振り分け指令を発して、このデジタル入力付
A/Dコンバータ10の動作を制御する役割を果している。
以上の処理をまとめると第3図に示すフローチャート
のような流れとなっている。すなわち、まずステップ31
0にてタイミングコントロールロジック22がアナログ入
力マルチプレクサ12に対し、4種のアナログ信号101,10
3,105,107の中の1種の選択を指令する。次にステップ3
20にてタイミングコントロールロジック22がA/D変換器1
6及びバッファ18に対し、A/D変換指令を発する。これに
よりA/D変換器16は選択されたアナログ信号111のA/D変
換を行い、その結果の11ビットのデジタル信号のうち、
上位8ビットを出力シフトレジスタ20へ送る。同時に下
位3ビットはバッファ18へ送られ、そこに一時蓄えられ
る。次にステップ330にて、タイミングコントロールロ
ジック22は出力シフトレジスタ20に対し、A/D変換器16
から送られてきた上位8ビットをシリアル出力するよう
に指令する。その後ステップ340のループで、上位8ビ
ットのデータが送信先のエンジンコンピュータで正しく
受信されたことを確認するため、アクナレジ信号が来る
のを待つ。上位8ビットデータが正しく受信されたこと
が確認できると、次に下位3ビットのデータを送信する
必要があるか否かを、ステップ350にて判断する。4種
のアナログ信号101,103,105,107の中には、上位8ビッ
トのみで充分な場合があり得るためである。下位3ビッ
トのデータも送信する必要があると判断されると、ステ
ップ360にてタイミングコントロールロジック22は出力
シフトレジスタ20に対し、デジタル入力部14からのデジ
タルデータ5ビットとバッファ18に蓄えられた下位3ビ
ットのデータとを合せて、8ビットのシリアル出力を行
うように指令する。そしてステップ370にてステップ340
と同様に、アクナレジ信号を待ち、受信が行なわれたこ
とを確認すると、そこでこの処理を終了する。なお、ス
テップ350にて下位ビットデータが不必要な場合には、
この処理はそこで終了する。
のような流れとなっている。すなわち、まずステップ31
0にてタイミングコントロールロジック22がアナログ入
力マルチプレクサ12に対し、4種のアナログ信号101,10
3,105,107の中の1種の選択を指令する。次にステップ3
20にてタイミングコントロールロジック22がA/D変換器1
6及びバッファ18に対し、A/D変換指令を発する。これに
よりA/D変換器16は選択されたアナログ信号111のA/D変
換を行い、その結果の11ビットのデジタル信号のうち、
上位8ビットを出力シフトレジスタ20へ送る。同時に下
位3ビットはバッファ18へ送られ、そこに一時蓄えられ
る。次にステップ330にて、タイミングコントロールロ
ジック22は出力シフトレジスタ20に対し、A/D変換器16
から送られてきた上位8ビットをシリアル出力するよう
に指令する。その後ステップ340のループで、上位8ビ
ットのデータが送信先のエンジンコンピュータで正しく
受信されたことを確認するため、アクナレジ信号が来る
のを待つ。上位8ビットデータが正しく受信されたこと
が確認できると、次に下位3ビットのデータを送信する
必要があるか否かを、ステップ350にて判断する。4種
のアナログ信号101,103,105,107の中には、上位8ビッ
トのみで充分な場合があり得るためである。下位3ビッ
トのデータも送信する必要があると判断されると、ステ
ップ360にてタイミングコントロールロジック22は出力
シフトレジスタ20に対し、デジタル入力部14からのデジ
タルデータ5ビットとバッファ18に蓄えられた下位3ビ
ットのデータとを合せて、8ビットのシリアル出力を行
うように指令する。そしてステップ370にてステップ340
と同様に、アクナレジ信号を待ち、受信が行なわれたこ
とを確認すると、そこでこの処理を終了する。なお、ス
テップ350にて下位ビットデータが不必要な場合には、
この処理はそこで終了する。
出力シフトレジスタ20から出力される信号のタイミン
グチャートを第4図に示す。上記説明した本実施例によ
ると、シリアル出力信号は第4図(A)の通り、第1の
フレームではA/D変換された11ビットデータのうち、上
位8ビットのデータが埋められ、第2のフレームでは最
初にデジタル入力部からの5ビットのデータが埋めら
れ、その直後にA/D変換データの残り3ビットが埋めら
れて送信される。結局2回の送信(2フレーム)でA/D
変換データとデジタルデータを送ることができる。それ
に対し、従来のA/Dコンバータでは、第4図(B)のよ
うに、A/D変換データで2フレームを使用し、デジタル
入力データで別の1フレームを使用するため、3回の送
信を必要とする。つまり本発明により通信回数、すなわ
ち通信時間が2/3に短縮することができる訳である。
グチャートを第4図に示す。上記説明した本実施例によ
ると、シリアル出力信号は第4図(A)の通り、第1の
フレームではA/D変換された11ビットデータのうち、上
位8ビットのデータが埋められ、第2のフレームでは最
初にデジタル入力部からの5ビットのデータが埋めら
れ、その直後にA/D変換データの残り3ビットが埋めら
れて送信される。結局2回の送信(2フレーム)でA/D
変換データとデジタルデータを送ることができる。それ
に対し、従来のA/Dコンバータでは、第4図(B)のよ
うに、A/D変換データで2フレームを使用し、デジタル
入力データで別の1フレームを使用するため、3回の送
信を必要とする。つまり本発明により通信回数、すなわ
ち通信時間が2/3に短縮することができる訳である。
尚、上記実施例では、第2図に示したアナログ入力マ
ルチプレクサ12及びA/D変換器16が変換手段に相当し、
第2図におけるその他の部分が混合出力手段に相当して
いる。そして、その中で、バス121,123及びバッファ18
が分割手段に相当しており、タイミングコントロールロ
ジック22が実行する処理のS330と出力レジスタ20が第1
のフレーム生成手段に相当し、同処理のS360と出力レジ
スタ20が第2のフレーム生成手段に相当している。
ルチプレクサ12及びA/D変換器16が変換手段に相当し、
第2図におけるその他の部分が混合出力手段に相当して
いる。そして、その中で、バス121,123及びバッファ18
が分割手段に相当しており、タイミングコントロールロ
ジック22が実行する処理のS330と出力レジスタ20が第1
のフレーム生成手段に相当し、同処理のS360と出力レジ
スタ20が第2のフレーム生成手段に相当している。
上記実施例では出力はシリアルで行っていたが、これ
はパラレルで行っても同様であり、通信回数が減少する
という効果に変わりはない。このときには出力シフトレ
ジスタ20は出力ラッチで置き換えられる。また第2図に
おいて、A/D変換器16にてA/D変換された11ビットのデジ
タル信号のうち、上位8ビットは直接出力シフトレジス
タ20へ、下位3ビットはバッファ18へと分けて送られて
いたが、11ビットすべてを一たんバッファ18に蓄え、そ
の後タイミングコントロールロジック22からの指令によ
り一部ずつを出力シフトレジスタ20へ出力するという構
成にすることも可能である。
はパラレルで行っても同様であり、通信回数が減少する
という効果に変わりはない。このときには出力シフトレ
ジスタ20は出力ラッチで置き換えられる。また第2図に
おいて、A/D変換器16にてA/D変換された11ビットのデジ
タル信号のうち、上位8ビットは直接出力シフトレジス
タ20へ、下位3ビットはバッファ18へと分けて送られて
いたが、11ビットすべてを一たんバッファ18に蓄え、そ
の後タイミングコントロールロジック22からの指令によ
り一部ずつを出力シフトレジスタ20へ出力するという構
成にすることも可能である。
[発明の効果] 以上説明したように、本発明のデジタル入力付A/Dコ
ンバータによれば、外部からのアナログ信号をA/D変換
したデジタル信号と、外部から入力したデジタル信号と
を、効率良く組み合わせて出力することができるため、
通信時間を短縮することができる。よって、マイクロコ
ンピュータのデータ入力部に使用した場合には、マイク
ロコンピュータ全体の処理能力を向上させることができ
る。この効果は、通信の速度(ボーレイト)が遅い場合
には特に顕著となる。
ンバータによれば、外部からのアナログ信号をA/D変換
したデジタル信号と、外部から入力したデジタル信号と
を、効率良く組み合わせて出力することができるため、
通信時間を短縮することができる。よって、マイクロコ
ンピュータのデータ入力部に使用した場合には、マイク
ロコンピュータ全体の処理能力を向上させることができ
る。この効果は、通信の速度(ボーレイト)が遅い場合
には特に顕著となる。
第1図は本発明の概要を例示するブロックダイヤグラ
ム、第2図は本発明の実施例が適用されるデジタル入力
付A/Dコンバータのブロックダイヤグラム、第3図はそ
のデジタル入力付A/Dコンバータにおける処理の流れを
説明するためのフローチャート、第4図はそのデジタル
入力付A/Dコンバータから出力されるシリアル8ビット
データの構成を示すタイミングチャートである。 10……デジタル入力付A/Dコンバータ 14……デジタル入力部 16……A/D変換器 20……出力シフトレジスタ 22……タイミングコントロールロジック
ム、第2図は本発明の実施例が適用されるデジタル入力
付A/Dコンバータのブロックダイヤグラム、第3図はそ
のデジタル入力付A/Dコンバータにおける処理の流れを
説明するためのフローチャート、第4図はそのデジタル
入力付A/Dコンバータから出力されるシリアル8ビット
データの構成を示すタイミングチャートである。 10……デジタル入力付A/Dコンバータ 14……デジタル入力部 16……A/D変換器 20……出力シフトレジスタ 22……タイミングコントロールロジック
Claims (1)
- 【請求項1】外部から入力されるアナログ信号をビット
数nのデジタル信号に変換する変換手段と、 外部から入力されるデジタル信号と前記変換手段により
変換されたデジタル信号とから、ビット数mを1つのフ
レームとするデジタル信号を生成し、該生成したデジタ
ル信号を外部へ順次出力する混合出力手段と、 を備えたデジタル入力付A/Dコンバータであって、 前記混合出力手段は、 前記変換手段によって変換されたビット数nのデジタル
信号を、ビット数m毎に分割する分割手段と、 該分割手段により分割されたビット数m毎のデジタル信
号によって前記フレームを生成する第1のフレーム生成
手段と、 前記分割手段の分割動作によって生じたビット数mより
も少ない余剰ビットに、前記外部からのデジタル信号を
付加して、前記フレームを生成する第2のフレーム生成
手段と、 を備えることを特徴とするデジタル入力付A/Dコンバー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61139929A JPH0827643B2 (ja) | 1986-06-16 | 1986-06-16 | デジタル入力付a/dコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61139929A JPH0827643B2 (ja) | 1986-06-16 | 1986-06-16 | デジタル入力付a/dコンバ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62296201A JPS62296201A (ja) | 1987-12-23 |
JPH0827643B2 true JPH0827643B2 (ja) | 1996-03-21 |
Family
ID=15256951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61139929A Expired - Lifetime JPH0827643B2 (ja) | 1986-06-16 | 1986-06-16 | デジタル入力付a/dコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0827643B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5686569A (en) * | 1979-12-17 | 1981-07-14 | Nippon Telegr & Teleph Corp <Ntt> | Telephone set of composite service |
-
1986
- 1986-06-16 JP JP61139929A patent/JPH0827643B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62296201A (ja) | 1987-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100904476B1 (ko) | 하이브리드 병렬/직렬 버스 인터페이스 | |
US7475273B2 (en) | Hybrid parallel/serial bus interface | |
US7199732B1 (en) | Data converter with reduced component count for padded-protocol interface | |
JPH0827643B2 (ja) | デジタル入力付a/dコンバ−タ | |
US5724615A (en) | Communication circuit receiving data selectably synchronized to the rising or falling edge of a timing signal provided from the data source | |
JPH0370415B2 (ja) | ||
US5138641A (en) | Bit residue correction in a dlc receiver | |
JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
JPS6028968Y2 (ja) | 出力直接選択型インタフェィス回路 | |
KR19990021024A (ko) | 시리얼 고속 통신 장치 및 방법 | |
JPH1090308A (ja) | 電気測定器の信号入力装置 | |
JPS639254A (ja) | コ−ド変換装置 | |
CN117573584A (zh) | 支持dma请求的dac装置及其处理方法 | |
JPS6230361Y2 (ja) | ||
JPH0934810A (ja) | 信号送受用集積回路及び半導体集積回路 | |
JPH0715326A (ja) | 信号変換装置 | |
JPH06112990A (ja) | 通信制御装置 | |
JPH0750877B2 (ja) | チャネルアクセス方式 | |
JPH07245566A (ja) | デジタル信号の転送方式変換装置 | |
JPH11184672A (ja) | シリアルデータ保持回路 | |
JPH0888614A (ja) | シリアルデータ送信方式 | |
JPH06335056A (ja) | 遠隔制御システムのデータ伝送方式 | |
JPH0581096B2 (ja) | ||
JPH01231461A (ja) | 回線データ送受信用集積回路 | |
JPH01286063A (ja) | データ伝送方法 |