JPH08275162A - 圧縮動画像再生装置の復号回路 - Google Patents

Abstract

(57)【要約】 【目的】圧縮動画像再生装置に入力されるパッキングさ
れたコードデータに対し、デパッキング処理を施すとき
に、必要なコードにアクセスでき、１ビデオセグメント
分のコードデータを蓄える一つのバッファメモリのみで
ＡＣＬ，ＡＣＭ及びＡＣＨデータのデパッキング処理を
実現する。 【構成】バッファメモリ２に入力されたコードデータ
は、コードアドレス記憶回路１２からのバイト情報によ
ってバレルシフタ３にバイト単位でコードデータを供給
し、バレルシフタ３では、デコード回路４から返される
符号長とコードアドレス記憶回路１２からのビット情報
によってデコードされなかったコードデータをシフトし
て、バッファメモリ２から供給されたコードデータを接
続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧縮動画像再生装置の
復号回路において、コード化され、パッキングされたデ
ータを効率よくデコードするためにデパックするデパッ
キング処理に係わり、少ないメモリでデパッキング処理
を実現可能とするための回路に関する。

【０００２】

【従来の技術】圧縮動画像再生装置の復号回路における
デパッキング回路は、動画像圧縮符号化装置等により、
磁気テープ等の記録媒体に記録するためにパッキング処
理を施された画像データをデコードするために取り出す
回路である。

【０００３】パッキング，デパッキングに関しては、特
開平４−７９６８１号公報や特開平３−２６２３３２号
公報等に述べられている。

【０００４】本発明における圧縮動画像再生装置におけ
る復号回路に入力される圧縮動画像データは、例えば、
松下，ソニー，フィリップス，トムソンの４社を幹事会
社とするＨＤディジタルＶＴＲ協議会で規格化されたフ
ォーマット、即ちＤＶＣ（Ｄｉｇｉｔａｌ ＶＣＲ ｆ
ｏｒ Ｃｏｎｓｕｍｅｒ ｕｓｅ）と呼ばれる画像圧縮
方式に従った圧縮動画像データである。

【０００５】圧縮動画像再生装置における復号回路に入
力される圧縮動画像データを生成する動画像圧縮装置
で、入力される画像データは次のような仕様である。現
行ＴＶ対応の家庭用ディジタルＶＴＲ規格案であるＳＤ
フォーマットの場合、［４：１：１］フォーマットで
は、入力画像データは輝度（Ｙ）７２０画素×４８０ラ
イン、色差（ＣＲ，ＣＢ）１８０画素×４８０ラインで
構成されるフレームであり、輝度のサンプリング周波数
は１３．５ＭＨｚである。

【０００６】フレーム上８×８画素でＤＣＴブロックが
構成され、更に６個のＤＣＴブロックによってマクロブ
ロックが構成される。マクロブロックを構成するＤＣＴ
ブロックは、四つの輝度（Ｙ）ブロックと二つの色差ブ
ロック（ＣＲ，ＣＢ）から成る。更に五つのマクロブロ
ックにより圧縮データ量一定化の単位であるビデオセグ
メントが構成される。

【０００７】また、ＨＤＴＶ対応の家庭用ディジタルＶ
ＴＲ規格案であるＨＤフォーマットでは、［１２：４：
０］フォーマットの場合、入力画像データは輝度１００
８画素×１０２４ライン、色差３３６画素×５１２ライ
ンのフレームであり、輝度のサンプリング周波数は４
０．５ＭＨｚである。このとき１フレームは４２×６４
マクロブロックであるが、まず４５×６０マクロブロッ
クのフレームに変換し、動画像圧縮符号化装置では変換
されたフレームに対して処理を行う。

【０００８】動画像圧縮符号化装置で圧縮される画像デ
ータは、磁気テープ等の記録媒体に記録されるためにパ
ッキング処理が施される。図４に示すように、パッキン
グでは、１ビデオセグメント（５マクロブロック）分の
データを五つのシンクブロックに配置する。各シンクブ
ロックに配置されるデータの集まりをユニットと呼ぶ。
１ビデオセグメント分のデータ量は、レートコントロー
ルにより、５ユニット分のデータ量以下に抑えられてい
る。

【０００９】一つのユニットは一つのマクロブロックに
対応している。ユニットの中には、各ＤＣＴブロックに
対応した六つのＤＣＴエリア（Ｙは１４バイト、ＣＲ，
ＣＢは１０バイト）が用意されている。パッキングで
は、このＤＣＴエリアにＡＣ係数のハフマンコードに変
換されたデータを配置する。

【００１０】ハフマンコードへの変換は、量子化された
各ＤＣＴブロックのＡＣ係数データ（二次元）をジグザ
グスキャンにより一次元のデータに並び替えた後、０の
続く数（０ラン）とその直後の係数値の組み合わせをエ
ントリーとすることにより行われる。また、各ＤＣＴブ
ロックの終わりには、４ビットのＥＯＢコードを追加す
る。

【００１１】パッキング処理では、３段階の処理（パス
１，パス２，パス３）でＤＣＴエリアへのハフマンコー
ドデータの配置を行う。一旦、バッファメモリに蓄えら
れた１ビデオセグメント分のデータは、パス１で、各Ｄ
ＣＴブロックの符号がそれぞれの固定エリアがいっぱい
になるまで詰め込められ、溢れたデータは先頭のＤＣＴ
ブロックから順につなげてユニット毎に超過データ用メ
モリ１に蓄えられる。パス２では、パス１で溢れたデー
タは同一ユニット内の空き領域に先頭から順に詰め込め
られる。それでも溢れたデータは、先頭のユニットから
順につなげて５ユニット分超過データ用メモリ２に蓄え
られる。パス３では、パス２で溢れたデータは、５ユニ
ット全体の空き領域に先頭から順に詰め込められる。

【００１２】圧縮動画像再生装置の復号回路におけるデ
パッキング回路は、１ビデオセグメント（５ユニット）
をデータ量一定の単位としてパッキングされたハフマン
コードデータをデパックする回路である。

【００１３】ここで、１ビデオセグメント分のデパッキ
ング処理は、つぎの手順で行われる。まず、前記パッキ
ング処理のパス１でパッキングされたコード（ＡＣＬ）
を１マクロブロック分デコードする。つぎにパス２でパ
ッキングされたコード（ＡＣＭ）を１マクロブロック分
デコードする。以上の操作を５マクロブロック分繰り返
した後に、パス３でパッキングされたコード（ＡＣＨ）
をデコードする。

【００１４】

【発明が解決しようとする課題】パッキング処理では、
前記の通り１ビデオセグメント分のデータを一旦蓄える
一つのバッファメモリと、超過分のデータを蓄える二つ
のメモリの計三つのメモリを必要とする。デパッキング
処理でも、単純にパッキングと逆の処理を行えば、三つ
のメモリが必要となる。

【００１５】本発明の目的は、圧縮動画像再生装置の復
号回路におけるデパッキング回路で、圧縮された入力動
画像データに対し、従来よりも少ないメモリ容量でデパ
ッキング処理を実現可能とすることにある。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、圧縮動画像再生装置の復号回路におけるデパッキン
グ回路で、１ビデオセグメント分のハフマンコードデー
タを蓄えるバッファメモリ手段と、前記バッファメモリ
手段より出力されたコードデータを符号長情報によりビ
ットシフトをしてラッチ出力するバレルシフタ手段と、
前記バレルシフタ手段により出力されたコードデータを
デコードし、符号長を返すデコード手段を設けた。さら
に、どのマクロブロックのどこのＤＣＴブロックをデコ
ードしているかを示すブロックカウント手段と、どのユ
ニットのどこのエリアをデコードしているかを示すエリ
アカウント手段と、ＥＯＢが発見されたことを示すフラ
グをブロック毎に蓄えるフラグメモリ手段と、エリアの
デコードがＥＯＢで終わっているかどうかを示すフラグ
をエリア毎に蓄えるフラグメモリ手段と、エリア内にデ
コードすべきコードがないことを示すノーコードフラグ
（ＮＣ）を発生するエリア終了検出手段と、エリア内の
コードのデコードが何バイト目の何ビットまで終了した
かを記憶しておくコードアドレス記憶手段を設けた。

【００１７】

【作用】入力されたコードデータに対しデパッキング処
理を行う場合に、バッファメモリ手段は１ビデオセグメ
ント分のハフマンコードデータを蓄え、バレルシフタ手
段は符号長情報によりデコードされずに残されたコード
データに対しビットシフトを行い、そのビットシフトし
たコードデータにバッファメモリ手段により出力された
コードデータを加えて次にデコードすべきコードデータ
とする。デコード手段は、バレルシフタ手段より受け取
ったコードデータをデコードし、ゼロラン、エントリー
のデコードデータ、ＥＯＢ信号、及び符号長データを出
力する。

【００１８】ブロックカウント手段は、どのマクロブロ
ックのどこのＤＣＴブロックをデコードしているかを示
すアドレスを出力する。エリアカウント手段は、どのユ
ニットのどのエリアをデコードしているかを示すアドレ
スを出力する。さらに、フラグメモリ手段はデコードが
終了したことを示すブロック毎のＥＯＢのフラグ、或い
はエリアのデコードがＥＯＢで終わっているかどうかを
示すエリア毎のフラグを蓄える。

【００１９】エリア終了検出手段は、ＤＣＴエリアに蓄
えられていたコードデータを全てデコードし、もうデコ
ードすべきコードデータがエリア内にないことを示すノ
ーコード信号を発生する。コードアドレス記憶手段はエ
リアカウント手段より受け取ったエリアアドレスにデコ
ード回路より受け取った符号長を加算し、デコードがエ
リアのどこまで進んだかを覚えておき、バイト及びビッ
ト情報を出力する。

【００２０】以上の手段を用いることにより、本発明に
よるデパッキング回路では、パッキングされたコードを
そのまま蓄えるコードメモリ以外に特にバッファメモリ
を持たず、コードメモリへのアドレスを制御することの
みで必要なコードにアクセスする方式でデパッキング処
理を行うことができる。

【００２１】

【実施例】図１に本発明における圧縮動画像再生装置の
復号回路におけるデパッキング回路のＡＣＬデータを処
理する場合の第一の実施例のブロック図を示す。

【００２２】コード入力端子１はバッファメモリ２にハ
フマンコードデータを供給し、バッファメモリ２は、バ
レルシフタ３にデータを供給している。さらにバレルシ
フタ３は、デコード回路４にデコードすべきコードデー
タを供給している。デコード回路４でデコードされたデ
ータはデコードデータ出力端子５に出力され、ＥＯＢ信
号が検出された場合は、ＥＯＢ信号出力端子６、ブロッ
クカウント回路７、フラグメモリ８、エリアカウント回
路９、及びフラグメモリ１０に出力信号を供給する。さ
らにデコード回路４は、符号長データをバレルシフタ
３、エリア終了検出回路１３、及びコードアドレス記憶
回路１２に出力する。

【００２３】ブロックカウント回路７は、フラグメモリ
８と接続され、ブロックカウント回路７から出力される
ブロックアドレスは、ブロックアドレス出力端子１１及
びフラグメモリ８に出力される。

【００２４】エリアカウント回路９は、フラグメモリ１
０と接続され、エリアカウント回路９から出力されるエ
リアアドレスは、コードアドレス記憶回路１２とフラグ
メモリ１０に出力される。

【００２５】コードアドレス記憶回路は、バイト情報と
ビット情報をエリア終了検出回路１３に出力し、さらに
バイト情報をバッファメモリ２に、ビット情報をバレル
シフタ３に供給する。

【００２６】本発明におけるデパッキング回路の基本的
動作は、つぎの通りである。まず、バッファメモリ２
は、コード入力端子１から供給される１ビデオセグメン
ト分のハフマンコードデータを蓄える。デコード回路４
は、バレルシフタ３から供給されるコードデータをデコ
ードし、デコードデータやＥＯＢ信号を出力するととも
に、符号長をバレルシフタ３に供給する。バレルシフタ
３では、供給された符号長分だけ、先にデコードしたビ
ット数から差し引き、残ったビットをシフトしてつぎの
デコードデータ用に用意する。空きができたバレルシフ
タ３では、新たにバッファメモリ２から１バイトのコー
ドデータを供給し、先にバレルシフタ３に残っているビ
ットに足してデコード回路４に供給する。

【００２７】ブロックカウント回路７には、各ＤＣＴブ
ロックの終わりを示すＥＯＢが見つかったときにデコー
ド回路４から出力される信号と各ＤＣＴエリアのデータ
を使いきったときにエリア終了検出回路１３から出力さ
れるノーコード信号が入力されるようにされ、このどち
らかの信号が入力されたときにブロックカウント回路７
は、カウントアップする。フラグメモリ８では、ブロッ
クカウント回路７からアドレスを受け取り、ブロックカ
ウント回路７がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ８では、ＥＯＢが検出さ
れてブロックカウント回路７がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってブロックカウント回路
７がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。ここで、フラグメモリ８のア
ドレスが進むということは、ブロックカウント回路７が
カウントアップすることを意味する。

【００２８】また、ブロックカウント回路７から出力さ
れるブロックアドレスは、ブロックアドレス出力端子１
１にも出力される。

【００２９】一方、エリアカウント回路９にも、各ＤＣ
Ｔブロックの終わりを示すＥＯＢが見つかったときにデ
コード回路４から出力される信号と各ＤＣＴエリアのデ
ータを使いきったときにエリア終了検出回路１３から出
力されるノーコード信号が入力されるようにされ、この
どちらかの信号が入力されたときにエリアカウント回路
９は、カウントアップする。フラグメモリ１０では、エ
リアカウント回路９からアドレスを受け取り、エリアカ
ウント回路９がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ１０では、ＥＯＢが検出
されてエリアカウント回路９がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってエリアカウント回路９
がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。ここで、フラグメモリ１０の
アドレスが進むということは、エリアカウント回路９が
カウントアップすることを意味する。

【００３０】一方、エリアカウント回路９は、コードア
ドレス記憶回路１２にもエリアアドレスを供給し、コー
ドアドレス記憶回路１２では、デコード回路４から供給
される符号長をもとに各エリアについてデコードしたビ
ットを加算していき、エリアのどの位置までデコードが
終了したかを記憶する。

【００３１】エリア終了検出回路１３では、コードアド
レス記憶回路１２からエリアのどの位置までデコードが
終了したかを示すバイト情報とビット情報を受け取り、
その情報から判るエリア内の空きビットとデコード回路
４から供給される符号長との比較を行う。ここで、も
し、エリア内の空きビットよりも供給された符号長のほ
うが大きければ、そのエリアには、デコードできるコー
ドが残っていないことを示し、エリア終了検出回路１３
は、ノーコード信号をブロックカウント回路７及びエリ
アカウント回路９に供給する。

【００３２】また、コードアドレス記憶回路１２から出
力されるバイト情報は、バッファメモリ２にも供給さ
れ、バッファメモリ２では、その情報によってコードデ
ータのバレルシフタ３への供給を制御する。さらにコー
ドアドレス記憶回路１２から出力されるビット情報は、
バレルシフタ３に供給され、バレルシフタ３では、その
ビット情報をもとにビットシフトを行う。

【００３３】以上の各動作により１マクロブロック分の
デコードを行うことにより、１ユニットのＡＣＬのデコ
ードが終了する。

【００３４】本実施例によれば、パッキングされたコー
ドをそのまま蓄えるコードメモリ以外にバッファメモリ
を持たずに、コードメモリへのアドレスを制御すること
のみで必要なコードにアクセスでき、１ビデオセグメン
ト分のコードデータを蓄える一つのバッファメモリのみ
でＡＣＬのデパッキング、デコード処理を実現できる。

【００３５】図２に、本発明における圧縮動画像再生装
置の復号回路におけるデパッキング回路のＡＣＬデータ
の処理に続くＡＣＭデータの処理を行う場合の第二の実
施例のブロック図を示す。

【００３６】コード入力端子１はバッファメモリ２にハ
フマンコードデータを供給し、バッファメモリ２は、バ
レルシフタ３にデータを供給している。さらにバレルシ
フタ３は、デコード回路４にデコードすべきコードデー
タを供給している。デコード回路４でデコードされたデ
ータはデコードデータ出力端子５に出力され、ＥＯＢ信
号が検出された場合は、ＥＯＢ信号出力端子６、ブロッ
クカウント回路７、フラグメモリ８、エリアカウント回
路９、及びフラグメモリ１０に出力信号を供給する。さ
らにデコード回路４は、符号長データをバレルシフタ
３、エリア終了検出回路１３、及びコードアドレス記憶
回路１２に出力する。

【００３７】ブロックカウント回路７は、フラグメモリ
８と接続され、ブロックカウント回路７から出力される
ブロックアドレスは、ブロックアドレス出力端子１１、
フラグメモリ８及びエリア記憶回路１４に出力される。
さらにブロックカウント回路７は、スイッチ１５にセレ
クト信号を供給している。

【００３８】エリアカウント回路９は、フラグメモリ１
０と接続され、エリアカウント回路９から出力されるエ
リアアドレスは、スイッチ１５、フラグメモリ１０及び
エリア記憶回路１４に出力される。

【００３９】コードアドレス記憶回路は、バイト情報と
ビット情報をエリア終了検出回路１３に出力し、さらに
バイト情報をバッファメモリ２に、ビット情報をバレル
シフタ３に供給する。

【００４０】エリア記憶回路１４には、ブロックカウン
ト回路７からブロックアドレスが、エリアカウント回路
からエリアアドレスがデータとして供給されるが、その
出力は、スイッチ１５に供給される。

【００４１】スイッチ１５にはエリアカウント回路９の
出力のエリアアドレスとエリア記憶回路１４の出力が入
力され、ブロックカウント回路７からのセレクト信号に
よってコードアドレス記憶回路１２に出力するアドレス
を選択する。

【００４２】本発明におけるデパッキング回路の基本的
動作は、つぎの通りである。まず、バッファメモリ２
は、コード入力端子１から供給される１ビデオセグメン
ト分のハフマンコードデータを蓄える。デコード回路４
は、バレルシフタ３から供給されるコードデータをデコ
ードし、デコードデータやＥＯＢ信号を出力するととも
に、符号長をバレルシフタ３に供給する。バレルシフタ
３では、供給された符号長分だけ、先にデコードしたビ
ット数から差し引き、残ったビットをシフトしてつぎの
デコードデータ用に用意する。空きができたバレルシフ
タ３では、新たにバッファメモリ２から１バイトのコー
ドデータを供給し、先にバレルシフタ３に残っているビ
ットに足してデコード回路４に供給する。

【００４３】ブロックカウント回路７には、各ＤＣＴブ
ロックの終わりを示すＥＯＢが見つかったときにデコー
ド回路４から出力される信号と各ＤＣＴエリアのデータ
を使いきったときにエリア終了検出回路１３から出力さ
れるノーコード信号が入力されるようにされ、このどち
らかの信号が入力されたときにブロックカウント回路７
は、カウントアップする。フラグメモリ８では、ブロッ
クカウント回路７からアドレスを受け取り、ブロックカ
ウント回路７がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ８では、ＥＯＢが検出さ
れてブロックカウント回路７がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってブロックカウント回路
７がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。

【００４４】ここで、注意が必要なのは、本発明による
実施例１によって、ＡＣＬデータのデコードを終了して
いる場合、フラグメモリ８のアドレス領域には、フラグ
が立っている（１）アドレスと立っていない（０）アド
レスが存在する。本発明による実施例２のように、ＡＣ
Ｌデータのデコードに続いてＡＣＭデータのデコードを
行う場合は、ブロックカウント回路７がカウントアップ
し、フラグメモリ８がアドレスを進めたときに、そこの
アドレスにフラグが立っていたならば、フラグメモリ８
はフラグが立っていないところまでアドレスを進める。
ここで、フラグメモリ８のアドレスが進むということ
は、ブロックカウント回路７がカウントアップすること
を意味する。

【００４５】また、ブロックカウント回路７から出力さ
れるブロックアドレスは、ブロックアドレス出力端子１
１及びエリア記憶回路１４にも出力される。

【００４６】一方、エリアカウント回路９にも、各ＤＣ
Ｔブロックの終わりを示すＥＯＢが見つかったときにデ
コード回路４から出力される信号と各ＤＣＴエリアのデ
ータを使いきったときにエリア終了検出回路１３から出
力されるノーコード信号が入力されるようにされ、この
どちらかの信号が入力されたときにエリアカウント回路
９は、カウントアップする。フラグメモリ１０では、エ
リアカウント回路９からアドレスを受け取り、エリアカ
ウント回路９がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ１０では、ＥＯＢが検出
されてエリアカウント回路９がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってエリアカウント回路９
がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。

【００４７】ここで、エリアカウント回路９がカウント
アップし、フラグメモリ１０がアドレスを進めたとき
に、そこのアドレスにフラグが立っていない場合、フラ
グメモリ１０はフラグが立っているところまでアドレス
を進める。ここでの、フラグメモリ１０のアドレスが進
むということは、エリアカウント回路９がカウントアッ
プすることを意味する。

【００４８】また、エリアカウント回路９は、エリア記
憶回路１４及びスイッチ１５にもエリアアドレスを供給
し、エリア記憶回路１４にはデータとしてエリアアドレ
スを供給する。

【００４９】ＡＣＬデータのデコード終了時には、フラ
グメモリ８内のフラグとフラグメモリ１０内のフラグは
一致し、それぞれのフラグは、ブロックカウント回路７
にとっては、概念的にそのブロックのデコードが終了し
ていることを示し、エリアカウント回路９にとっては、
空きエリアが存在することを示している。

【００５０】ＡＣＭデータのデコードは、このフラグを
見ながらブロックカウント回路７がデコード未終了のブ
ロックを探し、エリアカウント回路９が空きエリアを探
してデコードを行う。

【００５１】各エリアのデータを使いきってデコードが
中断された場合には、そのエリアの末尾にはデコードさ
れていない何ビットかの未完結コードが残されている。
ＡＣＭデータのデコードを続行するには、この未完結コ
ードを読みだしてから、空きエリアのコードデータを続
けなければならない。

【００５２】ＡＣＬデータのデコードを終了した時点で
は、未完結コードの存在するエリアはブロックカウント
回路７の指し示すアドレスに一致しているが、ＡＣＭデ
ータのデコードを進めると移動してしまう。そこで、未
完結コードの移動したエリアを記憶しておくために、本
発明による実施例２では実施例１の回路構成にエリア記
憶回路１４が加えられた。

【００５３】エリア記憶回路１４では、ブロックカウン
ト回路７から出力されるブロックアドレス、即ち概念的
にどこのマクロブロックのどのＤＣＴブロックをデコー
ドしているのかを示すアドレスにエリアカウント回路９
から出力されるエリアアドレス、即ちどのユニットのど
のエリアをデコードしているかを示すアドレスを書き込
む。

【００５４】スイッチ１５では、エリア記憶回路１４か
ら出力されるアドレスを示すデータ、即ち未完結コード
が実際に存在する位置を示すアドレスと、エリアカウン
ト回路９の出力であるエリアアドレスとをブロックカウ
ント回路７から出力される制御信号によって切り替え、
コードアドレス記憶回路１２に出力する。即ち、スイッ
チ１５では、まず未完結コードが存在するアドレスを出
力し、その後に続けて次にデコードすべきエリアを示す
アドレスを出力する。

【００５５】コードアドレス記憶回路１２では、デコー
ド回路４から供給される符号長をもとに各エリアについ
てデコードしたビットを加算していき、エリアのどの位
置までデコードが終了したかを記憶する。

【００５６】エリア終了検出回路１３では、コードアド
レス記憶回路１２からエリアのどの位置までデコードが
終了したかを示すバイト情報とビット情報を受け取り、
その情報から判るエリア内の空きビットとデコード回路
４から供給される符号長との比較を行う。ここで、も
し、エリア内の空きビットよりも供給された符号長のほ
うが大きければ、そのエリアには、デコードできるコー
ドが残っていないことを示し、エリア終了検出回路１３
は、ノーコード信号をブロックカウント回路７及びエリ
アカウント回路９に供給する。

【００５７】また、コードアドレス記憶回路１２から出
力されるバイト情報は、バッファメモリ２にも供給さ
れ、バッファメモリ２では、その情報によってコードデ
ータのバレルシフタ３への供給を制御する。さらにコー
ドアドレス記憶回路１２から出力されるビット情報は、
バレルシフタ３に供給され、バレルシフタ３では、その
ビット情報をもとにビットシフトを行う。

【００５８】以上の各動作により１マクロブロック分の
デコードを行うことにより、１ユニットのＡＣＬのデコ
ードに続くＡＣＭのデコードが終了する。

【００５９】本実施例によれば、パッキングされたコー
ドをそのまま蓄えるコードメモリ以外にバッファメモリ
を持たずに、コードメモリへのアドレスを制御すること
のみで必要なコードにアクセスでき、１ビデオセグメン
ト分のコードデータを蓄える一つのバッファメモリのみ
でＡＣＬとＡＣＭのデパッキング、デコード処理を実現
できる。

【００６０】図３に、本発明における圧縮動画像再生装
置の復号回路におけるデパッキング回路のＡＣＬ，ＡＣ
Ｍデータの処理に続くＡＣＨデータの処理を行う場合の
第三の実施例のブロック図を示す。

【００６１】コード入力端子１はバッファメモリ２にハ
フマンコードデータを供給し、バッファメモリ２は、バ
レルシフタ３にデータを供給している。さらにバレルシ
フタ３は、デコード回路４にデコードすべきコードデー
タを供給している。デコード回路４でデコードされたデ
ータはデコードデータ出力端子５に出力され、ＥＯＢ信
号が検出された場合は、ＥＯＢ信号出力端子６、ブロッ
クカウント回路７、フラグメモリ８、エリアカウント回
路９、フラグメモリ１０、連結エリアカウント回路１
７、及びフラグメモリ１８に出力信号を供給する。さら
にデコード回路４は、符号長データをバレルシフタ３、
エリア終了検出回路１３、及びコードアドレス記憶回路
１２に出力する。

【００６２】ブロックカウント回路７は、フラグメモリ
８と接続され、ブロックカウント回路７から出力される
ブロックアドレスは、ブロックアドレス出力端子１１、
フラグメモリ８及びエリア記憶回路１４に出力される。
さらにブロックカウント回路７は、スイッチ１６にセレ
クト信号を供給している。

【００６３】エリアカウント回路９は、フラグメモリ１
０と接続され、エリアカウント回路９から出力されるエ
リアアドレスは、スイッチ１６、フラグメモリ１０及び
エリア記憶回路１４に出力される。

【００６４】連結エリアカウント回路１７は、フラグメ
モリ１８と接続され、連結エリアカウント回路１７から
出力される連結エリアアドレスは、スイッチ１６、及び
フラグメモリ１８に出力される。

【００６５】コードアドレス記憶回路は、バイト情報と
ビット情報をエリア終了検出回路１３に出力し、さらに
バイト情報をバッファメモリ２に、ビット情報をバレル
シフタ３に供給する。

【００６６】エリア記憶回路１４には、ブロックカウン
ト回路７からブロックアドレスが、エリアカウント回路
からエリアアドレスがデータとして供給されるが、その
出力は、スイッチ１６に供給される。

【００６７】スイッチ１６にはエリアカウント回路９の
出力のエリアアドレス、連結エリアカウント回路１７及
びエリア記憶回路１４の出力が入力され、ブロックカウ
ント回路７及び連結エリアカウント回路１７からのセレ
クト信号によってコードアドレス記憶回路１２に出力す
るアドレスを選択する。

【００６８】本発明におけるデパッキング回路の基本的
動作は、つぎの通りである。まず、バッファメモリ２
は、コード入力端子１から供給される１ビデオセグメン
ト分のハフマンコードデータを蓄える。デコード回路４
は、バレルシフタ３から供給されるコードデータをデコ
ードし、デコードデータやＥＯＢ信号を出力するととも
に、符号長をバレルシフタ３に供給する。バレルシフタ
３では、供給された符号長分だけ、先にデコードしたビ
ット数から差し引き、残ったビットをシフトしてつぎの
デコードデータ用に用意する。空きができたバレルシフ
タ３では、新たにバッファメモリ２から１バイトのコー
ドデータを供給し、先にバレルシフタ３に残っているビ
ットに足してデコード回路４に供給する。

【００６９】ブロックカウント回路７には、各ＤＣＴブ
ロックの終わりを示すＥＯＢが見つかったときにデコー
ド回路４から出力される信号と各ＤＣＴエリアのデータ
を使いきったときにエリア終了検出回路１３から出力さ
れるノーコード信号が入力されるようにされ、このどち
らかの信号が入力されたときにブロックカウント回路７
は、カウントアップする。フラグメモリ８では、ブロッ
クカウント回路７からアドレスを受け取り、ブロックカ
ウント回路７がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ８では、ＥＯＢが検出さ
れてブロックカウント回路７がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってブロックカウント回路
７がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。

【００７０】ここで、注意が必要なのは、本発明による
実施例１によって、ＡＣＬデータのデコードを終了して
いる場合、フラグメモリ８のアドレス領域には、フラグ
が立っている（１）アドレスと立っていない（０）アド
レスが存在する。本発明による実施例２のように、ＡＣ
Ｌデータのデコードに続いてＡＣＭデータのデコードを
行う場合は、ブロックカウント回路７がカウントアップ
し、フラグメモリ８がアドレスを進めたときに、そこの
アドレスにフラグが立っていたならば、フラグメモリ８
はフラグが立っていないところまでアドレスを進める。
ここで、フラグメモリ８のアドレスが進むということ
は、ブロックカウント回路７がカウントアップすること
を意味する。

【００７１】また、ブロックカウント回路７から出力さ
れるブロックアドレスは、ブロックアドレス出力端子１
１及びエリア記憶回路１４にも出力される。

【００７２】一方、エリアカウント回路９にも、各ＤＣ
Ｔブロックの終わりを示すＥＯＢが見つかったときにデ
コード回路４から出力される信号と各ＤＣＴエリアのデ
ータを使いきったときにエリア終了検出回路１３から出
力されるノーコード信号が入力されるようにされ、この
どちらかの信号が入力されたときにエリアカウント回路
９は、カウントアップする。フラグメモリ１０では、エ
リアカウント回路９からアドレスを受け取り、エリアカ
ウント回路９がカウントを進める毎にアドレスを進め
る。そのときに、フラグメモリ１０では、ＥＯＢが検出
されてエリアカウント回路９がカウントアップしたとき
には、図５に示すようにフラグ（１）をたててアドレス
を進め、ノーコード信号によってエリアカウント回路９
がカウントアップしたときには、フラグをたてずに
（０）アドレスを進める。

【００７３】ここで、エリアカウント回路９がカウント
アップし、フラグメモリ１０がアドレスを進めたとき
に、そこのアドレスにフラグが立っていない場合、フラ
グメモリ１０はフラグが立っているところまでアドレス
を進める。ここで、フラグメモリ１０のアドレスが進む
ということは、エリアカウント回路９がカウントアップ
することを意味する。

【００７４】また、エリアカウント回路９は、エリア記
憶回路１４及びスイッチ１６にもエリアアドレスを供給
し、エリア記憶回路１４にはデータとしてエリアアドレ
スを供給する。

【００７５】空きエリアが小さい場合、ＡＣＭデータの
デコード時に、未完結コードにこの空きエリアのコード
を接続しても未完結のまま処理が終了してしまうことが
ある。ＡＣＨデータのデコードでは、このようなエリア
は未完結コードに続いて読み出す必要がある。そこで、
このようなエリアを探すためのカウンタ、即ち連結エリ
アカウント回路１７を設け、未完結コードの次に、この
カウント回路が指し示すエリアのコードを読み出してか
ら、空きエリアの読み出しに移るようにした。

【００７６】連結エリアカウント回路１７にも、各ＤＣ
Ｔブロックの終わりを示すＥＯＢが見つかったときにデ
コード回路４から出力される信号と各ＤＣＴエリアのデ
ータを使いきったときにエリア終了検出回路１３から出
力されるノーコード信号が入力されるようにされ、この
どちらかの信号が入力されたときに連結エリアカウント
回路１７は、カウントアップする。フラグメモリ１８で
は、連結エリアカウント回路１７からアドレスを受け取
り、連結エリアカウント回路１７がカウントを進める毎
にアドレスを進める。そのときに、フラグメモリ１８で
は、ＥＯＢが検出されて連結エリアカウント回路１７が
カウントアップしたときには、図５に示すようにフラグ
（１）をたててアドレスを進め、ノーコード信号によっ
て連結エリアカウント回路１７がカウントアップしたと
きには、フラグをたてずに（０）アドレスを進める。

【００７７】ここで、連結エリアカウント回路１７がカ
ウントアップし、フラグメモリ１８がアドレスを進めた
ときに、そこのアドレスにフラグが立っていない場合、
フラグメモリ１８はフラグが立っているところまでアド
レスを進める。ここで、フラグメモリ１８のアドレスが
進むということは、連結エリアカウント回路１７がカウ
ントアップすることを意味する。なお、連結エリアカウ
ント回路１７が指し示すアドレスは、ブロックカウント
回路７が指し示すマクロブロックと同じブロックの中の
空きエリアである。

【００７８】連結エリアカウント回路１７は、スイッチ
１６にもエリアアドレスを供給し、また、スイッチ１６
にセレクト信号を供給する。

【００７９】エリア記憶回路１４では、ブロックカウン
ト回路７から出力されるブロックアドレス、即ち概念的
にどこのマクロブロックのどのＤＣＴブロックをデコー
ドしているのかを示すアドレスにエリアカウント回路９
から出力されるエリアアドレス、即ちどのユニットのど
のエリアをデコードしているかを示すアドレスを書き込
む。

【００８０】スイッチ１６では、エリア記憶回路１４か
ら出力されるアドレスを示すデータ、即ち未完結コード
が実際に存在する位置を示すアドレスと、連結エリアカ
ウント回路１７の出力、即ちＡＣＭのデコード時に未完
結コードと接続してもデコードができなかったエリアを
示すアドレスと、エリアカウント回路９の出力であるエ
リアアドレスとをブロックカウント回路７から出力され
るセレクト信号、及び連結エリアカウント回路１７から
出力されるセレクト信号によって切り替え、コードアド
レス記憶回路１２に出力する。

【００８１】即ち、スイッチ１６では、コードアドレス
記憶回路１２に対して、まず未完結コードが存在するア
ドレスを出力し、次にＡＣＭのデコード時に未完結コー
ドと接続してもデコードができなかったエリアを出力し
て、その後に続けて次にデコードすべきエリアを示すア
ドレスを出力する。

【００８２】コードアドレス記憶回路１２では、デコー
ド回路４から供給される符号長をもとに各エリアについ
てデコードしたビットを加算していき、エリアのどの位
置までデコードが終了したかを記憶する。

【００８３】エリア終了検出回路１３では、コードアド
レス記憶回路１２からエリアのどの位置までデコードが
終了したかを示すバイト情報とビット情報を受け取り、
その情報から判るエリア内の空きビットとデコード回路
４から供給される符号長との比較を行う。ここで、も
し、エリア内の空きビットよりも供給された符号長のほ
うが大きければ、そのエリアには、デコードできるコー
ドが残っていないことを示し、エリア終了検出回路１３
は、ノーコード信号をブロックカウント回路７及びエリ
アカウント回路９に供給する。

【００８４】また、コードアドレス記憶回路１２から出
力されるバイト情報は、バッファメモリ２にも供給さ
れ、バッファメモリ２では、その情報によってコードデ
ータのバレルシフタ３への供給を制御する。さらにコー
ドアドレス記憶回路１２から出力されるビット情報は、
バレルシフタ３に供給され、バレルシフタ３では、その
ビット情報をもとにビットシフトを行う。

【００８５】以上の各動作により１マクロブロック分の
デコードを行うことにより、１ユニットのＡＣＬ及びＡ
ＣＭのデコードに続くＡＣＨのデコードが終了する。

【００８６】本実施例によれば、パッキングされたコー
ドをそのまま蓄えるコードメモリ以外にバッファメモリ
を持たずに、コードメモリへのアドレスを制御すること
のみで必要なコードにアクセスでき、１ビデオセグメン
ト分のコードデータを蓄える一つのバッファメモリのみ
でＡＣＬ，ＡＣＭ及びＡＣＨのデパッキング、デコード
処理を実現できる。

【００８７】

【発明の効果】本発明は、圧縮動画像再生装置の復号回
路におけるデパッキング回路で、パッキングされたコー
ドをそのまま蓄えるコードメモリ以外にバッファメモリ
を持たずに、コードメモリへのアドレスを制御すること
のみで必要なコードにアクセスでき、１ビデオセグメン
ト分のコードデータを蓄える一つのバッファメモリのみ
でＡＣＬ，ＡＣＭ及びＡＣＨデータのデパッキング処理
を実現できる。

【図面の簡単な説明】

【図１】本発明のデパッキング回路におけるＡＣＬデー
タをデパッキングするときの第一の実施例のブロック
図。

【図２】本発明のデパッキング回路におけるＡＣＬ，Ａ
ＣＭデータをデパッキングするときの第二の実施例のブ
ロック図。

【図３】本発明のデパッキング回路におけるＡＣＬ，Ａ
ＣＭ及びＡＣＨデータをデパッキングするときの第三の
実施例のブロック図。

【図４】本発明のデパッキング回路で、デパッキング処
理の対象となり、データ量一定の単位となるビデオセグ
メントの説明図。

【図５】本発明のデパッキング回路でのフラグメモリに
おけるアドレスにたてられるフラグの説明図。

【符号の説明】

２…バッファメモリ、３…バレルシフタ、４…デコード
回路、７…ブロックカウント回路、８…フラグメモリ、
９…エリアカウント回路、１０…フラグメモリ、１２…
コードアドレス記憶回路、１３…エリア終了検出回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】画像を小さなブロックに分け、コード化さ
   れた所定数のブロック分のデータが、所定数のコードエ
   リア内にパッキングされた圧縮動画像データをデコード
   する圧縮動画像再生装置の復号化回路において、所定ブ
   ロック分のコードデータを蓄えるバッファメモリ手段
   と、前記バッファメモリ手段より出力されたコードデー
   タを符号長情報によりビットシフトをしてラッチ出力す
   るバレルシフタ手段と、前記バレルシフタ手段により出
   力されたコードデータをデコードし、符号長を返すデコ
   ード手段と、どのブロックをデコードしているかを示す
   ブロックカウント手段と、どのエリアをデコードしてい
   るかを示すエリアカウント手段と、前記ブロックのデコ
   ードが終了したことを示すフラグをブロック毎に蓄える
   フラグメモリ手段と、エリア内に、まだデコードしてい
   ないコードが残っていることを示すフラグをエリア毎に
   蓄えるフラグメモリ手段と、エリア内にデコードすべき
   コードがなくなったことを検出するエリア終了検出手段
   と、エリア内のコードのデコードがどこまで終了したか
   を記憶しておくコードアドレス記憶手段を備えているこ
   とを特徴とする圧縮動画像再生装置の復号回路。
2. 【請求項２】請求項１において、前記ブロックのデコー
   ドしたコードの末尾がどのエリア内にあるかの途中経過
   をブロック毎に記憶しておくエリア記憶手段を備える圧
   縮動画像再生装置の復号回路。
3. 【請求項３】請求項２において、エリアの中に他のエリ
   アのコードに連結すべきコードが存在することを示すフ
   ラグメモリ手段と、連結すべきコードのエリアの位置を
   示す連結エリアカウント手段を備える圧縮動画像再生装
   置の復号回路。