JPH08275082A - 映像信号入出力装置 - Google Patents
映像信号入出力装置Info
- Publication number
- JPH08275082A JPH08275082A JP7075644A JP7564495A JPH08275082A JP H08275082 A JPH08275082 A JP H08275082A JP 7075644 A JP7075644 A JP 7075644A JP 7564495 A JP7564495 A JP 7564495A JP H08275082 A JPH08275082 A JP H08275082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- bus
- video signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 任意の信号を選択できるようにする。
【構成】 ボードＡの入力端子１乃至３に入力された信
号をバッファアンプ１１乃至１３で選択し、ビデオバス
に出力する。同様に、ボードＢの入力端子４乃至６に入
力された信号をバッファアンプ１４乃至１６で選択し、
ビデオバスに出力する。ボードＣの入力端子７乃至９よ
り入力された信号をバッファアンプ１７乃至１９で選択
し、ビデオバスに出力する。ビデオバスに出力された信
号をボードＡの２次元Ｙ／Ｃ分離回路４１あるいはボー
ドＢの２次元Ｙ／Ｃ分離回路４３、ボードＣの３次元Ｙ
／Ｃ分離回路４５に直接供給させる。
号をバッファアンプ１１乃至１３で選択し、ビデオバス
に出力する。同様に、ボードＢの入力端子４乃至６に入
力された信号をバッファアンプ１４乃至１６で選択し、
ビデオバスに出力する。ボードＣの入力端子７乃至９よ
り入力された信号をバッファアンプ１７乃至１９で選択
し、ビデオバスに出力する。ビデオバスに出力された信
号をボードＡの２次元Ｙ／Ｃ分離回路４１あるいはボー
ドＢの２次元Ｙ／Ｃ分離回路４３、ボードＣの３次元Ｙ
／Ｃ分離回路４５に直接供給させる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号入出力装置に
関し、特に複数の映像信号のうち、所定の映像信号に所
定の処理を施して出力することができるようにした映像
信号入出力装置に関する。
関し、特に複数の映像信号のうち、所定の映像信号に所
定の処理を施して出力することができるようにした映像
信号入出力装置に関する。
【０００２】
【従来の技術】ＮＴＳＣ方式の映像信号とＰＡＬ方式の
映像信号とでは、そのフォーマットが異なっているた
め、それらの映像信号を処理する回路としては、専用の
回路が必要となる。図３は、このような異なるフォーマ
ットの映像信号を取り扱うＡＶシステムの従来の構成例
を表している。
映像信号とでは、そのフォーマットが異なっているた
め、それらの映像信号を処理する回路としては、専用の
回路が必要となる。図３は、このような異なるフォーマ
ットの映像信号を取り扱うＡＶシステムの従来の構成例
を表している。
【０００３】すなわち、この例においては、ＮＴＳＣデ
コーダ１０１が、その入力端子１０１Ａより入力された
ＮＴＳＣ方式の映像信号をデコードし、その出力端子１
０１Ｂより出力するようになされている。また、ＰＡＬ
デコーダ１０２は、その入力端子１０２Ａより入力され
たＰＡＬ方式の映像信号をデコードし、出力端子１０２
Ｂより出力するようになされている。ＡＶスイッチ１０
３は、入力端子１０３Ａまたは１０３Ｂより入力された
映像信号のいずれか一方を選択し、出力端子１０３Ｃよ
り出力するようになされている。
コーダ１０１が、その入力端子１０１Ａより入力された
ＮＴＳＣ方式の映像信号をデコードし、その出力端子１
０１Ｂより出力するようになされている。また、ＰＡＬ
デコーダ１０２は、その入力端子１０２Ａより入力され
たＰＡＬ方式の映像信号をデコードし、出力端子１０２
Ｂより出力するようになされている。ＡＶスイッチ１０
３は、入力端子１０３Ａまたは１０３Ｂより入力された
映像信号のいずれか一方を選択し、出力端子１０３Ｃよ
り出力するようになされている。
【０００４】従って、従来のＡＶシステムにおいては、
ＮＴＳＣ方式の映像信号は、ＮＴＳＣデコーダ１０１の
入力端子１０１Ａに供給し、ＰＡＬ方式の映像信号は、
ＰＡＬデコーダ１０２の入力端子１０２Ａに供給するよ
うに、信号ラインを接続するようにしていた。
ＮＴＳＣ方式の映像信号は、ＮＴＳＣデコーダ１０１の
入力端子１０１Ａに供給し、ＰＡＬ方式の映像信号は、
ＰＡＬデコーダ１０２の入力端子１０２Ａに供給するよ
うに、信号ラインを接続するようにしていた。
【０００５】
【発明が解決しようとする課題】このように従来のＡＶ
システムにおいては、映像信号を入力するために、専用
の入力端子が設けられており、その専用の入力端子に定
められている映像信号を入力しないと、正しい復調出力
を得ることができない課題があった。
システムにおいては、映像信号を入力するために、専用
の入力端子が設けられており、その専用の入力端子に定
められている映像信号を入力しないと、正しい復調出力
を得ることができない課題があった。
【０００６】例えば、ＰＡＬ方式の映像信号をＮＴＳＣ
デコーダ１０１の入力端子１０１Ａに入力したり、ＰＡ
Ｌデコーダ１０２の入力端子１０２ＡにＮＴＳＣ方式の
映像信号を入力するようにすると、正しい復調出力を得
ることができない課題があった。
デコーダ１０１の入力端子１０１Ａに入力したり、ＰＡ
Ｌデコーダ１０２の入力端子１０２ＡにＮＴＳＣ方式の
映像信号を入力するようにすると、正しい復調出力を得
ることができない課題があった。
【０００７】従って、例えば、入力する（処理する）信
号の数を増加するような場合、その信号を処理する機能
を有する専用のボード（図３の例においては、デコー
ダ）を追加しなければならなかった。その結果、図３の
例において、ＮＴＳＣ方式の２つの映像信号を処理する
には、ＮＴＳＣデコーダ１０１をもう１個別に設けなけ
ればならず、コスト高となる課題があった。
号の数を増加するような場合、その信号を処理する機能
を有する専用のボード（図３の例においては、デコー
ダ）を追加しなければならなかった。その結果、図３の
例において、ＮＴＳＣ方式の２つの映像信号を処理する
には、ＮＴＳＣデコーダ１０１をもう１個別に設けなけ
ればならず、コスト高となる課題があった。
【０００８】本発明はこのような状況に鑑みてなされた
ものであり、任意の映像信号を選択して、任意の処理を
施して、出力することができるようにするものである。
ものであり、任意の映像信号を選択して、任意の処理を
施して、出力することができるようにするものである。
【０００９】
【課題を解決するための手段】請求項１に記載の映像信
号入出力装置は、映像信号が入力される複数の入力端子
と、映像信号が伝送されるバスラインと、コントロール
信号により制御され、入力端子より入力された映像信号
のうち所定のものをバスラインに送出する複数のバッフ
ァアンプとを備えることを特徴とする。
号入出力装置は、映像信号が入力される複数の入力端子
と、映像信号が伝送されるバスラインと、コントロール
信号により制御され、入力端子より入力された映像信号
のうち所定のものをバスラインに送出する複数のバッフ
ァアンプとを備えることを特徴とする。
【００１０】請求項７に記載の映像信号入出力装置は、
映像信号を処理する第１の処理回路と、映像信号を処理
する第２の処理回路と、第１の処理回路により処理され
る映像信号が入力される第１の入力端子と、第２の処理
回路により処理される映像信号が入力される第２の入力
端子と、第１の処理回路に入力または出力される映像信
号をスイッチングする第１のバッファアンプと、第２の
処理回路に入力または出力される映像信号をスイッチン
グする第２のバッファアンプと、第１および第２の処理
回路により処理された映像信号を伝送するとともに、第
１の入力端子より入力された映像信号を第２の処理回路
に供給するか、または第２の入力端子より入力された映
像信号を第１の処理回路に供給するように接続されてい
る複数のバスラインとを備えることを特徴とする。
映像信号を処理する第１の処理回路と、映像信号を処理
する第２の処理回路と、第１の処理回路により処理され
る映像信号が入力される第１の入力端子と、第２の処理
回路により処理される映像信号が入力される第２の入力
端子と、第１の処理回路に入力または出力される映像信
号をスイッチングする第１のバッファアンプと、第２の
処理回路に入力または出力される映像信号をスイッチン
グする第２のバッファアンプと、第１および第２の処理
回路により処理された映像信号を伝送するとともに、第
１の入力端子より入力された映像信号を第２の処理回路
に供給するか、または第２の入力端子より入力された映
像信号を第１の処理回路に供給するように接続されてい
る複数のバスラインとを備えることを特徴とする。
【００１１】
【作用】請求項１に記載の映像信号入出力装置において
は、バッファアンプがコントロール信号により制御さ
れ、入力端子より入力された映像信号のうち、所定のも
のをバスラインに送出する。
は、バッファアンプがコントロール信号により制御さ
れ、入力端子より入力された映像信号のうち、所定のも
のをバスラインに送出する。
【００１２】請求項７に記載の映像信号入出力装置にお
いては、複数のバスラインが、第１および第２の処理回
路により処理された映像信号を伝送するように接続され
ているとともに、第１の入力端子より入力された映像信
号を第２の処理回路に供給するか、あるいは第２の入力
端子より入力された映像信号を第１の処理回路に供給す
るように接続されている
いては、複数のバスラインが、第１および第２の処理回
路により処理された映像信号を伝送するように接続され
ているとともに、第１の入力端子より入力された映像信
号を第２の処理回路に供給するか、あるいは第２の入力
端子より入力された映像信号を第１の処理回路に供給す
るように接続されている
【００１３】
【実施例】図１は、本発明の映像信号入出力装置の構成
例を示すブロック図である。この実施例においては、ボ
ードＡが入力端子１乃至３を有し、ボードＢが入力端子
４乃至６を有し、ボードＣが入力端子７乃至９を有して
いる。そして、これらのボードＡ乃至ボードＣの各バッ
ファアンプに対して、コントローラ１０より所定のコン
トロール信号（コントロール１１乃至コントロール３
０）が供給されるようになされてる。
例を示すブロック図である。この実施例においては、ボ
ードＡが入力端子１乃至３を有し、ボードＢが入力端子
４乃至６を有し、ボードＣが入力端子７乃至９を有して
いる。そして、これらのボードＡ乃至ボードＣの各バッ
ファアンプに対して、コントローラ１０より所定のコン
トロール信号（コントロール１１乃至コントロール３
０）が供給されるようになされてる。
【００１４】ボードＡには、ＮＴＳＣ方式のコンポジッ
トビデオ信号をＹ信号（輝度信号）と、Ｃ信号（クロマ
信号）とに２次元分離する２次元Ｙ／Ｃ分離回路４１
と、入力されたＹ信号とＣ信号をデコードし、Ｙ信号、
Ｒ−Ｙ信号およびＢ−Ｙ信号として出力するＮＴＳＣデ
コーダ４２とを有している。
トビデオ信号をＹ信号（輝度信号）と、Ｃ信号（クロマ
信号）とに２次元分離する２次元Ｙ／Ｃ分離回路４１
と、入力されたＹ信号とＣ信号をデコードし、Ｙ信号、
Ｒ−Ｙ信号およびＢ−Ｙ信号として出力するＮＴＳＣデ
コーダ４２とを有している。
【００１５】入力端子１乃至３には、コンポジットのビ
デオ信号１乃至３がそれぞれ入力されるか、Ｙ信号、Ｒ
−Ｙ信号またはＢ−Ｙ信号が入力されるか、Ｇ（青）信
号、Ｒ（赤）信号およびＢ（青）信号が入力されるよう
になされている。あるいはまた、入力端子１と２には、
Ｙ信号とＣ信号が入力されるようになされている。
デオ信号１乃至３がそれぞれ入力されるか、Ｙ信号、Ｒ
−Ｙ信号またはＢ−Ｙ信号が入力されるか、Ｇ（青）信
号、Ｒ（赤）信号およびＢ（青）信号が入力されるよう
になされている。あるいはまた、入力端子１と２には、
Ｙ信号とＣ信号が入力されるようになされている。
【００１６】入力端子１乃至３より入力された信号は、
バッファアンプ１１乃至１３に入力され、そのいずれか
１つの出力が選択されてビデオバスに伝送されるように
なされている。また、入力端子１乃至３より入力された
信号は、バッファアンプ２０−１乃至２０−３を介し
て、Ｙバス（Ｇバス）、Ｒ−Ｙバス（Ｒバス）およびＢ
−Ｙバス（Ｂバス）にそれぞれ出力されるようになされ
ている。
バッファアンプ１１乃至１３に入力され、そのいずれか
１つの出力が選択されてビデオバスに伝送されるように
なされている。また、入力端子１乃至３より入力された
信号は、バッファアンプ２０−１乃至２０−３を介し
て、Ｙバス（Ｇバス）、Ｒ−Ｙバス（Ｒバス）およびＢ
−Ｙバス（Ｂバス）にそれぞれ出力されるようになされ
ている。
【００１７】さらに、入力端子１と２より入力された信
号は、バッファアンプ２８−１，２８−２を介して、Ｐ
ＹバスとＰＣバスに供給されるとともに、ＮＴＳＣデコ
ーダ４２に供給されるようになされている。
号は、バッファアンプ２８−１，２８−２を介して、Ｐ
ＹバスとＰＣバスに供給されるとともに、ＮＴＳＣデコ
ーダ４２に供給されるようになされている。
【００１８】ＮＴＳＣデコーダ４２の出力は、バッファ
アンプ２６−１乃至２６−３を介して、Ｙバス、Ｒ−Ｙ
バスおよびＢ−Ｙバスにそれぞれ出力されるようになさ
れている。
アンプ２６−１乃至２６−３を介して、Ｙバス、Ｒ−Ｙ
バスおよびＢ−Ｙバスにそれぞれ出力されるようになさ
れている。
【００１９】ＮＴＳＣ方式の２次元Ｙ／Ｃ分離回路４１
には、バッファアンプ１１乃至１３のいずれかより出力
された信号が供給されている。そして、分離回路４１の
出力は、バッファアンプ２３−１，２３−２を介して、
ＰＹバスとＰＣバスに出力されるようになされている。
には、バッファアンプ１１乃至１３のいずれかより出力
された信号が供給されている。そして、分離回路４１の
出力は、バッファアンプ２３−１，２３−２を介して、
ＰＹバスとＰＣバスに出力されるようになされている。
【００２０】また、ボードＢにおいては、その入力端子
４乃至６に、コンポジットのビデオ信号４乃至６が入力
されるか、Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力
されるか、Ｇ信号、Ｒ信号およびＢ信号が入力されるよ
うになされている。あるいはまた、入力端子４と５に
は、Ｙ信号とＣ信号が入力されるようになされている。
４乃至６に、コンポジットのビデオ信号４乃至６が入力
されるか、Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力
されるか、Ｇ信号、Ｒ信号およびＢ信号が入力されるよ
うになされている。あるいはまた、入力端子４と５に
は、Ｙ信号とＣ信号が入力されるようになされている。
【００２１】入力端子４乃至６より入力された信号は、
バッファアンプ１４乃至１６に入力され、その出力のい
ずれか１つが選択され、ビデオバスに出力されるように
なされている。また、入力端子４乃至６に入力された信
号は、バッファアンプ２１−１乃至２１−３を介して、
Ｙバス（Ｇバス）、Ｒ−Ｙバス（Ｒバス）およびＢ−Ｙ
バス（Ｂバス）に、それぞれ出力されるようになされて
いる。
バッファアンプ１４乃至１６に入力され、その出力のい
ずれか１つが選択され、ビデオバスに出力されるように
なされている。また、入力端子４乃至６に入力された信
号は、バッファアンプ２１−１乃至２１−３を介して、
Ｙバス（Ｇバス）、Ｒ−Ｙバス（Ｒバス）およびＢ−Ｙ
バス（Ｂバス）に、それぞれ出力されるようになされて
いる。
【００２２】さらに、入力端子４と５より入力された信
号は、バッファアンプ２９−１，２９−２を介して、Ｐ
ＹバスとＰＣバスに出力されるとともに、ＰＡＬデコー
ダ４４に入力されるようになされている。ＰＡＬ方式の
Ｙ信号とＣ信号をデコードするＰＡＬデコーダ４４の出
力は、バッファアンプ２７−１乃至２７−３を介して、
Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力されるよう
になされている。
号は、バッファアンプ２９−１，２９−２を介して、Ｐ
ＹバスとＰＣバスに出力されるとともに、ＰＡＬデコー
ダ４４に入力されるようになされている。ＰＡＬ方式の
Ｙ信号とＣ信号をデコードするＰＡＬデコーダ４４の出
力は、バッファアンプ２７−１乃至２７−３を介して、
Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力されるよう
になされている。
【００２３】ＰＡＬ方式の２次元Ｙ／Ｃ分離回路４３に
は、バッファアンプ１４乃至１６の出力のいずれか１つ
が選択され、供給されるようになされている。そして、
その処理出力は、バッファアンプ２４−１，２４−２を
介して、ＰＹバスとＰＣバスに出力されるようになされ
ている。
は、バッファアンプ１４乃至１６の出力のいずれか１つ
が選択され、供給されるようになされている。そして、
その処理出力は、バッファアンプ２４−１，２４−２を
介して、ＰＹバスとＰＣバスに出力されるようになされ
ている。
【００２４】ボードＣにおいては、入力端子７乃至９に
コンポジットのビデオ信号７乃至９が入力されるか、Ｙ
信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力されるか、Ｇ
信号、Ｒ信号およびＢ信号が入力されるようになされて
いる。また、入力端子７と８には、Ｙ信号とＣ信号が入
力されるようになされている。
コンポジットのビデオ信号７乃至９が入力されるか、Ｙ
信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力されるか、Ｇ
信号、Ｒ信号およびＢ信号が入力されるようになされて
いる。また、入力端子７と８には、Ｙ信号とＣ信号が入
力されるようになされている。
【００２５】入力端子７乃至９より入力された信号は、
バッファアンプ１７乃至１９に入力され、そのいずれか
１つの出力が選択されて、ビデオバスに出力されるよう
になされている。また、入力端子７乃至９より入力され
た信号は、バッファアンプ２２−１乃至２２−３を介し
て、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスにそれぞれ出
力されるようになされている。
バッファアンプ１７乃至１９に入力され、そのいずれか
１つの出力が選択されて、ビデオバスに出力されるよう
になされている。また、入力端子７乃至９より入力され
た信号は、バッファアンプ２２−１乃至２２−３を介し
て、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスにそれぞれ出
力されるようになされている。
【００２６】また、入力端子７と８より入力された信号
は、バッファアンプ３０−１，３０−２を介して、ＰＹ
バスとＰＣバスに出力されるようになされている。
は、バッファアンプ３０−１，３０−２を介して、ＰＹ
バスとＰＣバスに出力されるようになされている。
【００２７】ＮＴＳＣ方式の３次元Ｙ／Ｃ分離回路４５
は、バッファアンプ１７乃至１９のいずれか１つより出
力された信号の入力を受け、その処理出力をバッファア
ンプ２５−１，２５−２を介して、ＰＹバスとＰＣバス
に出力するようになされている。
は、バッファアンプ１７乃至１９のいずれか１つより出
力された信号の入力を受け、その処理出力をバッファア
ンプ２５−１，２５−２を介して、ＰＹバスとＰＣバス
に出力するようになされている。
【００２８】次に、その動作について説明する。ボード
Ａにおいては、入力端子１乃至３にコンポジットビデオ
信号が入力されているとき、バッファアンプ１１乃至１
３のいずれか１つが出力イネーブル状態とされ、その出
力イネーブル状態とされたバッファアンプに入力されて
いる信号が選択され、ビデオバスに出力される。残りの
２つのバッファアンプは、ディセーブル状態とされ、そ
の出力は阻止される。いずれのコンポジット信号をビデ
オバスに出力するかは、コントローラ１０が出力するコ
ントロール信号としてのコントロール１１乃至１３で制
御される。
Ａにおいては、入力端子１乃至３にコンポジットビデオ
信号が入力されているとき、バッファアンプ１１乃至１
３のいずれか１つが出力イネーブル状態とされ、その出
力イネーブル状態とされたバッファアンプに入力されて
いる信号が選択され、ビデオバスに出力される。残りの
２つのバッファアンプは、ディセーブル状態とされ、そ
の出力は阻止される。いずれのコンポジット信号をビデ
オバスに出力するかは、コントローラ１０が出力するコ
ントロール信号としてのコントロール１１乃至１３で制
御される。
【００２９】バッファアンプ１１乃至１３のいずれか１
つより出力されたコンポジットビデオ信号は、分離回路
４１に入力される。分離回路４１は、入力されたコンポ
ジット信号を上下の水平走査線間の相関を利用して（２
次元的に）、Ｙ信号とＣ信号とに分離する。Ｙ信号は、
バッファアンプ２３−１を介して、ＰＹバスに出力さ
れ、Ｃ信号は、バッファアンプ２３−２を介して、ＰＣ
バスに出力される。
つより出力されたコンポジットビデオ信号は、分離回路
４１に入力される。分離回路４１は、入力されたコンポ
ジット信号を上下の水平走査線間の相関を利用して（２
次元的に）、Ｙ信号とＣ信号とに分離する。Ｙ信号は、
バッファアンプ２３−１を介して、ＰＹバスに出力さ
れ、Ｃ信号は、バッファアンプ２３−２を介して、ＰＣ
バスに出力される。
【００３０】一方、入力端子１乃至３に、Ｙ信号、Ｒ−
Ｙ信号およびＢ−Ｙ信号が入力されたとき、バッファア
ンプ２０−１乃至２０−３が出力イネーブル状態とさ
れ、入力されたＹ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号
が、それぞれＹバス、Ｒ−ＹバスおよびＢ−Ｙバスに、
そのまま出力される。
Ｙ信号およびＢ−Ｙ信号が入力されたとき、バッファア
ンプ２０−１乃至２０−３が出力イネーブル状態とさ
れ、入力されたＹ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号
が、それぞれＹバス、Ｒ−ＹバスおよびＢ−Ｙバスに、
そのまま出力される。
【００３１】また、入力端子１乃至３に、Ｇ信号、Ｒ信
号およびＢ信号が入力された場合においても、バッファ
アンプ２０−１乃至２０−３がイネーブル状態とされ、
Ｇ信号、Ｒ信号およびＢ信号が、それぞれＧバス（Ｙバ
ス）、Ｒバス（Ｒ−Ｙバス）およびＢバス（Ｂ−Ｙバ
ス）に、そのまま出力される。
号およびＢ信号が入力された場合においても、バッファ
アンプ２０−１乃至２０−３がイネーブル状態とされ、
Ｇ信号、Ｒ信号およびＢ信号が、それぞれＧバス（Ｙバ
ス）、Ｒバス（Ｒ−Ｙバス）およびＢバス（Ｂ−Ｙバ
ス）に、そのまま出力される。
【００３２】入力端子１と２にＹ信号とＣ信号が入力さ
れた場合においては、バッファアンプ２８−１と２８−
２がイネーブル状態とされる。その結果、Ｙ信号がＰＹ
バスに出力されるとともに、Ｃ信号がＰＣバスに出力さ
れる。
れた場合においては、バッファアンプ２８−１と２８−
２がイネーブル状態とされる。その結果、Ｙ信号がＰＹ
バスに出力されるとともに、Ｃ信号がＰＣバスに出力さ
れる。
【００３３】また、このとき、Ｙ信号とＣ信号は、ＮＴ
ＳＣデコーダ４２にも入力される。ＮＴＳＣデコーダ４
２は、入力されたＹ信号とＣ信号から、Ｙ信号、Ｒ−Ｙ
信号およびＢ−Ｙ信号をデコードし、これらの信号をそ
れぞれバッファアンプ２６−１乃至２６−３を介して、
Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力する。
ＳＣデコーダ４２にも入力される。ＮＴＳＣデコーダ４
２は、入力されたＹ信号とＣ信号から、Ｙ信号、Ｒ−Ｙ
信号およびＢ−Ｙ信号をデコードし、これらの信号をそ
れぞれバッファアンプ２６−１乃至２６−３を介して、
Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力する。
【００３４】ボードＢにおける動作は、基本的にボード
Ａにおける動作と同様である。ただし、ボードＡにおい
ては、ＮＴＳＣ方式のビデオ信号が入力され、必要に応
じて処理された後、出力されるようになされているが、
ボードＢにおいては、ＰＡＬ方式の映像信号が入力さ
れ、必要に応じて処理された後、出力される。
Ａにおける動作と同様である。ただし、ボードＡにおい
ては、ＮＴＳＣ方式のビデオ信号が入力され、必要に応
じて処理された後、出力されるようになされているが、
ボードＢにおいては、ＰＡＬ方式の映像信号が入力さ
れ、必要に応じて処理された後、出力される。
【００３５】ボードＣにおいては、入力端子７乃至９に
コンポジットビデオ信号が入力されたとき、バッファア
ンプ１７乃至１９のいずれか１つがイネーブル状態とさ
れ、いずれか１つのコンポジット信号が選択されてビデ
オバスに出力される。また、この選択されたコンポジッ
トビデオ信号は、分離回路４５に入力される。
コンポジットビデオ信号が入力されたとき、バッファア
ンプ１７乃至１９のいずれか１つがイネーブル状態とさ
れ、いずれか１つのコンポジット信号が選択されてビデ
オバスに出力される。また、この選択されたコンポジッ
トビデオ信号は、分離回路４５に入力される。
【００３６】分離回路４５は、上下の水平走査線だけで
なく、フィールド間あるいはフレーム間の相関をも利用
して、コンポジット信号のＹ信号とＣ信号とを分離す
る。この分離回路４５においては、フィールド間あるい
はフレーム間の相関を利用するため、静止画のＹ信号と
Ｃ信号を分離するのに有利である。逆に、動画のＹ信号
とＣ信号を分離すると、かえってエラーが多くなる。こ
のため、動画のＹ信号とＣ信号を分離するには、同一の
フィールドの上下の水平走査線の相関のみを利用して、
Ｙ信号とＣ信号を分離する２次元Ｙ／Ｃ分離回路４１と
４３が有利となる。
なく、フィールド間あるいはフレーム間の相関をも利用
して、コンポジット信号のＹ信号とＣ信号とを分離す
る。この分離回路４５においては、フィールド間あるい
はフレーム間の相関を利用するため、静止画のＹ信号と
Ｃ信号を分離するのに有利である。逆に、動画のＹ信号
とＣ信号を分離すると、かえってエラーが多くなる。こ
のため、動画のＹ信号とＣ信号を分離するには、同一の
フィールドの上下の水平走査線の相関のみを利用して、
Ｙ信号とＣ信号を分離する２次元Ｙ／Ｃ分離回路４１と
４３が有利となる。
【００３７】分離回路４５で分離されたＹ信号とＣ信号
は、それぞれバッファアンプ２５−１と２５−２を介し
て、ＰＹバスとＰＣバスに出力される。
は、それぞれバッファアンプ２５−１と２５−２を介し
て、ＰＹバスとＰＣバスに出力される。
【００３８】入力端子７乃至９にＹ信号、Ｒ−Ｙ信号お
よびＢ−Ｙ信号が入力された場合においては、バッファ
アンプ２２−１乃至２２−３がイネーブル状態とされ、
Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が、それぞれＹバ
ス、Ｒ−Ｙバス、Ｂ−Ｙバスに出力される。
よびＢ−Ｙ信号が入力された場合においては、バッファ
アンプ２２−１乃至２２−３がイネーブル状態とされ、
Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が、それぞれＹバ
ス、Ｒ−Ｙバス、Ｂ−Ｙバスに出力される。
【００３９】入力端子７乃至９にＧ信号、Ｒ信号および
Ｂ信号が入力された場合においても、バッファアンプ２
２−１乃至２２−３がイネーブル状態とされ、入力され
たＧ信号、Ｒ信号およびＢ信号が、それぞれＧバス（Ｙ
バス）、Ｒバス（Ｒ−Ｙバス）、Ｂバス（Ｂ−Ｙバス）
に出力される。
Ｂ信号が入力された場合においても、バッファアンプ２
２−１乃至２２−３がイネーブル状態とされ、入力され
たＧ信号、Ｒ信号およびＢ信号が、それぞれＧバス（Ｙ
バス）、Ｒバス（Ｒ−Ｙバス）、Ｂバス（Ｂ−Ｙバス）
に出力される。
【００４０】入力端子７と８にＹ信号とＣ信号が入力さ
れた場合においては、バッファアンプ３０−１と３０−
２がイネーブル状態とされ、Ｙ信号とＣ信号が、それぞ
れＰＹバスとＰＣバスに出力される。
れた場合においては、バッファアンプ３０−１と３０−
２がイネーブル状態とされ、Ｙ信号とＣ信号が、それぞ
れＰＹバスとＰＣバスに出力される。
【００４１】図１に示すように、ビデオバスに出力され
た信号は、ボードＡの分離回路４１、ボードＢの分離回
路４３、ボードＣの分離回路４５に、それぞれ直接入力
されるように、ビデオバス（ビデオバスに接続されてい
る信号線）が接続されている。従って、所定のボードの
入力端子より入力された信号を、ビデオバスを介して他
のボードの分離回路に出力し、処理させることが可能で
ある。
た信号は、ボードＡの分離回路４１、ボードＢの分離回
路４３、ボードＣの分離回路４５に、それぞれ直接入力
されるように、ビデオバス（ビデオバスに接続されてい
る信号線）が接続されている。従って、所定のボードの
入力端子より入力された信号を、ビデオバスを介して他
のボードの分離回路に出力し、処理させることが可能で
ある。
【００４２】例えば、ボードＡの入力端子１乃至３に入
力されたコンポジットビデオ信号が静止画の信号である
とき、バッファアンプ１１乃至１３のいずれか１つをイ
ネーブル状態とし、いずれか１つのコンポジットビデオ
信号をビデオバスに出力する。このコンポジットビデオ
信号は、ビデオバスを介してボードＣの分離回路４５に
入力される。そして、分離回路４５で分離したＹ信号と
Ｃ信号をバッファアンプ２５−１と２５−２をイネーブ
ル状態とすることで、ＰＹバスとＰＣバスに出力する。
力されたコンポジットビデオ信号が静止画の信号である
とき、バッファアンプ１１乃至１３のいずれか１つをイ
ネーブル状態とし、いずれか１つのコンポジットビデオ
信号をビデオバスに出力する。このコンポジットビデオ
信号は、ビデオバスを介してボードＣの分離回路４５に
入力される。そして、分離回路４５で分離したＹ信号と
Ｃ信号をバッファアンプ２５−１と２５−２をイネーブ
ル状態とすることで、ＰＹバスとＰＣバスに出力する。
【００４３】このようにすれば、静止画の処理に有利な
３次元Ｙ／Ｃ分離回路を有しないボードＡに入力された
コンポジット信号を、静止画の処理に有利な分離回路を
有するボードＣの３次元Ｙ／Ｃ分離回路４５に伝送し、
処理させることができる。
３次元Ｙ／Ｃ分離回路を有しないボードＡに入力された
コンポジット信号を、静止画の処理に有利な分離回路を
有するボードＣの３次元Ｙ／Ｃ分離回路４５に伝送し、
処理させることができる。
【００４４】あるいは逆に、ボードＣの入力端子７乃至
９に入力されたコンポジット信号が動画像の信号である
場合、これを３次元Ｙ／Ｃ分離回路４５で処理させると
エラーが多くなり、正確なＹ信号とＣ信号の分離が困難
になる。そこで、この信号のいずれか１つをバッファア
ンプ１７乃至１９で選択し、ビデオバスに出力する。そ
して、ビデオバスに出力されたコンポジット信号をボー
ドＡの２次元Ｙ／Ｃ分離回路４１に供給する。そして、
この分離回路４１で分離したＹ信号とＣ信号をバッファ
アンプ２３−１と２３−２を介して、ＰＹバスとＰＣバ
スに出力する。
９に入力されたコンポジット信号が動画像の信号である
場合、これを３次元Ｙ／Ｃ分離回路４５で処理させると
エラーが多くなり、正確なＹ信号とＣ信号の分離が困難
になる。そこで、この信号のいずれか１つをバッファア
ンプ１７乃至１９で選択し、ビデオバスに出力する。そ
して、ビデオバスに出力されたコンポジット信号をボー
ドＡの２次元Ｙ／Ｃ分離回路４１に供給する。そして、
この分離回路４１で分離したＹ信号とＣ信号をバッファ
アンプ２３−１と２３−２を介して、ＰＹバスとＰＣバ
スに出力する。
【００４５】このようにすれば、ボードＣに必ずしも動
画像の処理に有利な２次元Ｙ／Ｃ分離回路を用意してお
く必要がない。また、同様に、ボードＡに静止画の処理
に有利な３次元Ｙ／Ｃ分離回路を用意しておく必要がな
い。従って、その分だけ部品点数を減らし、低コスト化
を図ることができる。
画像の処理に有利な２次元Ｙ／Ｃ分離回路を用意してお
く必要がない。また、同様に、ボードＡに静止画の処理
に有利な３次元Ｙ／Ｃ分離回路を用意しておく必要がな
い。従って、その分だけ部品点数を減らし、低コスト化
を図ることができる。
【００４６】また、ＰＹバスとＰＣバスに出力されるＹ
信号とＣ信号は、それぞれボードＡのＮＴＳＣデコーダ
４２、ボードＢのＰＡＬデコーダ４４に供給される。従
って、例えば、入力端子４と５にＮＴＳＣ方式のＹ信号
とＣ信号を入力するようにし、このＹ信号とＣ信号をバ
ッファアンプ２９−１，２９−２を介して、ＰＹバスと
ＰＣバスに伝送する。すると、このＹ信号とＣ信号は、
ＰＹバスとＰＣバスを介して、ボードＡのＮＴＳＣデコ
ーダ４２に入力される。そして、ＮＴＳＣデコーダ４２
でデコードされた結果得られたＹ信号、Ｒ−Ｙ信号およ
びＢ−Ｙ信号をバッファアンプ２６−１乃至２６−３を
介して、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力す
ることができる。このようにすれば、入力端子４と５
を、ＮＴＳＣ方式の映像信号の拡張入力端子として利用
することができる。
信号とＣ信号は、それぞれボードＡのＮＴＳＣデコーダ
４２、ボードＢのＰＡＬデコーダ４４に供給される。従
って、例えば、入力端子４と５にＮＴＳＣ方式のＹ信号
とＣ信号を入力するようにし、このＹ信号とＣ信号をバ
ッファアンプ２９−１，２９−２を介して、ＰＹバスと
ＰＣバスに伝送する。すると、このＹ信号とＣ信号は、
ＰＹバスとＰＣバスを介して、ボードＡのＮＴＳＣデコ
ーダ４２に入力される。そして、ＮＴＳＣデコーダ４２
でデコードされた結果得られたＹ信号、Ｒ−Ｙ信号およ
びＢ−Ｙ信号をバッファアンプ２６−１乃至２６−３を
介して、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力す
ることができる。このようにすれば、入力端子４と５
を、ＮＴＳＣ方式の映像信号の拡張入力端子として利用
することができる。
【００４７】同様に、入力端子１と２にＰＡＬ方式のＹ
信号とＣ信号を入力し、バッファアンプ２８−１，２８
−２を介して、ＰＹバスとＰＣバスに出力するようにす
ると、このＹ信号とＣ信号がＰＹバスとＰＣバスを介し
て、ボードＢのＰＡＬデコーダ４４に入力される。そこ
で、バッファアンプ２７−１乃至２７−３をイネーブル
状態として、ＰＡＬデコーダ４４の出力するＹ信号、Ｒ
−Ｙ信号およびＢ−Ｙ信号を、それぞれＹバス、Ｒ−Ｙ
バスおよびＢ−Ｙバスに出力することができる。すなわ
ち、入力端子１と２を、ＰＡＬ方式の映像信号の拡張入
力端子として利用することができる。
信号とＣ信号を入力し、バッファアンプ２８−１，２８
−２を介して、ＰＹバスとＰＣバスに出力するようにす
ると、このＹ信号とＣ信号がＰＹバスとＰＣバスを介し
て、ボードＢのＰＡＬデコーダ４４に入力される。そこ
で、バッファアンプ２７−１乃至２７−３をイネーブル
状態として、ＰＡＬデコーダ４４の出力するＹ信号、Ｒ
−Ｙ信号およびＢ−Ｙ信号を、それぞれＹバス、Ｒ−Ｙ
バスおよびＢ−Ｙバスに出力することができる。すなわ
ち、入力端子１と２を、ＰＡＬ方式の映像信号の拡張入
力端子として利用することができる。
【００４８】また、この実施例においては、入力端子１
乃至９に、Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力
された場合においては、バッファアンプ２０−１乃至２
０−３、２１−１乃至２１−３、２２−１乃至２２−３
を制御することで、それらを選択し、そのままＹバス、
Ｒ−Ｙバス、Ｂ−Ｙバスに出力することもできる。ある
いは、入力端子１，２，４，５にＹ信号とＣ信号が入力
された場合においては、これをＮＴＳＣデコーダ４２ま
たはＰＡＬデコーダ４４でデコードして、Ｙ信号、Ｒ−
Ｙ信号およびＢ−Ｙ信号を得、これらをバッファアンプ
２６−１乃至２６−３、２７−１乃至２７−３を介し
て、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力するよ
うにすることができる。
乃至９に、Ｙ信号、Ｒ−Ｙ信号およびＢ−Ｙ信号が入力
された場合においては、バッファアンプ２０−１乃至２
０−３、２１−１乃至２１−３、２２−１乃至２２−３
を制御することで、それらを選択し、そのままＹバス、
Ｒ−Ｙバス、Ｂ−Ｙバスに出力することもできる。ある
いは、入力端子１，２，４，５にＹ信号とＣ信号が入力
された場合においては、これをＮＴＳＣデコーダ４２ま
たはＰＡＬデコーダ４４でデコードして、Ｙ信号、Ｒ−
Ｙ信号およびＢ−Ｙ信号を得、これらをバッファアンプ
２６−１乃至２６−３、２７−１乃至２７−３を介し
て、Ｙバス、Ｒ−ＹバスおよびＢ−Ｙバスに出力するよ
うにすることができる。
【００４９】さらに、この実施例においては、ボードＡ
乃至ボードＣに、それぞれ３つの入力端子を設け、それ
らをコンポジットビデオ信号の入力、Ｙ信号、Ｒ−Ｙ信
号およびＢ−Ｙ信号の入力、Ｇ信号、Ｒ信号およびＢ信
号の入力、さらに、Ｙ信号とＣ信号の入力に兼用するこ
とができる。その結果、入力端子の数を少なくすること
ができる。
乃至ボードＣに、それぞれ３つの入力端子を設け、それ
らをコンポジットビデオ信号の入力、Ｙ信号、Ｒ−Ｙ信
号およびＢ−Ｙ信号の入力、Ｇ信号、Ｒ信号およびＢ信
号の入力、さらに、Ｙ信号とＣ信号の入力に兼用するこ
とができる。その結果、入力端子の数を少なくすること
ができる。
【００５０】以上のようにして、各バスに出力された信
号は、それぞれ図示せぬ増幅回路に出力され、増幅され
た後、ＣＲＴ、ＬＣＴなどの表示装置に出力され、表示
される。
号は、それぞれ図示せぬ増幅回路に出力され、増幅され
た後、ＣＲＴ、ＬＣＴなどの表示装置に出力され、表示
される。
【００５１】これにより、例えば、各国において、各国
の方式（ＰＡＬ方式またはＮＴＳＣ方式）のビデオ機器
で撮像したビデオテープなどの記録媒体を再生し、表示
することが可能となる。
の方式（ＰＡＬ方式またはＮＴＳＣ方式）のビデオ機器
で撮像したビデオテープなどの記録媒体を再生し、表示
することが可能となる。
【００５２】なお、図１に示す回路は、ＡＶスイッチと
して構成してもよく、また、モニタ装置に内蔵させるよ
うにすることもできる。
して構成してもよく、また、モニタ装置に内蔵させるよ
うにすることもできる。
【００５３】図２は、図１に示したバッファアンプの構
成例を示している。この実施例においては、バッファア
ンプ１１が、ＰＮＰトランジスタ６１を有し、そのベー
スに入力信号が入力されている。そのコレクタは、負の
電圧源に接続されており、そのエミッタは、ダイオード
６２を介して、ＮＰＮトランジスタ６８のベースに接続
されている。
成例を示している。この実施例においては、バッファア
ンプ１１が、ＰＮＰトランジスタ６１を有し、そのベー
スに入力信号が入力されている。そのコレクタは、負の
電圧源に接続されており、そのエミッタは、ダイオード
６２を介して、ＮＰＮトランジスタ６８のベースに接続
されている。
【００５４】ＮＰＮトランジスタ６８のベースにはま
た、ＰＮＰトランジスタ（デジトラ）６３のコレクタ
が、抵抗６６を介して接続されているとともに、抵抗６
７を介して所定の負の電圧源に接続されている。ＰＮＰ
トランジスタ６３は、そのエミッタとベースに接続され
た抵抗６４を内蔵しており、また、そのベースに接続さ
れた抵抗６５を内蔵している。このＰＮＰトランジスタ
６３のベースにコントロール信号（コントロール１１）
が入力されるようになされている。ＰＮＰトランジスタ
６３のエミッタは、所定の正の電圧源に接続されてい
る。
た、ＰＮＰトランジスタ（デジトラ）６３のコレクタ
が、抵抗６６を介して接続されているとともに、抵抗６
７を介して所定の負の電圧源に接続されている。ＰＮＰ
トランジスタ６３は、そのエミッタとベースに接続され
た抵抗６４を内蔵しており、また、そのベースに接続さ
れた抵抗６５を内蔵している。このＰＮＰトランジスタ
６３のベースにコントロール信号（コントロール１１）
が入力されるようになされている。ＰＮＰトランジスタ
６３のエミッタは、所定の正の電圧源に接続されてい
る。
【００５５】ＮＰＮトランジスタ６８のコレクタは、所
定の正の電圧源に接続されており、そのエミッタはダイ
オード６９と抵抗７０を介して所定の負の電圧源に接続
されている。そして、ダイオード６９と抵抗７０の接続
点が信号線Ｖ11を介して、信号バスライン（ビデオバス
ライン）に接続されている。
定の正の電圧源に接続されており、そのエミッタはダイ
オード６９と抵抗７０を介して所定の負の電圧源に接続
されている。そして、ダイオード６９と抵抗７０の接続
点が信号線Ｖ11を介して、信号バスライン（ビデオバス
ライン）に接続されている。
【００５６】なお、ＰＮＰトランジスタ６３を通常のト
ランジスタにより構成し、抵抗６４と６５を外付けの抵
抗とすることもできる。
ランジスタにより構成し、抵抗６４と６５を外付けの抵
抗とすることもできる。
【００５７】バッファアンプ１２もバッファアンプ１１
と同様に、ＰＮＰトランジスタ８１，８３，８８、抵抗
８４，８５，８６，８７，９０、ダイオード８２，８９
により構成されている。
と同様に、ＰＮＰトランジスタ８１，８３，８８、抵抗
８４，８５，８６，８７，９０、ダイオード８２，８９
により構成されている。
【００５８】次に、その動作について説明する。ビデオ
バスラインにバッファアンプ１１に入力された信号を出
力するとき、コントロール１１が低レベルとされ、コン
トロール１２が高レベルとされる。
バスラインにバッファアンプ１１に入力された信号を出
力するとき、コントロール１１が低レベルとされ、コン
トロール１２が高レベルとされる。
【００５９】コントロール１１が低レベルにされると、
ＰＮＰトランジスタ６３がオンする。その結果、ダイオ
ード６２、ＰＮＰトランジスタ６１に電流が流れるとと
もに、ＮＰＮトランジスタ６８、ダイオード６９、抵抗
７０に電流が流れる。従って、ＰＮＰトランジスタ６１
のベースに入力された信号に対応する電流が、ＮＰＮト
ランジスタ６８、ダイオード６９、抵抗７０の経路で流
れ、信号線Ｖ11にＰＮＰトランジスタ６１のベースに入
力された信号に対応する信号が出力される。
ＰＮＰトランジスタ６３がオンする。その結果、ダイオ
ード６２、ＰＮＰトランジスタ６１に電流が流れるとと
もに、ＮＰＮトランジスタ６８、ダイオード６９、抵抗
７０に電流が流れる。従って、ＰＮＰトランジスタ６１
のベースに入力された信号に対応する電流が、ＮＰＮト
ランジスタ６８、ダイオード６９、抵抗７０の経路で流
れ、信号線Ｖ11にＰＮＰトランジスタ６１のベースに入
力された信号に対応する信号が出力される。
【００６０】一方、バッファアンプ１２のＰＮＰトラン
ジスタ８３は、コントロール１２が高レベルとされてい
るため、オフする。その結果、ＮＰＮトランジスタ８８
もオフし、信号線Ｖ12には、ＰＮＰトランジスタ８１の
ベースに入力した信号が現れない。
ジスタ８３は、コントロール１２が高レベルとされてい
るため、オフする。その結果、ＮＰＮトランジスタ８８
もオフし、信号線Ｖ12には、ＰＮＰトランジスタ８１の
ベースに入力した信号が現れない。
【００６１】逆に、バッファアンプ１２に入力した信号
をビデオバスラインに出力する場合においては、コント
ロール１２を低レベルとし、コントロール１１を高レベ
ルにする。これにより、信号ラインＶ12にＰＮＰトラン
ジスタ８１のベースに入力した信号が現れ、ビデオバス
ラインに伝送される。このとき、バッファアンプ１１の
信号線Ｖ11には、ＰＮＰトランジスタ６３がオフしてい
るため、ＰＮＰトランジスタ８１のベースに入力された
信号は現れないことになる。
をビデオバスラインに出力する場合においては、コント
ロール１２を低レベルとし、コントロール１１を高レベ
ルにする。これにより、信号ラインＶ12にＰＮＰトラン
ジスタ８１のベースに入力した信号が現れ、ビデオバス
ラインに伝送される。このとき、バッファアンプ１１の
信号線Ｖ11には、ＰＮＰトランジスタ６３がオフしてい
るため、ＰＮＰトランジスタ８１のベースに入力された
信号は現れないことになる。
【００６２】以上の実施例においては、ボードＡ乃至ボ
ードＣの３つのボードを示したが、その数は２個にした
り、あるいは、４個以上とすることが可能である。ま
た、各ボードにおいて、映像信号を処理する処理回路
は、この実施例においては、Ｙ信号とＣ信号を分離する
分離回路と、Ｙ信号とＣ信号からＹ信号、Ｒ−Ｙ信号お
よびＢ−Ｙ信号をデコードするデコーダとしたが、その
他の処理回路とすることもできる。また、その処理する
映像信号の方式も、ＮＴＳＣ方式とＰＡＬ方式以外の方
式とすることも可能である。さらに、入力端子の数は、
もっと多くしたり少なくすることも可能である。
ードＣの３つのボードを示したが、その数は２個にした
り、あるいは、４個以上とすることが可能である。ま
た、各ボードにおいて、映像信号を処理する処理回路
は、この実施例においては、Ｙ信号とＣ信号を分離する
分離回路と、Ｙ信号とＣ信号からＹ信号、Ｒ−Ｙ信号お
よびＢ−Ｙ信号をデコードするデコーダとしたが、その
他の処理回路とすることもできる。また、その処理する
映像信号の方式も、ＮＴＳＣ方式とＰＡＬ方式以外の方
式とすることも可能である。さらに、入力端子の数は、
もっと多くしたり少なくすることも可能である。
【００６３】
【発明の効果】以上の如く、請求項１に記載の映像信号
入出力装置によれば、入力端子より入力された映像信号
のうち所定のものを、バッファアンプを介してバスライ
ンに送出するようにしたので、任意の映像信号を選択
し、出力することが可能となる。
入出力装置によれば、入力端子より入力された映像信号
のうち所定のものを、バッファアンプを介してバスライ
ンに送出するようにしたので、任意の映像信号を選択
し、出力することが可能となる。
【００６４】また、請求項７に記載の映像信号入出力装
置によれば、バスラインにより第１および第２の処理回
路により処理された映像信号を伝送させるとともに、第
１の入力端子より入力された映像信号を第２の処理回路
に供給するか、第２の入力端子より入力された映像信号
を第１の処理回路に供給するようにバスラインを接続す
るようにしたので、第１の入力端子と第２の入力端子の
一方を他方の拡張入力端子として用いることが可能とな
る。
置によれば、バスラインにより第１および第２の処理回
路により処理された映像信号を伝送させるとともに、第
１の入力端子より入力された映像信号を第２の処理回路
に供給するか、第２の入力端子より入力された映像信号
を第１の処理回路に供給するようにバスラインを接続す
るようにしたので、第１の入力端子と第２の入力端子の
一方を他方の拡張入力端子として用いることが可能とな
る。
【図１】本発明の映像信号入出力装置の構成例を示すブ
ロック図である。
ロック図である。
【図２】図１のバッファアンプの構成例を示す回路図で
ある。
ある。
【図３】従来のＡＶシステムの構成例を示すブロック図
である。
である。
１乃至９ 入力端子 １０ コントローラ １１乃至１９、２０−１乃至２０−３、２１−１乃至２
１−３、２２−１乃至２２−３、２４−１，２４−２、
２５−１，２５−２、２６−１乃至２６−３、２７−１
乃至２７−３、２８−１，２８−２、２９−１，２９−
２、３０−１，３０−２ バッファアンプ ４１ ２次元Ｙ／Ｃ分離回路 ４２ ＮＴＳＣデコーダ ４３ ２次元Ｙ／Ｃ分離回路 ４４ ＰＡＬデコーダ ４５ ３次元Ｙ／Ｃ分離回路
１−３、２２−１乃至２２−３、２４−１，２４−２、
２５−１，２５−２、２６−１乃至２６−３、２７−１
乃至２７−３、２８−１，２８−２、２９−１，２９−
２、３０−１，３０−２ バッファアンプ ４１ ２次元Ｙ／Ｃ分離回路 ４２ ＮＴＳＣデコーダ ４３ ２次元Ｙ／Ｃ分離回路 ４４ ＰＡＬデコーダ ４５ ３次元Ｙ／Ｃ分離回路
Claims (7)
- 【請求項１】 映像信号が入力される複数の入力端子
と、 映像信号が伝送されるバスラインと、 コントロール信号により制御され、前記入力端子より入
力された映像信号のうち所定のものを前記バスラインに
送出する複数のバッファアンプとを備えることを特徴と
する映像信号入出力装置。 - 【請求項２】 前記バッファアンプは、複数の基板に分
散して配置されていることを特徴とする請求項１に記載
の映像信号入出力装置。 - 【請求項３】 前記バッファアンプに入出力される映像
信号を処理する処理回路をさらに備えることを特徴とす
る請求項１に記載の映像信号入出力装置。 - 【請求項４】 前記処理回路は、ＮＴＳＣデコーダ、Ｐ
ＡＬデコーダ、またはＹ／Ｃ分離回路のいずれかである
ことを特徴とする請求項３に記載の映像信号入出力装
置。 - 【請求項５】 前記バスラインは複数設けられているこ
とを特徴とする請求項３に記載の映像信号入出力装置。 - 【請求項６】 複数の前記バスラインは、コンポジット
信号、Ｙ信号、Ｃ信号、またはＲ，Ｇ，Ｂ信号を伝送す
ることを特徴とする請求項５に記載の映像信号入出力装
置。 - 【請求項７】 映像信号を処理する第１の処理回路と、 映像信号を処理する第２の処理回路と、 前記第１の処理回路により処理される映像信号が入力さ
れる第１の入力端子と、 前記第２の処理回路により処理される映像信号が入力さ
れる第２の入力端子と、 前記第１の処理回路に入力または出力される映像信号を
スイッチングする第１のバッファアンプと、 前記第２の処理回路に入力または出力される映像信号を
スイッチングする第２のバッファアンプと、 前記第１および第２の処理回路により処理された映像信
号を伝送するとともに、前記第１の入力端子より入力さ
れた映像信号を前記第２の処理回路に供給するか、また
は前記第２の入力端子より入力された映像信号を前記第
１の処理回路に供給するように接続されている複数のバ
スラインとを備えることを特徴とする映像信号入出力装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07564495A JP3472999B2 (ja) | 1995-03-31 | 1995-03-31 | 映像信号入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07564495A JP3472999B2 (ja) | 1995-03-31 | 1995-03-31 | 映像信号入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08275082A true JPH08275082A (ja) | 1996-10-18 |
| JP3472999B2 JP3472999B2 (ja) | 2003-12-02 |
Family
ID=13582177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07564495A Expired - Fee Related JP3472999B2 (ja) | 1995-03-31 | 1995-03-31 | 映像信号入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3472999B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130435B1 (en) | 1999-05-28 | 2006-10-31 | Sanyo Electric Co. Ltd. | Component selection control system |
-
1995
- 1995-03-31 JP JP07564495A patent/JP3472999B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130435B1 (en) | 1999-05-28 | 2006-10-31 | Sanyo Electric Co. Ltd. | Component selection control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3472999B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206114B1 (ko) | 외부 입출력 접속 적응형 비디오라인 접속장치 | |
| CA1308823C (en) | Color display apparatus | |
| JP3472999B2 (ja) | 映像信号入出力装置 | |
| EP0238046B1 (en) | Simultaneous display of unrelated signals | |
| KR930001436Y1 (ko) | Pip 기능을 구비한 tv에서의 영상신호 절환 회로 | |
| JPH03113984A (ja) | ２画面用映像信号処理回路 | |
| JPS58213569A (ja) | 映像入力切換装置 | |
| JPH0514617Y2 (ja) | ||
| KR100223206B1 (ko) | 영상신호 처리장치의 출력신호 선택방법 및 그 장치 | |
| JP2600529Y2 (ja) | ＰｉｎＰテレビ受像器 | |
| JP3685261B2 (ja) | 映像音響機器 | |
| JPH0537587Y2 (ja) | ||
| KR940000967Y1 (ko) | 멀티 영상 처리 시스템의 색신호 절환회로 | |
| JPH0617392Y2 (ja) | Ｓｖｈｓ信号処理装置 | |
| KR100235349B1 (ko) | 텔레비젼의 색상신호 변환장치 | |
| JPH067655Y2 (ja) | カラ−デイスプレイ装置 | |
| JPH067654Y2 (ja) | カラ−デイスプレイ装置 | |
| JPH10126702A (ja) | 信号接続切替装置 | |
| JP2545107Y2 (ja) | 付加情報表示制御システム | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JPH029751B2 (ja) | ||
| JP2653122B2 (ja) | 映像信号選択装置 | |
| JPH05168028A (ja) | テレビジョン受信機 | |
| JPS6339281A (ja) | 信号切換装置 | |
| JPH04144383A (ja) | ビデオプロジェクター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |