JPH08274169A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08274169A JPH08274169A JP7482595A JP7482595A JPH08274169A JP H08274169 A JPH08274169 A JP H08274169A JP 7482595 A JP7482595 A JP 7482595A JP 7482595 A JP7482595 A JP 7482595A JP H08274169 A JPH08274169 A JP H08274169A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- via hole
- film
- wirings
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device.
【０００２】[0002]
【従来の技術】図面を参照しながら、上記した従来の半
導体装置について説明する。図２は従来の実施例である
半導体装置の断面図である。図２において、１１はシリ
コン基板、１２はＮ+ 拡散層、１３はボロンリン珪酸ガ
ラス膜、１４，１４′は第１アルミニウム配線、１５は
プラズマＴＥＯＳ酸化膜、１６はバイアホール、１７は
タングステン膜、１８は第２アルミニウム配線、１９は
プラズマ窒化珪素膜、２０はコンタクトホールである。2. Description of the Related Art The conventional semiconductor device described above will be described with reference to the drawings. FIG. 2 is a cross-sectional view of a conventional semiconductor device. In FIG. 2, 11 is a silicon substrate, 12 is an N + diffusion layer, 13 is a boron phosphorus silicate glass film, 14 and 14 'are first aluminum wirings, 15 is a plasma TEOS oxide film, 16 is a via hole, 17 is a tungsten film, Reference numeral 18 is a second aluminum wiring, 19 is a plasma silicon nitride film, and 20 is a contact hole.
【０００３】第２アルミニウム配線１８と第１アルミニ
ウム配線１４はバイアホール１６に堆積したタングステ
ン膜１７により接続されている。また、第１アルミニウ
ム配線１４′とＮ+ 拡散層１２はコンタクトホール２０
に堆積したタングステン膜１７により接続されている。
製造時には、シリコン基板１１にボロンリン珪酸ガラス
膜１３を積層した後、ボロンリン珪酸ガラス膜１３にＮ
+ 拡散層１２へのコンタクトホール２０を形成してこれ
にタングステン膜１７を堆積する。そして、ボロンリン
珪酸ガラス膜１３上の、タングステン膜１７の位置およ
びこれから離間した位置にそれぞれ第１アルミニウム配
線１４′，１４を形成しその上からプラズマＴＥＯＳ酸
化膜１５を積層する。プラズマＴＥＯＳ酸化膜１５に第
１アルミニウム配線１４へのバイアホール１６を形成し
てこれにタングステン膜１７を堆積する。そして、プラ
ズマＴＥＯＳ酸化膜１５上のバイアホール１６の位置に
第２アルミニウム配線１８を形成してその上からプラズ
マ窒化珪素膜１９を積層する。The second aluminum wiring 18 and the first aluminum wiring 14 are connected by the tungsten film 17 deposited in the via hole 16. In addition, the first aluminum wiring 14 ′ and the N + diffusion layer 12 have contact holes 20.
They are connected by the tungsten film 17 deposited on the.
At the time of manufacturing, after the boron phosphorus silicate glass film 13 is laminated on the silicon substrate 11, the boron phosphorus silicate glass film 13 is N
+ A contact hole 20 to the diffusion layer 12 is formed and a tungsten film 17 is deposited on the contact hole 20. Then, first aluminum wirings 14 ', 14 are formed on the boron phosphorus silicate glass film 13 at the position of the tungsten film 17 and at a position separated therefrom, and the plasma TEOS oxide film 15 is laminated thereon. A via hole 16 to the first aluminum wiring 14 is formed in the plasma TEOS oxide film 15, and a tungsten film 17 is deposited thereon. Then, the second aluminum wiring 18 is formed at the position of the via hole 16 on the plasma TEOS oxide film 15, and the plasma silicon nitride film 19 is laminated thereon.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、コンタクトホール２０とバイアホ
ール１６を別々に形成する必要があるため、製造工程数
が増えて生産性の低下を招いていた。また、これに伴い
半導体デバイスの製造コストが上昇するという問題があ
った。However, in the above-described conventional semiconductor device, since it is necessary to separately form the contact hole 20 and the via hole 16, the number of manufacturing steps is increased and the productivity is lowered. In addition, there is a problem that the manufacturing cost of the semiconductor device increases accordingly.
【０００５】したがって、この発明の目的は、生産性の
向上を図るとともに半導体デバイスの製造コストを低減
できる半導体装置を提供することである。Therefore, an object of the present invention is to provide a semiconductor device capable of improving the productivity and reducing the manufacturing cost of the semiconductor device.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の半導体装
置は、表面に拡散層が形成された半導体基板と、この半
導体基板に積層した第１絶縁膜と、この第１絶縁膜の上
に離間して形成された一対の第１金属配線と、これらの
第１金属配線を埋設した第２絶縁膜と、一対の第１金属
配線の一方に対応した第２絶縁膜の上に形成した第２金
属配線と、一対の金属配線の一方と第２金属配線を連結
するように第２絶縁膜に形成したバイアホールとを備え
た半導体装置であって、一対の第１金属配線の他方と拡
散層とを内部に露出した別のバイアホールを、第２絶縁
膜から第１絶縁膜に貫通して形成したことを特徴とする
ものである。According to another aspect of the present invention, there is provided a semiconductor device having a surface on which a diffusion layer is formed, a first insulating film laminated on the semiconductor substrate, and a first insulating film on the first insulating film. A pair of first metal wirings spaced apart from each other, a second insulating film in which these first metal wirings are embedded, and a second insulating film corresponding to one of the pair of first metal wirings. What is claimed is: 1. A semiconductor device comprising: two metal wirings; and a via hole formed in a second insulating film so as to connect one of the pair of metal wirings to the second metal wiring, and the semiconductor device including the other of the pair of first metal wirings. Another via hole exposing the layer inside is formed so as to penetrate from the second insulating film to the first insulating film.
【０００７】請求項２記載の半導体装置は、半導体基板
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜の上に離間して形成された一対の第１金属配線
と、これらの第１金属配線を埋設した第２絶縁膜と、一
対の第１金属配線の一方に対応した第２絶縁膜の上に形
成した第２金属配線と、一対の金属配線の一方と第２金
属配線を連結するように第２絶縁膜に形成したバイアホ
ールとを備えた半導体装置であって、一対の第１金属配
線の他方とこの第１金属配線より下層に形成された配線
とを内部に露出した別のバイアホールを、第２絶縁膜か
ら第１絶縁膜に貫通して形成したことを特徴とするもの
である。According to a second aspect of the present invention, there is provided a semiconductor device, a semiconductor substrate, a first insulating film laminated on the semiconductor substrate, and the first insulating film.
A pair of first metal wirings formed separately on the insulating film, a second insulating film having the first metal wirings buried therein, and a second insulating film corresponding to one of the pair of first metal wirings. What is claimed is: 1. A semiconductor device comprising: a second metal wiring formed above; and a via hole formed in a second insulating film so as to connect one of the pair of metal wirings to the second metal wiring, wherein a pair of first metal wirings are provided. Another via hole that exposes the other of the wiring and the wiring formed below the first metal wiring inside is formed by penetrating from the second insulating film to the first insulating film. is there.
【０００８】[0008]
【作用】請求項１の構成によれば、一対の第１金属配線
の他方と拡散層とを内部に露出した別のバイアホール
を、第２絶縁膜から第１絶縁膜に貫通して形成したの
で、一対の第１金属配線の一方と第２金属配線を接続す
るバイアホールを酸化膜に形成する際に同時に上記別の
バイアホールを形成できる。このため、従来のようにコ
ンタクトホールとバイアホールを別々に形成することが
なく、製造工程が少なくなり生産性の向上を図ることが
できる。According to the structure of claim 1, another via hole, which exposes the other of the pair of first metal wirings and the diffusion layer inside, is formed so as to penetrate from the second insulating film to the first insulating film. Therefore, when the via hole that connects one of the pair of first metal wirings and the second metal wiring is formed in the oxide film, the other via hole can be formed at the same time. Therefore, unlike the conventional case, the contact hole and the via hole are not separately formed, and the number of manufacturing steps is reduced, and the productivity can be improved.
【０００９】請求項２の構成によれば、一対の第１金属
配線の他方とこの第１金属配線より下層に形成された配
線とを内部に露出した別のバイアホールを、第２絶縁膜
から第１絶縁膜に貫通して形成したので、請求項１と同
様の作用が得られる。According to the second aspect of the invention, another via hole, which exposes the other of the pair of first metal wirings and the wiring formed below the first metal wiring, is formed from the second insulating film. Since it is formed so as to penetrate the first insulating film, the same operation as that of the first aspect can be obtained.
【００１０】[0010]
【実施例】この発明の一実施例の半導体装置を図１に基
づいて説明する。図１はこの発明の実施例である半導体
装置の断面図である。図１において、１はシリコン基板
（半導体基板）、２はＮ+ 拡散層、３はボロンリン珪酸
ガラス膜（第１絶縁膜）、４，４′は第１アルミニウム
配線（第１金属配線）、５はプラズマＴＥＯＳ酸化膜
（第２絶縁膜）、６，６′はバイアホール、７はタング
ステン膜、８は第２アルミニウム配線（第２金属配
線）、９はプラズマ窒化珪素膜である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention. In FIG. 1, 1 is a silicon substrate (semiconductor substrate), 2 is an N + diffusion layer, 3 is a boron phosphorus silicate glass film (first insulating film), 4 and 4 ′ are first aluminum wiring (first metal wiring), 5 Is a plasma TEOS oxide film (second insulating film), 6 and 6'are via holes, 7 is a tungsten film, 8 is a second aluminum wiring (second metal wiring), and 9 is a plasma silicon nitride film.
【００１１】第２アルミニウム配線８と第１アルミニウ
ム配線４はバイアホール６に堆積したタングステン膜７
により接続されている。また、第１アルミニウム配線
４′とＮ+ 拡散層２も別のバイアホール６′に堆積した
タングステン膜７により接続されている。また、このバ
イアホール６′上には第２アルミニウム配線８は設置さ
れていない。The second aluminum wiring 8 and the first aluminum wiring 4 are the tungsten film 7 deposited in the via hole 6.
Connected by. Further, the first aluminum wiring 4'and the N + diffusion layer 2 are also connected by the tungsten film 7 deposited in another via hole 6 '. The second aluminum wiring 8 is not installed on the via hole 6 '.
【００１２】製造時には、シリコン基板１にボロンリン
珪酸ガラス膜３を積層する。ボロンリン珪酸ガラス膜３
上の離間した位置に一対の第１アルミニウム配線４，
４′を形成する。このとき、第１アルミニウム配線４′
は、Ｎ+ 拡散層２に対応する位置に隣接して配置する。
そして、ボロンリン珪酸ガラス膜３にプラズマＴＥＯＳ
酸化膜５を積層し、一対の第１アルミニウム配線４，
４′を埋設する。At the time of manufacture, a boron phosphorus silicate glass film 3 is laminated on the silicon substrate 1. Boron phosphorus silicate glass film 3
A pair of the first aluminum wirings 4 are provided at the upper spaced positions.
4 '. At this time, the first aluminum wiring 4 '
Are arranged adjacent to the position corresponding to the N + diffusion layer 2.
Then, plasma TEOS is formed on the boron phosphorus silicate glass film 3.
An oxide film 5 is laminated, and a pair of first aluminum wirings 4,
4'is buried.
【００１３】この後、ブラズマＴＥＯＳ酸化膜５に第１
アルミニウム配線４へのバイアホール６を形成するとと
もに、第１アルミニウム配線４′とＮ+ 拡散層２とを内
部に露出した別のバイアホール６′を、ブラズマＴＥＯ
Ｓ酸化膜５からボロンリン珪酸ガラス膜３に貫通して形
成する。両バイアホール６，６′にタングステン膜７を
堆積する。そして、プラズマＴＥＯＳ酸化膜５上の一方
のバイアホール６の位置に第２アルミニウム配線８を形
成してその上からプラズマ窒化珪素膜９を積層する。After that, the plasma TEOS oxide film 5 is first formed on the plasma TEOS oxide film 5.
A via hole 6 for the aluminum wiring 4 is formed, and another via hole 6 ', which exposes the first aluminum wiring 4'and the N + diffusion layer 2 inside, is formed as a plasma TEO.
The S oxide film 5 is formed so as to penetrate the boron phosphorus silicate glass film 3. A tungsten film 7 is deposited on both via holes 6 and 6 '. Then, the second aluminum wiring 8 is formed at the position of the one via hole 6 on the plasma TEOS oxide film 5, and the plasma silicon nitride film 9 is laminated thereon.
【００１４】この実施例では、第１アルミニウム配線
４′とＮ+ 拡散層２とを内部に露出したバイアホール
６′を形成したので、従来より別に設けていたコンタク
トホールの形成工程を省略することができる。また、バ
イアホール６，６′を埋め込むためのタングステン膜７
の密着層を図の簡略化のために省略しているが、タング
ステン膜７の下層に窒化チタン膜やチタン膜等を形成し
た場合も、同様の効果が得られることは明らかである。In this embodiment, since the via hole 6'exposing the first aluminum wiring 4'and the N + diffusion layer 2 inside is formed, the step of forming a contact hole, which is separately provided from the prior art, is omitted. You can In addition, a tungsten film 7 for filling the via holes 6 and 6 '
Although the adhesion layer is omitted for simplification of the drawing, it is clear that the same effect can be obtained when a titanium nitride film or a titanium film is formed under the tungsten film 7.
【００１５】また、第１アルミニウム配線４′とＮ+ 拡
散層２とを内部に露出したバイアホール６′について述
べたが、第１アルミニウム配線４′とこの第１アルミニ
ウム配線４′より下層に形成された配線とを内部に露出
したバイアホール６′を、プラズマＴＥＯＳ酸化膜５か
らボロンリン珪酸ガラス膜３に貫通して形成してもよ
い。例えば、Ｎ+ 拡散層２が、Ｐ+ 拡散層、ポリシリコ
ン膜、タングステンシリサイド膜とポリシリコン膜の２
層膜（ポリサイド）、高融点金属のシリサイド膜、タン
グステン膜、アルミニウム配線等の場合も上記実施例と
同様の効果が得られる。Further, the via hole 6'in which the first aluminum wiring 4'and the N + diffusion layer 2 are exposed is described, but the first aluminum wiring 4'and the layer below the first aluminum wiring 4'are formed. A via hole 6 ', which exposes the formed wiring to the inside, may be formed so as to penetrate from the plasma TEOS oxide film 5 to the boron phosphorus silicate glass film 3. For example, the N + diffusion layer 2 is a P + diffusion layer, a polysilicon film, a tungsten silicide film and a polysilicon film.
In the case of a layer film (polycide), a silicide film of a refractory metal, a tungsten film, an aluminum wiring, etc., the same effect as that of the above embodiment can be obtained.
【００１６】[0016]
【発明の効果】請求項１の半導体装置によれば、一対の
第１金属配線の他方と拡散層とを内部に露出した別のバ
イアホールを、第２絶縁膜から第１絶縁膜に貫通して形
成したので、一対の第１金属配線の一方と第２金属配線
を接続するバイアホールを酸化膜に形成する際に同時に
上記別のバイアホールを形成できる。このため、従来の
ようにコンタクトホールとバイアホールを別々に形成す
ることがなく、製造工程が少なくなり生産性の向上を図
ることができる。また、これに伴い半導体デバイスの製
造コストを低減できる。According to the semiconductor device of the first aspect, another via hole exposing the other of the pair of first metal wirings and the diffusion layer inside is penetrated from the second insulating film to the first insulating film. Since the via hole is formed in the oxide film, the other via hole can be formed at the same time when the via hole connecting one of the pair of first metal wires and the second metal wire is formed in the oxide film. Therefore, unlike the conventional case, the contact hole and the via hole are not separately formed, and the number of manufacturing steps is reduced, and the productivity can be improved. Further, along with this, the manufacturing cost of the semiconductor device can be reduced.
【００１７】請求項２の半導体装置によれば、一対の第
１金属配線の他方とこの第１金属配線より下層に形成さ
れた配線とを内部に露出した別のバイアホールを、第２
絶縁膜から第１絶縁膜に貫通して形成したので、請求項
１と同様の効果が得られる。According to another aspect of the semiconductor device of the present invention, another via hole, which exposes the other of the pair of first metal wirings and the wiring formed in the layer below the first metal wiring, to the second via hole is formed.
Since the insulating film is formed so as to penetrate the first insulating film, the same effect as that of the first aspect can be obtained.
【図１】この発明の一実施例の半導体装置の断面図であ
る。FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.
【図２】従来例の半導体装置の断面図である。FIG. 2 is a sectional view of a conventional semiconductor device.
１ シリコン基板（半導体基板） ２ Ｎ+ 拡散層 ３ ボロンリン珪酸ガラス膜（第１絶縁膜） ４，４′第１アルミニウム配線（第１金属配線） ５ プラズマＴＥＯＳ酸化膜（第２絶縁膜） ６，６′バイアホール ７ タングステン膜 ８ 第２アルミニウム配線（第２金属配線） ９ プラズマ窒化珪素膜1 Silicon Substrate (Semiconductor Substrate) 2 N + Diffusion Layer 3 Boron Phosphorus Silicate Glass Film (First Insulating Film) 4, 4'First Aluminum Wiring (First Metal Wiring) 5 Plasma TEOS Oxide Film (Second Insulating Film) 6, 6'via hole 7 tungsten film 8 second aluminum wiring (second metal wiring) 9 plasma silicon nitride film
Claims (2)
と、この半導体基板に積層した第１絶縁膜と、この第１
絶縁膜の上に離間して形成された一対の第１金属配線
と、これらの第１金属配線を埋設した第２絶縁膜と、前
記一対の第１金属配線の一方に対応した前記第２絶縁膜
の上に形成した第２金属配線と、前記一対の金属配線の
一方と前記第２金属配線を連結するように前記第２絶縁
膜に形成したバイアホールとを備えた半導体装置であっ
て、前記一対の第１金属配線の他方と前記拡散層とを内
部に露出した別のバイアホールを、前記第２絶縁膜から
前記第１絶縁膜に貫通して形成したことを特徴とする半
導体装置。1. A semiconductor substrate having a diffusion layer formed on a surface thereof, a first insulating film laminated on the semiconductor substrate, and the first insulating film.
A pair of first metal wirings formed separately on the insulating film, a second insulating film in which these first metal wirings are embedded, and the second insulation corresponding to one of the pair of first metal wirings. A semiconductor device comprising: a second metal wiring formed on a film; and a via hole formed in the second insulating film so as to connect one of the pair of metal wirings to the second metal wiring, A semiconductor device, wherein another via hole exposing the other of the pair of first metal wirings and the diffusion layer to the inside is formed so as to penetrate from the second insulating film to the first insulating film.
た第１絶縁膜と、この第１絶縁膜の上に離間して形成さ
れた一対の第１金属配線と、これらの第１金属配線を埋
設した第２絶縁膜と、前記一対の第１金属配線の一方に
対応した前記第２絶縁膜の上に形成した第２金属配線
と、前記一対の金属配線の一方と前記第２金属配線を連
結するように前記第２絶縁膜に形成したバイアホールと
を備えた半導体装置であって、前記一対の第１金属配線
の他方とこの第１金属配線より下層に形成された配線と
を内部に露出した別のバイアホールを、前記第２絶縁膜
から前記第１絶縁膜に貫通して形成したことを特徴とす
る半導体装置。2. A semiconductor substrate, a first insulating film laminated on the semiconductor substrate, a pair of first metal wirings formed separately on the first insulating film, and the first metal wirings. The embedded second insulating film, the second metal wiring formed on the second insulating film corresponding to one of the pair of first metal wirings, one of the pair of metal wirings and the second metal wiring. A semiconductor device having a via hole formed in the second insulating film so as to be connected to each other, wherein the other of the pair of first metal wirings and a wiring formed in a layer lower than the first metal wiring are internally provided. A semiconductor device, wherein another exposed via hole is formed so as to penetrate from the second insulating film to the first insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7482595A JPH08274169A (en) | 1995-03-31 | 1995-03-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7482595A JPH08274169A (en) | 1995-03-31 | 1995-03-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274169A true JPH08274169A (en) | 1996-10-18 |
Family
ID=13558488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7482595A Pending JPH08274169A (en) | 1995-03-31 | 1995-03-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274169A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977593A (en) * | 1996-11-28 | 1999-11-02 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2008283188A (en) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | Semiconductor element and manufacturing method thereof |
-
1995
- 1995-03-31 JP JP7482595A patent/JPH08274169A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977593A (en) * | 1996-11-28 | 1999-11-02 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2008283188A (en) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | Semiconductor element and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330505A (en) | Integrated circuit interconnection part | |
| JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
| JPH06302704A (en) | Semiconductor device | |
| JPH08274169A (en) | Semiconductor device | |
| JPH04355951A (en) | Semiconductor device and manufacture thereof | |
| JPS6035536A (en) | Manufacture of multilayer interconnection | |
| JP3103912B2 (en) | Street structure of semiconductor wafer and method of manufacturing the same | |
| JP2716977B2 (en) | Method for manufacturing semiconductor device | |
| JPH0642481B2 (en) | Manufacturing method of semiconductor device | |
| JPS63299142A (en) | Manufacture of semiconductor device having multilayer interconnection structure | |
| JPH03209823A (en) | Resin-sealed semiconductor device | |
| JPH03171758A (en) | Semiconductor device and manufacture thereof | |
| JPH05175196A (en) | Wiring structure of semiconductor device | |
| JPH02111052A (en) | Formation of multilayer interconnection | |
| JPH03116852A (en) | Semiconductor device | |
| JPH03112151A (en) | Active layer stacked element | |
| JPS6347952A (en) | Semiconductor device | |
| JPS62108542A (en) | Manufacture of semiconductor device | |
| JPH0936229A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPH01241845A (en) | Manufacture of semiconductor device | |
| JPH0473972A (en) | Manufacture of semiconductor device | |
| JP2002261160A (en) | Semiconductor device and its manufacturing method | |
| JPH0529318A (en) | Manufacture of semiconductor device provided with multilayer wiring structure | |
| JPH06302703A (en) | Fabrication of semiconductor device | |
| JPS6132555A (en) | Formation of multilayer interconnection structure |