JPH08274128A - 集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール - Google Patents

集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール

Info

Publication number
JPH08274128A
JPH08274128A JP12130895A JP12130895A JPH08274128A JP H08274128 A JPH08274128 A JP H08274128A JP 12130895 A JP12130895 A JP 12130895A JP 12130895 A JP12130895 A JP 12130895A JP H08274128 A JPH08274128 A JP H08274128A
Authority
JP
Japan
Prior art keywords
chip
bonding
pad
stage
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12130895A
Other languages
English (en)
Inventor
Givry Jacques De
ジイヴリー ジャック ドウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MATORA MARCONI- SUPAASU FR
Matra Marconi Space France SA
Original Assignee
MATORA MARCONI- SUPAASU FR
Matra Marconi Space France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MATORA MARCONI- SUPAASU FR, Matra Marconi Space France SA filed Critical MATORA MARCONI- SUPAASU FR
Publication of JPH08274128A publication Critical patent/JPH08274128A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 集積回路チップ上の出力パッドを接続するの
に、出力パッドが該チップの周囲以外の部分に配置され
る場合にでも適切なワイヤボンディングが可能な新しい
接続法と、その方法で作られたマルチチップモジュール
を提供することになる。 【構成】 チップがその下面で基板に固定され、少なく
とも一つのワイヤボンディングアダプタが用いられ、そ
の上面が第１のエッヂ２６に沿った第１のボンディング
パッド２４と、第２のエッヂ３０に沿った第２のボンデ
ィングパッド２８と、第１と第２のボンディングパッド
の間の電気接続体３２を有する。ボンディングワイヤ３
４，３６が一方で列の出力パッドと第１のボンディング
パッドの間、他方では第２のボンディングパッドと基板
上の導通パッドの間に結合されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップ上の出
力パッドを接続する方法と、その方法によって作られた
マルチチップモジュールに関する。
【０００２】
【従来の技術】集積回路のボンディングパッドの最も普
通な配列法は、集積回路の周囲上に配列することであ
る。それにより、回路を支持する基板に短距離で接続す
ることが可能である。主な例外が、ある種のメモリにお
いて起こっている。つまり、出力パッド１０が、シリコ
ンチップ１２の周囲以外の場所に、例えば中央軸線に沿
って位置していることがある（図１及び２）。
【０００３】図３は、チップ１６の短軸の両側における
２列のパッド１４の配置を示していて、幾つかのオプシ
ョナルのパッド１８が、一般には軸線上のパッドの冗長
化を伴って周囲上に配置されていてよい（これは、いわ
ゆる“フリップチップ”または“Ｃ４”の方法で取り付
けられるチップの場合である）。これらの配置は、チッ
プをさかさまの位置で取り付ける（フリップチップ）た
めか、または、チップ上に置かれたリードフレームをワ
イヤボンディングしてオーバーモールドされたパッケー
ジの出力部を形成するために設けられる。
【０００４】このようなパッドの軸線上の配置は、普通
に用いられるアルミニウムまたは金のワイヤを用いての
直接的なワイヤボンディングが不可能であるという結果
を生む。
【０００５】その理由は、ワイヤリングの標準が、一般
には、結合された各々のワイヤの両端間の最大距離が、
例えばワイヤ径の125倍未満（軍用規格）とか径の100倍
未満（宇宙用規格）であることを要求していることにあ
る。大型のチップ（長辺に沿って10−20mm、短辺に沿っ
て 6−9 mm）の場合、普通のワイヤ（径が25−38ミクロ
ン）でもってワイヤボンディングすることが、益々問題
になるのであり、それらワイヤの広がりが必要である図
１の形状の場合には特にそうである。実際、図４の例に
おいては、ワイヤｄ，ｄ′が５mmより長くもなり得るこ
とが知られよう。
【０００６】このような軸線上配置の第２の欠点は、一
つのチップを他のチップの上面に、いわゆる“クロスし
た対”の方法（EP-A-0,489 643参照）で取り付けること
ができないという事実にある。その理由は、そうすれば
上側のチップが下側のチップの出力パッドを覆ってしま
うからである。この問題に打ち勝つための一つの方法
は、再設定された(rerouted)チップのタイル状配置（EP
-A-0,614,190参照）によって提供され得るであろう。出
力部の再ルーティングは、チップの、出力パッドを有し
ている面の上に、ポリイミド／銅のタイプの薄い層をデ
ポジットすることによって達成されるが、そのようなデ
ポジットの作業は、比較的に複雑であるだけでなく、チ
ップのメーカでのみ行われ得るのであって、アセンブル
業者によっては行われ得ないという欠点を有する。
【０００７】上述の、フリップチップ、リードフレー
ム，及び再ルーティングの方法のほかに、メモリチップ
上の軸線上出力パッドを接続するためには、チップを、
さかさまの位置で、チップ上の出力パッドに相対するよ
うな開口を有するセラミックの基板上に接着で結合する
ことも知られている。この解決法によれば、幾つかのチ
ップ／基板の対を、重なり合う取り付け方で積み上げ、
そこでは、各々の基板に、その組立体を包囲しているか
ご形体(squirrel cage)に接続するための横方向接続体
を設けておく、ということが可能になる。チップ上の出
力パッドに相対する基板における開口のエッジは、チッ
プ／基板の対の十分にコンパクトな積み重ねを可能にす
るために、ステップを有する形をなしていなければなら
ない。したがって、この開口は、作り出すのが困難であ
る。それには、特には、「２層併せ加工」(co-fired la
yers)の方法によって基板を作り出すことが含まれる。
さらになお、積み上げにおいて隣接するチップの下面
の、この開口に相対する位置にある部分は、熱の除去を
助長する材料と良好な熱的接触をしてはいない。
【０００８】
【発明が解決しようとする課題】前述した如く、下面に
より１つの基板に固定されており、上面に出力パッドが
配置されていて、少なくとも幾つかの出力パッドは該上
面の周囲以外の所に位置している集積回路チップ上の出
力パッドを接続する場合、例えば出力パッドがチップ中
央部軸線上に位置するような場合は、普通のアルミニウ
ム又は金のワイヤでの直接的なワイヤボンディングは不
可能である問題を有する。
【０００９】本発明は、このような問題点を解決する新
しい技術を提供することにある。
【００１０】
【課題を解決するための手段】したがって、本発明は、
下面によって一つの基板に固定されており、上面に出力
パッドが配置されていて少なくとも幾つかの出力パッド
は該上面の周囲以外のところに位置している集積回路チ
ップの上の出力パッドを接続する方法を提供している。
少なくとも一つの板の形のワイヤボンディングアダプタ
が用いられていて、それの上面が、少なくとも一つの第
１のエッジに沿った第１のボンディングパッドと、少な
くとも一つの第２のエッジに沿った第２のボンディング
パッドと、第１と第２のボンディングパッドの間の電気
的接続体を有している。前記ワイヤボンディングアダプ
タは、それの下面によってチップの上面に、前記第１の
エッジはチップの上面の周囲以外のところに位置した出
力パッドの列の近くにあり前記第２のエッジはチップの
周囲の近くにあるようにして接着で結合されている。ボ
ンディングワイヤが、一方では前記の列の出力パッドと
第１のボンディングパッドの間、他方では第２のボンデ
ィングパッドと基板上の導通パッドの間に結合されてい
る。ワイヤボンディングアダプタは、例えば、スクリー
ン印刷された導体を備えた薄いセラミックの板か、アル
ミニウム製の接続体を備えたシリコンの基板か、また
は、ポリイミド／銅のタイプなどのフレキシブルなプリ
ント回路である。チップがそれの一つの軸線に沿った出
力パッドを有する場合には、２つのアダプタが、チップ
のその軸線の両側に取り付けられてよい。
【００１１】本発明は、さらに、組合せチップを三次元
的な形になるように積み上げることを可能にしている。
【００１２】つまり、複数あるチップが長方形のもので
あって、その各々が、長辺に平行な１列の出力パッドを
含んでいる本発明によるマルチチップモジュールの第１
の態様においては、少なくとも二つのチップがチップの
第１段階を形成するように、短辺同志は一直線に並べら
れ二つのそれぞれの長辺は互いに近接して基板に接着で
接続されており、少なくとも１つの追加チップが、それ
の下面によって前記第１段階の２つの互いに近接したチ
ップの上面に、第２段階を形成するように接着で結合さ
れていて、そこでは、該第２段階のチップは、それの短
辺は下にあるチップの短辺と整列し長辺は下にあるチッ
プの出力パッドの列を露出のまま残すようにして位置す
る。第１のワイヤボンディングアダプタが、前記第１段
階の第１のチップの上面の、前記第２段階のチップによ
って露出のまま残された部分に接着で結合され、第２の
ワイヤボンディングアダプタが前記第２段階のチップに
接着で結合されていて、そこでは、該第２のワイヤボン
ディングアダプタは、前記第２段階のチップに結合さ
れ、第２のワイヤボンディングアダプタの第２のエッジ
は、前記第１段階の第１のチップの上方にある第２段階
のチップの長辺に近接してあり、前記ワイヤボンディン
グアダプタの各々は、それぞれに、チップの長辺に平行
な２つの相対するエッジに沿って配置され、チップの短
辺に平行な電気的接続体によって相互に接続されている
第１と第２のボンディングパッドを有している。第１の
ボンディングワイヤが、前記第１のワイヤボンディング
アダプタ上の第１のボンディングパッドと前記第１段階
の第１のチップ上の出力パッドの間に結合されており、
第２のボンディングワイヤが、前記第２のワイヤボンデ
ィングアダプタ上の第１のボンディングパッドと前記第
２段階のチップ上の出力パッドの間に結合されており、
第３のボンディングワイヤが、前記第２のワイヤボンデ
ィングアダプタ上の第２のボンディングパッドと前記第
１のワイヤボンディングアダプタ上の第１のボンディン
グパッドの間に結合されており、第４のボンディングワ
イヤが、前記第１のワイヤボンディングアダプタ上の第
２のボンディングパッドと基板上の導通パッドの間に結
合されている。
【００１３】複数あるチップが長方形のものであって、
その各々が、少なくとも一つの、それの短辺に平行な出
力パッドの列を中央軸線の近くに位置することとして有
している別の態様においては、少なくとも２つのチップ
が、基板に、チップの第１段階を形成するように、それ
らの短辺同志や出力パッドの列同志は揃い二つのそれぞ
れの長辺は互いに近接してあるようにして接着で結合さ
れており、少なくとも２つの追加的なチップが、それら
の下面によって前記第１段階の互いに近接した２つのチ
ップの上面に、チップの第２段階を形成するように接着
で結合されており、そこでは、該第２段階のチップは、
それらの短辺や出力パッドの列は下にあるチップの長辺
の方向に揃い二つのそれぞれの長辺は下にあるチップの
出力パッドの列を露出のまま残すべく相互に離隔するよ
うに位置することとしており、少なくとも２つのワイヤ
ボンディングアダプタが、それぞれに、前記第２段階の
２つのチップに、互いに対角線上で向かい合う位置にお
いて接着で結合されており、該ワイヤボンディングアダ
プタの各々のものは、互いに垂直な２つのエッジに沿っ
て分布している第１のボンディングパッドが、それぞれ
に、そのアダプタが接着で結合されているところのチッ
プの上の出力パッドの列の近く、及び、下にあるチップ
の一方のものの上の出力パッドの列の近くにあって、そ
れぞれに、それら列の出力パッドに、結合されたボンデ
ィングワイヤによって接続されている。
【００１４】
【実施例】本発明の、その他の特徴や利点は、以降にお
ける、添付の図面を用いての、望ましいが制限的ではな
い幾つかの実施例の説明から現れてくるはずである。
【００１５】図５に示された実施態様においては、図３
に図示されたタイプの２つのチップ１６が、それらの下
面によって一つの基板２０に接着で結合されている。そ
れらチップは、短辺同志、及び出力パッド１４の列同志
が一直線になるように配置されている。これらチップ１
６の各々に、各々が対応するチップの面積のほぼ半分を
占めるような２つの四角形のワイヤボンディングアダプ
タ２２が、接着で結合されている。各々のワイヤボンデ
ィングアダプタ２２は、第１のエッジ２６に沿って配置
されたボンディングパッド２４と、第１のエッジ２６に
対して垂直な第２のエッジ３０に沿って配置された他方
のボンディングパッド２８を有している。ボンディング
パッド２４と２８は、相互に、導通トラック３２によっ
て接続されている。
【００１６】各アダプタ２２の第１のエッジ２６は、下
にあるチップ上の出力パッド１４の列の傍らに配置され
ており、その第１のエッジ２６の近くのボンディングパ
ッド２４と、その列の出力パッド１４の間に、ボンディ
ングワイヤ３４が結合されている。各アダプタ２２の第
２のエッジ３０は、下にあるチップの周囲の傍で、それ
の長辺に沿って配置されている。その第２のエッジ３０
の近くの接続パッド２８と、基板２０上にチップの長辺
の傍に設けられた導通パッド３８の間に、ボンディング
ワイヤ３６が結合されている。したがって、チップ上の
軸線上出力パッド１４は、ワイヤ３４，３６、ボンディ
ングパッド２４，２８、及びトラック３２を経て基板に
接続されており、ワイヤ３４，３６を比較的に短くする
ことが、ワイヤボンディングアダプタによって可能にな
っている。
【００１７】基板２０は、導通パッド３８をモジュール
の周囲体に接続するための、図示されていない導体を含
んでいる。
【００１８】ワイヤボンディングアダプタ２２は、薄い
セラミックの板で作られていて、その上には、ボンディ
ングパッド２４，２８と導通トラック３２が、普通の薄
膜スクリーン印刷技術が用いられて生成されている。ワ
イヤボンディングアダプタ２２を接着で結合するために
は、高純度の電気絶縁性接着剤が用いられていて、その
接着剤は、不等膨脹の吸収を可能にするような適当な柔
軟性を有し、しかも、ボンディングワイヤ３４，３６を
結合する作業の間には超音波エネルギーを僅かしかダン
ピングしない。それは、ハイブリッド回路の取付けにお
いて普通に用いられるタイプの接着剤、例えば、エポテ
ック（Epoteck）またはアブレフィルム（Ablefilm）な
どの名で知られている接着剤であってよい。
【００１９】図６、及び７は、基板２０上の、図２に図
示されたタイプのチップの一つの形態を示している。図
６は簡単にするため、チップの接続は図の下方において
だけ描かれている。二つの長方形のチップ４０，４２
が、それらの下面によって基板２０に、それらチップの
短辺同志は一直線に並び二つのそれぞれの長辺４１，４
３は互いに近接するようにして接着で結合されることに
よって、チップの第１段階が形成されている。一つの追
加チップ４４が、それの下面によって第１段階のチップ
４０，４２の上面に接着で結合されることによって、第
２段階が形成されている。この第２段階のチップ４４
は、それの短辺が下にあるチップ４０，４２の短辺と揃
うように位置している。各々のチップ４０，４２，４４
は、それの長辺に平行な軸線上出力パッド４６の１列を
含んでいる。第２段階のチップ４４は、第１段階のチッ
プの軸線上出力パッド４６を露出のまま残すように位置
している。
【００２０】図６、及び７の左側部分が示しているよう
に、それらチップの幅が狭いので、第１段階のチップ上
の軸線上出力パッドから基板２０上の導通パッド４８へ
の、短辺に平行なボンディングワイヤ５０を用いての、
基板への直接的ワイヤボンディングが十分に可能になっ
ていて、それらボンディングワイヤ５０では長さ／直径
の比が大き過ぎることはない。
【００２１】その一方では、そのような直接的ワイヤボ
ンディングが、第２段階のチップ４４では不可能であ
る。したがって、図６、及び７における配置は、二つ
の、細長い長方形（典型的には、約 2.5×15mm）のワイ
ヤボンディングアダプタ５２，５４を用いている。第１
のアダプタ５２は、チップ４０の上面の、チップ４４に
よって露出のまま残された部分に、接着で結合されてい
る。第２のアダプタ５４は、第２段階のチップ４４に、
チップ４０の側において接着で結合されている。各々の
アダプタ５２，５４は、それぞれに、チップの長辺に平
行な二つの相対するエッジに沿って配置されていてチッ
プの短辺に平行な導通トラック６０によって相互に接続
されている第１と第２のボンディングパッド５６，５８
を有している。ボンディングワイヤの四つのシリーズ６
４，６６，６８，７０が、チップ４０と４４上の出力パ
ッド４６を基板２０上の導通パッド６２に接続するため
に用いられている。ワイヤ６４は、アダプタ５２上の第
１のボンディングパッド５６をチップ４０上の出力パッ
ド４６に接続している。ワイヤ６６は、アダプタ５４上
の第１のボンディングパッド５６を第２段階のチップ４
４上の出力パッド４６に接続している。ワイヤ６８は、
アダプタ５４上の第２のボンディングパッド５８をアダ
プタ５２上の第１のボンディングパッド５６に接続して
いる。最後に、ワイヤ７０は、アダプタ５２上の第２の
ボンディングパッド５８を基板２０上の導通パッド６２
に接続している。したがって、ワイヤボンディングアダ
プタ５２，５４によって、三次元的に配置された出力パ
ッド４６の、比較的に短いボンディングワイヤによる接
続が可能になる、ということが知られるであろう。
【００２２】図８、及び９は、基板２０上の４つの、図
３で図示されたタイプのチップ１６の一つの態様を示し
ている。これも、やはり三次元的配置である。２つのチ
ップ１６Ａが、それらチップの短辺同志は出力パッドの
列同志と同様に一直線に揃い二つのそれぞれの長辺は互
いに隣接してあるようにして基板に接着で結合されてい
ることによって、チップの第１段階が形成されている。
２つのチップ１６Ｂが、それらの下面によって第１段階
のチップ１６Ａの上面に接着で結合されていることによ
って、第２段階が形成されている。チップ１６Ｂは、第
１段階のチップ１６Ａ上の軸線上出力パッドを露出のま
ま残すように、クロスする形で位置している。つまり、
第２段階のチップ１６Ｂの短辺や出力パッドの列は、下
にあるチップの長辺の方向に平行に揃っており、それら
チップの長辺は、配置の中央部において相互間に距離を
おいている。
【００２３】図８、及び９の配置は、第２段階のチップ
１６Ｂの上面に接着で結合された、４つの四角形のワイ
ヤボンディングアダプタ７２を用いている。各々のアダ
プタ７２は、互いに垂直な２つのエッジ７６，７８に沿
って分布している第１のボンディングパッド７４と、他
のエッジ８２に沿って分布している第２のボンディング
パッド８０を有している。そのエッジ８２は、チップ１
６Ｂの短辺の近くにあって、その短辺は基板２０上の導
通パッド８４の近くにある。アダプタ７２上の第２のボ
ンディングパッド８０と、それらの近くにある基板上の
導通パッド８４の間に、ボンディングワイヤ８６が結合
されている。各々のアダプタ７２は、それのエッジ７６
を、そのアダプタが接着で結合されているところのチッ
プ１６Ｂ上の軸線上出力パッド１４の２列のうちの近い
方の列の近くに置いている。ボンディングワイヤ８８
が、それら出力パッド１４を、エッジ７６に沿って位置
している第１のボンディングパッド７４に接続してい
る。各々のアダプタ７２のエッジ７８は、そのアダプタ
が接着で結合されているところのチップ１６Ｂの長辺の
近くにあって、その長辺は下にある第１段階のチップ１
６Ａ上の出力パッド１４の一つの列の近くにある。ボン
ディングワイヤ９０が、それらパッド１４を、エッジ７
８に沿って位置している第１のボンディングパッド７４
に接続している。
【００２４】図８、及び９におけるような配置では、場
合によっては、ワイヤボンディングアダプタの中で第１
と第２のボンデングパッド７４，８０間を接続する導通
トラック同志間の交差を必要とする。そのような場合に
は、アダプタ７２は、導体の幾つかのレベルを有するよ
うに作られる。それら２つのレベルは、絶縁性の板の片
側面上の複数層構造か、または、絶縁性の板の両方の面
上に導通面が形成されていて適当な場所で両面間が導電
性貫通穴で接続されているという構造によって得られ
る。この後者の場合には、接着で結合される面を追加的
な絶縁性の層で絶縁する必要はなく、電気的絶縁の機能
は、チップ上のパシベーション層と、接着剤によって提
供される。しかし、多くの場合、接続されるべき出力パ
ッドのトポロジー(topology)が、単一レベルの導体を有
するワイヤボンディングアダプタに適合させられるはず
である。
【００２５】上述した実施態様には、本発明の範囲から
外れることなしに、種々の代案形態が付与されるはずで
ある。例えば、図８、及び９のチップが図１で図示され
たタイプのチップで置き換えられた場合には、２つだけ
の７２のようなワイヤボンディングアダプタを第２段階
のチップ上の対角線から見て反対位置において用いるこ
ととして、類似のクロスした対の配置を採用することが
可能である。
【００２６】図８、及び９の配置においては、チップの
２つの段階１６Ａ，１６Ｂの間にインサートが付加され
てよい。それらインサートの寸法がチップの寸法より僅
かに小さい限りでは、第１段階のチップ上の周囲上出力
パッドをワイヤボンディングすることも可能になる。そ
のことは、第２段階のチップでも、もし、僅かに幅がよ
り狭いアダプタ（例えば、図５で図示されたアダプタの
寸法を有するもの）が用いられるならば、可能である。
一つまたはそれより多くの絶縁製のインサートをアダプ
タ７２に接着で結合して、そのインサートに、ボンディ
ングワイヤ８６，８８が金属製のカバー（パッケージ）
に近接したときにそれらボンディングワイヤを保護する
という機能をもたせることもできる。
【００２７】
【発明の効果】以上説明したように本発明はワイヤボン
ディングアダプタを適切に使用することにより、チップ
の出力パッドと基板上の導通パッド間の接続が比較的短
いボンディングワイヤの使用によってでも達成されると
いう効果を奏する。
【図面の簡単な説明】
【図１】出力パッドを周囲以外のところに有している種
々のタイプのチップの、概略的な上面図である。
【図２】出力パッドを周囲以外のところに有している種
々のタイプのチップの、概略的な上面図である。
【図３】出力パッドを周囲以外のところに有している種
々のタイプのチップの、概略的な上面図である。
【図４】出力パッドを周囲以外のところに有している種
々のタイプのチップの、概略的な上面図である。
【図５】本発明によるマルチチップモジュールの第１の
実施態様の上面図である。
【図６】本発明によるマルチチップモジュールの第２の
実施態様の上面図である。
【図７】図６のモジュールの、同図の方向ＶIIに沿った
概略的立面図である。
【図８】本発明によるマルチチップモジュールの第３の
実施態様の、それぞれ上面図と立面図である。
【図９】本発明によるマルチチップモジュールの第３の
実施態様の、それぞれ上面図と立面図である。
【符号の説明】
１０ 出力パッド １２ チップ １４ 出力パッド １６ チップ １８ オプションパッド ２０ 基板 ２２ ワイヤボンディングアダプタ ２４ ボンディングパッド（２２上の） ２６ 第１のエッジ（２２の） ２８ ボンディングパッド（２２上の） ３０ 第２のエッジ（２２の） ３２ 導通トラック（２２上の） ３４，３６ ボンディングワイヤ ３８ 導通パッド（２０上の） ４０ チップ（第１段階の） ４１ 長辺（４０の） ４２ チップ（第１段階の） ４３ 長辺（４２の） ４４ チップ（第２段階の） ４６ 出力パッド（４０，４２，４４上の） ４８ 導通パッド（２０上の） ５０ ボンディングワイヤ ５２，５４ ワイヤボンディングアダプタ ５６ 第１のボンディングパッド（５２，５４の） ５８ 第２のボンディングパッド（５２，５４の） ６０ 導通トラック（５２，５４の） ６２ 導通パッド（２０上の） ６４，６６，６８，７０ ボンディングワイヤ １６Ａ チップ（第１段階の） １６Ｂ チップ（第２段階の） ７２ ワイヤボンディングアダプタ ７４ 第１のボンディングパッド（７２上の） ７６，７８ エッジ（７２の） ８０ 第２のボンディングパッド（７２上の） ８２ エッジ（７２の） ８４ 導通パッド（２０上の） ８６、８８，９０ ボンディングワイヤ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 下面が一つの基板（２０）に固定されて
    おり上面に出力パッドが配置されていて少なくとも幾つ
    かの出力パッド（１４，４６）は該上面の周囲以外のと
    ころに位置している集積回路チップ（１６；４０，４
    ４）の上の出力パッドを接続する方法において、 少なくとも一つの板の形のワイヤボンディングアダプタ
    （２２；５２，５４；７２）が用いられていて、それの
    上面が、少なくとも一つの第１のエッジに沿った第１の
    ボンディングパッド（２４；５６，７４）と、少なくと
    も一つの第２のエッジに沿った第２のボンディングパッ
    ド（２８；５８；８０）と、第１と第２のボンディング
    パッドの間の電気的接続体（３２；６０）を有してお
    り、前記ワイヤボンディングアダプタは、それの下面に
    よってチップの上面に、前記第１のエッジはチップの上
    面の周囲以外のところに位置した出力パッド（１４；４
    ６）の列の近くにあり前記第２のエッジはチップの周囲
    の近くにあるようにして接着で結合されており、なお、
    ボンディングワイヤ（３４，３６；６４，６６，６８，
    ７０；８６，８８，９０）が、一方では前記の列の出力
    パッドと第１のボンディングパッドの間、他方では第２
    のボンディングパッドと基板上の導通パッドの間に結合
    されていることを特徴とする集積回路チップ上の出力パ
    ッドを接続する方法。
  2. 【請求項２】 チップ（１６）が長方形のものであり、
    それの中央軸線の近くに位置した短辺に平行な２列の出
    力パッド（１４）を有していて、各々がチップのほぼ半
    分の面積を占めるような二つのワイヤボンディングアダ
    プタ（２２；７２）がチップの上面に接着で結合されて
    おり、各々のワイヤボンディングアダプタの第１のエッ
    ジが、チップ上の２列あるうちの一方の列の出力パッド
    に隣接して位置する請求項１記載の方法。
  3. 【請求項３】 下面によって一つの基板（２０）に固定
    されており、上面の上においては出力パッド、それら出
    力パッドのうちの少なくとも幾つかのもの（１４；４
    ６）が該上面の周囲以外のところに位置しているものを
    有している複数の集積回路チップ（１６；４０，４２，
    ４４）と、前記出力パッドを前記基板に接続するための
    接続手段を含んでいるマルチチップモジュールにおい
    て、 該接続手段が、少なくとも一つの板の形のワイヤボンデ
    ィングアダプタ（２２；５２，５４；７２）を含んでお
    り、それの上面が、少なくとも一つの第１のエッジに沿
    った第１のボンディングパッド（２４；５６；７４）
    と、少なくとも一つの第２のエッジに沿った第２のボン
    ディングパッド（２８；５８；８０）と、第１と第２の
    ボンディングパッドの間の電気的接続体（３２，６０）
    を含み、前記ワイヤボンディングアダプタは、それの下
    面によってチップの上面に、前記第１のエッジはチップ
    の上面の周囲以外のところに位置した出力パッド（１
    ４；６０）の列に隣接してあり前記第２のエッジはチッ
    プの周囲に隣接してあるようにして接着で結合されてお
    り、なお、ボンディングワイヤ（３４，３６；６４，６
    ６，６８，７０；８６，８８，９０）が、一方では前記
    の列の出力パッドと第１のボンディングパッドの間、他
    方では第２のボンディングパッドと基板上の導通パッド
    の間に結合されていることを特徴とするマルチチップモ
    ジュール。
  4. 【請求項４】 複数ある前記チップが長方形のものであ
    って、その各々が、長辺に平行な１列の出力パッド（４
    ６）を含んでおり、少なくとも二つのチップ（４０，４
    ２）が基板（２０）に、チップの第１段階を形成するよ
    うに、短辺同志は一直線に揃い二つのそれぞれの長辺は
    互いに隣接してあるようにして接着で結合されており、
    少なくとも一つの追加チップ（４４）が、それの下面に
    よって前記第１段階の二つの互いに近接したチップの上
    面に、第２段階を形成するように接着で結合されてい
    て、そこでは、該第２段階のチップは、それの短辺は下
    にあるチップの短辺と揃い長辺は下にあるチップの出力
    パッドの列を露出のまま残すように位置することとして
    おり、第１のワイヤボンディングアダプタ（５２）が、
    前記第１段階の第１のチップ（４０）の上面の、前記第
    ２段階のチップ（４４）によって露出のまま残された部
    分に接着で結合されており、第２のワイヤボンディング
    アダプタ（５４）が前記第２段階のチップ（４４）に接
    着で結合されていて、そこでは、該第２のワイヤボンデ
    ィングアダプタは、前記第２段階のチップの、前記第１
    段階の第１のチップの上方にある長辺に隣接してあり、
    前記ワイヤボンディングアダプタ（５２，５４）の各々
    は、それぞれに、二つの相対するエッジに沿ってチップ
    の長辺に平行に配置されていてチップの短辺に平行な電
    気的接続体（６０）によって相互に接続されている第１
    と第２のボンディングパッド（５６，５８）を有してお
    り、第１のボンディングワイヤ（６４）が、前記第１の
    ワイヤボンディングアダプタ上の第１のボンディングパ
    ッドと前記第１段階の第１のチップ上の出力パッドの間
    に結合されており、第２のボンディングワイヤ（６６）
    が、前記第２のワイヤボンディングアダプタ上の第１の
    ボンディングパッドと前記第２段階のチップ上の出力パ
    ッドの間に結合されており、第３のボンディングワイヤ
    （６８）が、前記第２のワイヤボンディングアダプタ上
    の第２のボンディングパッドと前記第１のワイヤボンデ
    ィングアダプタ上の第１のボンディングパッドの間に結
    合されており、第４のボンディングワイヤ（７０）が、
    前記第１のワイヤボンディングアダプタ上の第２のボン
    ディングパッドと基板上の導通パッド（６２）の間に結
    合されている請求項３記載のマルチチップモジュール。
  5. 【請求項５】 複数のチップが長方形のものであって、
    その各々が、少なくとも一つの、それの短辺に平行な出
    力パッド（１４）の列が中央軸線の近くに位置したもの
    を有しており、少なくとも二つのチップ（１６Ａ）が、
    基板（２０）に、チップの第１段階を形成するように、
    それらの短辺同志や出力パッドの列同志は一直線に揃い
    二つのそれぞれの長辺は互いに隣接してあるようにして
    接着で結合されており、少なくとも二つの追加チップ
    （１６Ｂ）が、それらの下面によって前記第１段階の互
    いに近接した二つのチップ（１６Ａ）の上面に、チップ
    の第２段階を形成するように接着で結合されており、そ
    こでは、該第２段階のチップは、それらの短辺や出力パ
    ッドの列は下にあるチップの長辺の方向に揃い二つのそ
    れぞれの長辺は下にあるチップの出力パッドの列を露出
    のまま残すべく相互に離隔するように位置することとし
    ており、少なくとも二つのワイヤボンディングアダプタ
    （７２）が、それぞれに、前記第２段階の二つのチップ
    （１６Ｂ）に、互いに対角線からみて反対位置に接着で
    結合されており、該ワイヤボンディングアダプタの各々
    のものは、互いに垂直な二つのエッジ（７６，７８）に
    沿って分布している第１のボンディングパッド（７４）
    が、それぞれに、そのアダプタが接着で結合されている
    ところのチップ（１６Ｂ）の上の出力パッドの列の近
    く、及び、下にあるチップ（１６Ａ）の一方のものの上
    の出力パッドの列の近くにあって、それぞれに、それら
    列の出力パッド（１４）に、ボンディングワイヤ（８
    ８，９０）によって接続されている請求項３記載のマル
    チチップモジュール。
  6. 【請求項６】 複数ある前記チップの各々が、それの中
    央軸線の近くにある互いに平行な２列の出力パッドを含
    んでおり、前記の第２段階のチップ（１６Ｂ）の各々
    が、その上面に接着で結合された二つの、各々が該チッ
    プの面積のほぼ半分を占めるようなワイヤボンディング
    アダプタ（７２）を有している請求項５記載のマルチチ
    ップモジュール。
JP12130895A 1994-05-20 1995-05-19 集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール Pending JPH08274128A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9406183 1994-05-20
FR9406183A FR2720190B1 (fr) 1994-05-20 1994-05-20 Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.

Publications (1)

Publication Number Publication Date
JPH08274128A true JPH08274128A (ja) 1996-10-18

Family

ID=9463390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12130895A Pending JPH08274128A (ja) 1994-05-20 1995-05-19 集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール

Country Status (5)

Country Link
US (1) US5612575A (ja)
JP (1) JPH08274128A (ja)
DE (1) DE19517367A1 (ja)
FR (1) FR2720190B1 (ja)
GB (1) GB2289985B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471349B2 (en) 2010-01-29 2013-06-25 Fujitsu Optical Components Limited Photoreceiving device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
US6351040B1 (en) * 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US20050133241A1 (en) * 2003-12-18 2005-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Chip orientation and attachment method
US7714450B2 (en) 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61501533A (ja) * 1984-03-22 1986-07-24 モステック・コ−ポレイション 集積回路の付加部品
US4774630A (en) * 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH04350961A (ja) * 1991-05-29 1992-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471349B2 (en) 2010-01-29 2013-06-25 Fujitsu Optical Components Limited Photoreceiving device

Also Published As

Publication number Publication date
US5612575A (en) 1997-03-18
GB9510212D0 (en) 1995-07-12
FR2720190A1 (fr) 1995-11-24
GB2289985A (en) 1995-12-06
GB2289985B (en) 1998-04-01
DE19517367A1 (de) 1995-11-23
FR2720190B1 (fr) 1996-08-02

Similar Documents

Publication Publication Date Title
JPH08274128A (ja) 集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール
JP2703745B2 (ja) マルチダイパッケージ装置
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JP3356821B2 (ja) 積層マルチチップモジュール及び製造方法
US6215193B1 (en) Multichip modules and manufacturing method therefor
US5648679A (en) Tape ball lead integrated circuit package
JP2002222889A (ja) 半導体装置及びその製造方法
JP2010153901A (ja) ボンディングパッドを有する半導体装置及びその形成方法
JPH05121643A (ja) 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス
EP0590986B1 (en) Lead-on-chip lead frame
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US5569955A (en) High density integrated circuit assembly combining leadframe leads with conductive traces
JP3415509B2 (ja) 半導体装置
JP4031333B2 (ja) 半導体装置
US20040238924A1 (en) Semiconductor package
US5728247A (en) Method for mounting a circuit
US6479901B1 (en) Semiconductor device having interconnected external electrode pads and wire bonding pads
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
US11984432B2 (en) Semiconductor chip stack module and method of fabricating the same
JP2002170920A (ja) フリップチップ装置
JP2587722Y2 (ja) 半導体装置
JPH05190764A (ja) 半導体装置
JPH05235246A (ja) 半導体装置
JPH0318344B2 (ja)
JPS6132560A (ja) 半導体装置