JPH08272853A - 同時動作数チェック方式 - Google Patents
同時動作数チェック方式Info
- Publication number
- JPH08272853A JPH08272853A JP7100721A JP10072195A JPH08272853A JP H08272853 A JPH08272853 A JP H08272853A JP 7100721 A JP7100721 A JP 7100721A JP 10072195 A JP10072195 A JP 10072195A JP H08272853 A JPH08272853 A JP H08272853A
- Authority
- JP
- Japan
- Prior art keywords
- simultaneous operation
- output signal
- lsi
- signal name
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】出力信号の同時動作の対象がＬＳＩの下地によ
って限定される場合にも正確に同時動作数のチェックを
行う方式の提供。 【構成】同時動作対象出力信号名抽出手段４は、ピン配
置格納手段２に格納された出力信号の位置情報とＬＳＩ
下地情報格納手段３に格納されたグランドピンの位置情
報より同時動作対象出力信号名を抽出し同時動作対象出
力信号名格納手段５に格納し、同時動作数チェック手段
６は、論理シミュレーション結果格納手段１に格納され
た論理シミュレーションと同時動作対象出力信号名格納
手段５に格納された同時動作対象出力信号名より同時動
作数のチェックを行う。
って限定される場合にも正確に同時動作数のチェックを
行う方式の提供。 【構成】同時動作対象出力信号名抽出手段４は、ピン配
置格納手段２に格納された出力信号の位置情報とＬＳＩ
下地情報格納手段３に格納されたグランドピンの位置情
報より同時動作対象出力信号名を抽出し同時動作対象出
力信号名格納手段５に格納し、同時動作数チェック手段
６は、論理シミュレーション結果格納手段１に格納され
た論理シミュレーションと同時動作対象出力信号名格納
手段５に格納された同時動作対象出力信号名より同時動
作数のチェックを行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に論理ＬＳＩ（大規模集積回路）等における同時動作
数のチェック方式に関する。
特に論理ＬＳＩ（大規模集積回路）等における同時動作
数のチェック方式に関する。
【０００２】
【従来の技術】ＬＳＩにおいて多数の出力バッファ回路
（出力端子）が同時にハイレベル又は同時にローレベル
に切り換わる場合、負荷容量に対して大きな充放電電流
が流れ、例えばＬＳＩの出力端子へのノイズとして次断
回路への誤動作等を招くことになる。このため、例えば
ＬＳＩの設計、検証段階等においてＬＳＩの出力端子の
同時動作数が検査される。
（出力端子）が同時にハイレベル又は同時にローレベル
に切り換わる場合、負荷容量に対して大きな充放電電流
が流れ、例えばＬＳＩの出力端子へのノイズとして次断
回路への誤動作等を招くことになる。このため、例えば
ＬＳＩの設計、検証段階等においてＬＳＩの出力端子の
同時動作数が検査される。
【０００３】ＬＳＩの出力端子の同時動作数をチェック
する従来の方式では、ＬＳＩ上の全ての出力信号を対象
にして同時動作数のチェックを行っていた。
する従来の方式では、ＬＳＩ上の全ての出力信号を対象
にして同時動作数のチェックを行っていた。
【０００４】
【発明が解決しようとする課題】このように従来の同時
動作数チェック方式では、ＬＳＩ上の全ての出力信号を
対象に同時動作のチェックを行っていたため、出力信号
の同時動作の対象がＬＳＩの下地によって限定される場
合等部分的な出力同時動作の制限がある場合、同時動作
の対象とならない出力動作もカウントされてしまい、そ
の結果正確なチェックができないという問題がある。
動作数チェック方式では、ＬＳＩ上の全ての出力信号を
対象に同時動作のチェックを行っていたため、出力信号
の同時動作の対象がＬＳＩの下地によって限定される場
合等部分的な出力同時動作の制限がある場合、同時動作
の対象とならない出力動作もカウントされてしまい、そ
の結果正確なチェックができないという問題がある。
【０００５】従って、本発明は、上記問題点を解消し、
出力信号の同時動作の対象がＬＳＩの下地等によって限
定される場合にも正確に同時動作数のチェックを行う方
式を提供することを目的とする。
出力信号の同時動作の対象がＬＳＩの下地等によって限
定される場合にも正確に同時動作数のチェックを行う方
式を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＬＳＩの論理シミュレーションの出力結
果と前記ＬＳＩの出力ピン情報とに基づき、前記ＬＳＩ
の同時動作の対象となる部分的な出力ピンを自動的に抽
出し、抽出された前記出力ピンの同時動作を計数するこ
とを特徴とするＬＳＩの同時動作数チェック方式を提供
する。
め、本発明は、ＬＳＩの論理シミュレーションの出力結
果と前記ＬＳＩの出力ピン情報とに基づき、前記ＬＳＩ
の同時動作の対象となる部分的な出力ピンを自動的に抽
出し、抽出された前記出力ピンの同時動作を計数するこ
とを特徴とするＬＳＩの同時動作数チェック方式を提供
する。
【０００７】本発明の同時動作数チェック方式は、好ま
しくは、論理シミュレーションを行った結果の出力信号
名と時系列の信号値を格納する論理シミュレーション結
果格納手段と、ＬＳＩのピン配置すなわち出力信号名と
ＬＳＩ上の位置情報を格納するピン配置格納手段と、グ
ランドピンのＬＳＩ上の位置情報を格納するＬＳＩ下地
情報格納手段と、前記ピン配置格納手段に格納された出
力信号の位置情報と前記ＬＳＩ下地情報格納手段に格納
されたグランドピンの位置情報に基づき同時動作対象出
力信号名を抽出する同時動作対象出力信号名抽出手段
と、該同時動作対象出力信号名抽出手段より抽出された
同時動作対象出力信号名を格納する同時動作対象出力信
号名格納手段と、前記論理シミュレーション結果格納手
段に格納された論理シミュレーション結果と前記同時動
作対象出力信号名格納手段に格納された同時動作対象出
力信号名に基づき同時動作数のチェックを行う同時動作
数チェック手段と、を備えている。
しくは、論理シミュレーションを行った結果の出力信号
名と時系列の信号値を格納する論理シミュレーション結
果格納手段と、ＬＳＩのピン配置すなわち出力信号名と
ＬＳＩ上の位置情報を格納するピン配置格納手段と、グ
ランドピンのＬＳＩ上の位置情報を格納するＬＳＩ下地
情報格納手段と、前記ピン配置格納手段に格納された出
力信号の位置情報と前記ＬＳＩ下地情報格納手段に格納
されたグランドピンの位置情報に基づき同時動作対象出
力信号名を抽出する同時動作対象出力信号名抽出手段
と、該同時動作対象出力信号名抽出手段より抽出された
同時動作対象出力信号名を格納する同時動作対象出力信
号名格納手段と、前記論理シミュレーション結果格納手
段に格納された論理シミュレーション結果と前記同時動
作対象出力信号名格納手段に格納された同時動作対象出
力信号名に基づき同時動作数のチェックを行う同時動作
数チェック手段と、を備えている。
【０００８】
【作用】本発明によれば、部分的な出力同時動作の制限
がある場合、同時動作の対象となる部分的な出力情報を
自動的に抽出し、同時動作の対象となる出力動作のみを
計数するため、部分的な出力同時動作を正確にチェック
することが出来る。また、本発明によれば、出力信号の
同時動作の対象がＬＳＩの下地によって限定される場
合、ＬＳＩのピン配置とＬＳＩ下地情報よりグランドピ
ンの近傍の出力信号を抽出し、同時動作数チェックの対
象となる出力動作のみをカウントし、対象外をカウント
しないように構成したことにより、同時動作数を正確に
チェックすることを可能としている。
がある場合、同時動作の対象となる部分的な出力情報を
自動的に抽出し、同時動作の対象となる出力動作のみを
計数するため、部分的な出力同時動作を正確にチェック
することが出来る。また、本発明によれば、出力信号の
同時動作の対象がＬＳＩの下地によって限定される場
合、ＬＳＩのピン配置とＬＳＩ下地情報よりグランドピ
ンの近傍の出力信号を抽出し、同時動作数チェックの対
象となる出力動作のみをカウントし、対象外をカウント
しないように構成したことにより、同時動作数を正確に
チェックすることを可能としている。
【０００９】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。図１は、本発明の一実施例のブロック図を示し
ている。
明する。図１は、本発明の一実施例のブロック図を示し
ている。
【００１０】論理シミュレーション結果格納手段１は、
論理回路の論理シミュレーションを行った結果の出力信
号名と時系列の信号値を格納する。
論理回路の論理シミュレーションを行った結果の出力信
号名と時系列の信号値を格納する。
【００１１】ピン配置格納手段２は、ＬＳＩのピン配置
すなわち出力信号名とＬＳＩ上の位置情報を格納する。
すなわち出力信号名とＬＳＩ上の位置情報を格納する。
【００１２】ＬＳＩ下地情報格納手段３は、グランドピ
ンのＬＳＩ上の位置情報を格納する。
ンのＬＳＩ上の位置情報を格納する。
【００１３】同時動作対象出力信号名抽出手段４は、ピ
ン配置格納手段２に格納された出力信号の位置情報とＬ
ＳＩ下地情報格納手段３に格納されたグランドピンの位
置情報より同時動作対象出力信号名を抽出する。
ン配置格納手段２に格納された出力信号の位置情報とＬ
ＳＩ下地情報格納手段３に格納されたグランドピンの位
置情報より同時動作対象出力信号名を抽出する。
【００１４】同時動作対象出力信号名格納手段５は、同
時動作対象出力信号名抽出手段４より抽出された同時動
作対象出力信号名を格納する。
時動作対象出力信号名抽出手段４より抽出された同時動
作対象出力信号名を格納する。
【００１５】同時動作数チェック手段６は、論理シミュ
レーション結果格納手段１に格納された論理シミュレー
ション結果と同時動作対象出力信号名格納手段５に格納
された同時動作対象出力信号名より同時動作数のチェッ
クを行う。
レーション結果格納手段１に格納された論理シミュレー
ション結果と同時動作対象出力信号名格納手段５に格納
された同時動作対象出力信号名より同時動作数のチェッ
クを行う。
【００１６】図２は、論理シミュレーション結果格納手
段１に格納される論理シミュレーションの結果を説明す
るための図である。
段１に格納される論理シミュレーションの結果を説明す
るための図である。
【００１７】図２において、Ａ、Ｂ、ＣはＬＳＩの出力
信号名を示し、列方向の１、２、３等は時刻を示してい
る。図２のマトリクス内の“１”又は“０”はある時刻
における出力信号の信号値を示している。
信号名を示し、列方向の１、２、３等は時刻を示してい
る。図２のマトリクス内の“１”又は“０”はある時刻
における出力信号の信号値を示している。
【００１８】図３は、ＬＳＩのピン配置の一例を示して
いる。図３において、Ａ、Ｂ、Ｃは出力信号名を示し、
１１、１２、１３、…、２１、２２はピンの位置情報を
示し、ＧＮＤはグランドピンを示している。
いる。図３において、Ａ、Ｂ、Ｃは出力信号名を示し、
１１、１２、１３、…、２１、２２はピンの位置情報を
示し、ＧＮＤはグランドピンを示している。
【００１９】図４は、ピン配置格納手段２に格納された
出力信号の位置情報を示している。図４において、Ａ、
Ｂ、Ｃは出力信号名を示し、１１、２１、１２はＬＳＩ
上の位置を示している。
出力信号の位置情報を示している。図４において、Ａ、
Ｂ、Ｃは出力信号名を示し、１１、２１、１２はＬＳＩ
上の位置を示している。
【００２０】図５は、ＬＳＩ下地情報格納手段３に格納
されたグランドピンの位置情報を示している。１３、２
２はＬＳＩのグランドピンの位置を示している。
されたグランドピンの位置情報を示している。１３、２
２はＬＳＩのグランドピンの位置を示している。
【００２１】本実施例においては、同時動作数チェック
の対象はグランドピンの近傍の出力信号とされる。
の対象はグランドピンの近傍の出力信号とされる。
【００２２】図３を参照して、位置１３のグランドピン
の近傍を対象とした場合、出力信号はＡ、Ｂとなり、同
時動作対象出力信号名抽出手段４では、図６に示すよう
に、同時動作対象出力信号名格納手段５に格納される同
時動作対象出力信号名が抽出される。Ａ、Ｂは同時動作
対象出力信号抽出手段から抽出された同時動作対象出力
信号名を示している。
の近傍を対象とした場合、出力信号はＡ、Ｂとなり、同
時動作対象出力信号名抽出手段４では、図６に示すよう
に、同時動作対象出力信号名格納手段５に格納される同
時動作対象出力信号名が抽出される。Ａ、Ｂは同時動作
対象出力信号抽出手段から抽出された同時動作対象出力
信号名を示している。
【００２３】同時動作数チェック手段６では、論理シミ
ュレーション結果格納手段１に格納された論理シミュレ
ーション結果と同時動作対象出力信号名格納手段５に格
納された同時動作対象出力信号名より、Ａ（１）、Ａ
（２）、Ａ（３）、Ａ（４）、Ａ（５）、Ｂ（２）、Ｂ
（３）、Ｂ（５）が動作としてカウントされ同時動作数
のチェックが行われる。ここで、Ａ（１）は、出力信号
名Ａが時刻１の後に動作することを示している。
ュレーション結果格納手段１に格納された論理シミュレ
ーション結果と同時動作対象出力信号名格納手段５に格
納された同時動作対象出力信号名より、Ａ（１）、Ａ
（２）、Ａ（３）、Ａ（４）、Ａ（５）、Ｂ（２）、Ｂ
（３）、Ｂ（５）が動作としてカウントされ同時動作数
のチェックが行われる。ここで、Ａ（１）は、出力信号
名Ａが時刻１の後に動作することを示している。
【００２４】同じ信号値（ハイレベル又はローレベル）
の変化が同時刻で起こった場合に同時動作となるため、
Ａ（５）とＢ（５）が同時動作となる。
の変化が同時刻で起こった場合に同時動作となるため、
Ａ（５）とＢ（５）が同時動作となる。
【００２５】本実施例においては、例えばＬＳＩの１辺
当たりの出力同時動作数をチェックする際に１辺毎の出
力ピン情報を抽出し、出力端子の同時動作をチェックす
ることができる。
当たりの出力同時動作数をチェックする際に１辺毎の出
力ピン情報を抽出し、出力端子の同時動作をチェックす
ることができる。
【００２６】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
同時動作の対象となる部分的な出力情報を自動的に抽出
し、同時動作の対象となる出力動作のみを計数するた
め、部分的な出力同時動作を正確にチェックすることが
出来る。特に本発明によれば、出力信号の同時動作の対
象がＬＳＩの下地によって限定される場合、ＬＳＩのピ
ン配置とＬＳＩ下地情報よりグランドピンの近傍の出力
信号を抽出することにより同時動作の対象となる出力動
作のみをカウントし、対象外をカウントしないように構
成したことにより、正確な同時動作数のチェックを行う
ことが可能である。
同時動作の対象となる部分的な出力情報を自動的に抽出
し、同時動作の対象となる出力動作のみを計数するた
め、部分的な出力同時動作を正確にチェックすることが
出来る。特に本発明によれば、出力信号の同時動作の対
象がＬＳＩの下地によって限定される場合、ＬＳＩのピ
ン配置とＬＳＩ下地情報よりグランドピンの近傍の出力
信号を抽出することにより同時動作の対象となる出力動
作のみをカウントし、対象外をカウントしないように構
成したことにより、正確な同時動作数のチェックを行う
ことが可能である。
【００２８】このため本発明は、ＬＳＩの１辺にあるグ
ランドピンを一まとまりとした場合でも、同時動作の対
象となる出力動作のみをカウントして正確な同時動作数
のチェックが行えるという効果を有する。
ランドピンを一まとまりとした場合でも、同時動作の対
象となる出力動作のみをカウントして正確な同時動作数
のチェックが行えるという効果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例における論理シミュレーショ
ン結果格納手段に格納される論理シミュレーションの結
果を説明する図である。
ン結果格納手段に格納される論理シミュレーションの結
果を説明する図である。
【図３】ＬＳＩのピン配置の一例を示す図である。
【図４】本発明の一実施例におけるピン配置格納手段に
格納される出力信号の位置情報の一例を示す図である。
格納される出力信号の位置情報の一例を示す図である。
【図５】本発明の一実施例におけるＬＳＩ下地情報格納
手段に格納されるグランドピンの位置情報の一例を示す
図である。
手段に格納されるグランドピンの位置情報の一例を示す
図である。
【図６】本発明の一実施例における同時動作対象出力信
号名抽出手段で抽出した同時動作対象出力信号名格納手
段に格納される同時動作対象出力信号名の一例を示す図
である。
号名抽出手段で抽出した同時動作対象出力信号名格納手
段に格納される同時動作対象出力信号名の一例を示す図
である。
１ 論理シミュレーション結果格納手段 ２ ピン配置格納手段 ３ ＬＳＩ下地情報格納手段 ４ 同時動作対象出力信号名抽出手段 ５ 同時動作対象出力信号名格納手段 ６ 同時動作数チェック手段 Ａ、Ｂ、Ｃ 出力信号名 １１、１２、１３、２１、２２ ＬＳＩのピン位置 ＧＮＤ グランドピン
Claims (2)
- 【請求項１】ＬＳＩの論理シミュレーションの出力結果
と前記ＬＳＩの出力ピン情報とに基づき、前記ＬＳＩの
同時動作の対象となる部分的な出力ピンを自動的に抽出
し、抽出された前記出力ピンの同時動作を計数すること
を特徴とするＬＳＩの同時動作数チェック方式。 - 【請求項２】論理シミュレーションを行った結果の出力
信号名と時系列の信号値を格納する論理シミュレーショ
ン結果格納手段と、 ＬＳＩの出力信号名とＬＳＩ上の位置情報を格納するピ
ン配置格納手段と、 グランドピンのＬＳＩ上の位置情報を格納するＬＳＩ下
地情報格納手段と、 前記ピン配置格納手段に格納された出力信号の位置情報
と前記ＬＳＩ下地情報格納手段に格納されたグランドピ
ンの位置情報に基づき同時動作対象出力信号名を抽出す
る同時動作対象出力信号名抽出手段と、 該同時動作対象出力信号名抽出手段より抽出された同時
動作対象出力信号名を格納する同時動作対象出力信号名
格納手段と、 前記論理シミュレーション結果格納手段に格納された論
理シミュレーション結果と前記同時動作対象出力信号名
格納手段に格納された同時動作対象出力信号名に基づき
同時動作数のチェックを行う同時動作数チェック手段
と、 を含むことを特徴とする同時動作数チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7100721A JP2746188B2 (ja) | 1995-03-31 | 1995-03-31 | 同時動作数チェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7100721A JP2746188B2 (ja) | 1995-03-31 | 1995-03-31 | 同時動作数チェック方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272853A true JPH08272853A (ja) | 1996-10-18 |
| JP2746188B2 JP2746188B2 (ja) | 1998-04-28 |
Family
ID=14281505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7100721A Expired - Fee Related JP2746188B2 (ja) | 1995-03-31 | 1995-03-31 | 同時動作数チェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140265A (ja) * | 2007-12-06 | 2009-06-25 | Fujitsu Ltd | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム |
-
1995
- 1995-03-31 JP JP7100721A patent/JP2746188B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140265A (ja) * | 2007-12-06 | 2009-06-25 | Fujitsu Ltd | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746188B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0229975B1 (en) | Methods for the modeling and fault simulation of complementary metal oxide semiconductor circuits | |
| Vierhaus et al. | CMOS bridges and resistive transistor faults: IDDQ versus delay effects | |
| US4743842A (en) | Tri-state circuit tester | |
| JP2746188B2 (ja) | 同時動作数チェック方式 | |
| EP0436358B1 (en) | Integrated circuit having power supply connection integrity monitor | |
| US7685485B2 (en) | Functional failure analysis techniques for programmable integrated circuits | |
| CN113946200B (zh) | 电路动态电压降的检测方法、装置及电子设备和存储介质 | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JP2921476B2 (ja) | Ｌｓｉの電源電流テスト方法 | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| US6907394B1 (en) | Device for simulating circuits, method for simulating the same, and recording medium | |
| US6170072B1 (en) | Logic circuit verification apparatus and method for semiconductor integrated circuit | |
| US6871308B1 (en) | Semiconductor inspection method | |
| JPH07319927A (ja) | 論理検証の網羅率測定方式 | |
| US6778933B2 (en) | Processing semiconductor devices having some defective input-output pins | |
| JP2748855B2 (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| US6760891B2 (en) | Simulator of dynamic circuit for silicon critical path debug | |
| JPH0644031B2 (ja) | テスト回路 | |
| JPH077063A (ja) | ノイズ検証方法 | |
| JP3363066B2 (ja) | 論理回路検証装置 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JP2990158B1 (ja) | シフトレジスタ回路 | |
| JPH05242194A (ja) | 遅延解析システム | |
| JPS6173075A (ja) | Ｌｓｉ論理状態抽出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |