JPH08266046A - 可変インダクタンス制御スイッチング電源 - Google Patents
可変インダクタンス制御スイッチング電源Info
- Publication number
- JPH08266046A JPH08266046A JP7067889A JP6788995A JPH08266046A JP H08266046 A JPH08266046 A JP H08266046A JP 7067889 A JP7067889 A JP 7067889A JP 6788995 A JP6788995 A JP 6788995A JP H08266046 A JPH08266046 A JP H08266046A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- inductance
- voltage
- transformer
- variable inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】スイッチング時の損失を低減させることによ
り、スイッチング周波数を高くしてスイッチング電源の
小型化を実現する。 【構成】スイッチング電源のトランスＴ1に直列に可変
インダクタンスＬ0を接続するとともに、１対のスイッ
チング素子ＳＷ1，ＳＷ2にそれぞれ並列にダイオードＤ
1，Ｄ2を設け、さらにスイッチング素子ＳＷ2に並列に
コンデンサＣ0を設ける。発振器１１は、一定周期の固
定パルス幅のパルスを交互にスイッチング素子ＳＷ1，
ＳＷ2に印加する。トランスＴ1の２次側の整流・平滑回
路（Ｄ3，Ｄ4，Ｌ2，Ｃ3）からの出力電圧は出力電圧検
知比較回路５７により検知され基準電圧と比較される。
この検知比較回路５７の出力に応じて制御部１３が可変
インダクタンスＬ0のインダクタンス値を可変制御す
る。 【効果】スイッチング周波数の高周波化、回路部品の小
型化、ノイズの低減を図れる。
り、スイッチング周波数を高くしてスイッチング電源の
小型化を実現する。 【構成】スイッチング電源のトランスＴ1に直列に可変
インダクタンスＬ0を接続するとともに、１対のスイッ
チング素子ＳＷ1，ＳＷ2にそれぞれ並列にダイオードＤ
1，Ｄ2を設け、さらにスイッチング素子ＳＷ2に並列に
コンデンサＣ0を設ける。発振器１１は、一定周期の固
定パルス幅のパルスを交互にスイッチング素子ＳＷ1，
ＳＷ2に印加する。トランスＴ1の２次側の整流・平滑回
路（Ｄ3，Ｄ4，Ｌ2，Ｃ3）からの出力電圧は出力電圧検
知比較回路５７により検知され基準電圧と比較される。
この検知比較回路５７の出力に応じて制御部１３が可変
インダクタンスＬ0のインダクタンス値を可変制御す
る。 【効果】スイッチング周波数の高周波化、回路部品の小
型化、ノイズの低減を図れる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源に係
り、特に、スイッチング時（電圧の立下り、立上り、電
流の立上り、立下り）に発生する損失と整流ダイオード
のＯＦＦ時の逆回復時間内で発生する損失を減少し、効
率向上を図ることができるスイッチング電源に関する。
り、特に、スイッチング時（電圧の立下り、立上り、電
流の立上り、立下り）に発生する損失と整流ダイオード
のＯＦＦ時の逆回復時間内で発生する損失を減少し、効
率向上を図ることができるスイッチング電源に関する。
【０００２】
【従来の技術】従来のスイッチング電源の一例として、
ハーフブリッジ回路について簡単に図５、図６より説明
する。
ハーフブリッジ回路について簡単に図５、図６より説明
する。
【０００３】図５は、従来のハーフブリッジ回路の構成
を示す。この動作原理は、パルス幅変調（ＰＷＭ）制御
分５１によりａ，ｂ信号（ａ，ｂ、交互に信号発生）を
発生し、ＳＷ1，ＳＷ2をＯＮ／ＯＦＦさせ、直流入力電
源ＥINの電圧を交互にコンデンサＣ2，Ｃ1を介してトラ
ンスＴ1の１次巻線へ印加する。これにより、ＳＷ1ＯＮ
時、トランスＴ1に正方向の電圧（１／２）ＥINを発生
させ１次巻線に電流Ｉ1を流し、２次巻線に接続された
２次側ダイオードＤ3にＩ3の電流を流す。また、ＳＷ2
がＯＮの時は、トランスＴ1に負方向の電圧−（１／
２）ＥINを発生させ、２次巻線に接続された２次側ダイ
オードＤ4にＩ4の電流を流す。ダイオードＤ3，Ｄ4から
の出力電圧Ｖ2は、インダクタンスＬ2およびコンデンサ
Ｃ3により平滑され、負荷５５に対する出力電圧ＥOUTと
なる。この出力電圧ＥOUTを出力電圧検知比較回路５７
で検知し基準電圧と比較して、その結果をＰＷＭ制御部
５１にフィードバックし、出力電圧ＥOUTを一定値にさ
せるよう、信号ａ，ｂのパルス幅をコントロールする。
を示す。この動作原理は、パルス幅変調（ＰＷＭ）制御
分５１によりａ，ｂ信号（ａ，ｂ、交互に信号発生）を
発生し、ＳＷ1，ＳＷ2をＯＮ／ＯＦＦさせ、直流入力電
源ＥINの電圧を交互にコンデンサＣ2，Ｃ1を介してトラ
ンスＴ1の１次巻線へ印加する。これにより、ＳＷ1ＯＮ
時、トランスＴ1に正方向の電圧（１／２）ＥINを発生
させ１次巻線に電流Ｉ1を流し、２次巻線に接続された
２次側ダイオードＤ3にＩ3の電流を流す。また、ＳＷ2
がＯＮの時は、トランスＴ1に負方向の電圧−（１／
２）ＥINを発生させ、２次巻線に接続された２次側ダイ
オードＤ4にＩ4の電流を流す。ダイオードＤ3，Ｄ4から
の出力電圧Ｖ2は、インダクタンスＬ2およびコンデンサ
Ｃ3により平滑され、負荷５５に対する出力電圧ＥOUTと
なる。この出力電圧ＥOUTを出力電圧検知比較回路５７
で検知し基準電圧と比較して、その結果をＰＷＭ制御部
５１にフィードバックし、出力電圧ＥOUTを一定値にさ
せるよう、信号ａ，ｂのパルス幅をコントロールする。
【０００４】出力電圧ＥOUTは、
【０００５】
【数１】
【０００６】となる。ここに、ＮはトランスＴ1の１次
巻数ｎ1，２次巻数（片方）ｎ2とした場合のｎ2／ｎ1に
相当する。また、ｔ0〜ｔ2は図６に示したタイミング図
の各時点を示す。
巻数ｎ1，２次巻数（片方）ｎ2とした場合のｎ2／ｎ1に
相当する。また、ｔ0〜ｔ2は図６に示したタイミング図
の各時点を示す。
【０００７】このような従来の方式ではスイッチ素子
（ＳＷ1，ＳＷ2）やダイオードＤ3，Ｄ4は理想素子では
ないため、スイッチングする時（ｔ0，ｔ1，ｔ2…各時
点）に立上り、立下り時間を発生する。このため損失が
生じる。例えば、ｔ0時点において、図７（ａ）に示す
ように、ｔrの立上り時間を要する。この時間による、
ＳＷ1による電力損失Ｐ1は、図７（ｂ）より、
（ＳＷ1，ＳＷ2）やダイオードＤ3，Ｄ4は理想素子では
ないため、スイッチングする時（ｔ0，ｔ1，ｔ2…各時
点）に立上り、立下り時間を発生する。このため損失が
生じる。例えば、ｔ0時点において、図７（ａ）に示す
ように、ｔrの立上り時間を要する。この時間による、
ＳＷ1による電力損失Ｐ1は、図７（ｂ）より、
【０００８】
【数２】
【０００９】となる。ここに、Ｖｓは、ＥIN−Ｖ1であ
る。
る。
【００１０】同様にｔ1時点でのＳＷ1の電力損失Ｐ2も
【００１１】
【数３】
【００１２】となる。
【００１３】また、２次側のダイオードＤ3，Ｄ4におい
てもダイオードがＯＦＦする時、例えばｔ0時点では、
Ｄ4がＯＦＦとなりこのダイオードの逆回復時間のた
め、図７に示すように、ダイオードＤ4のスイッチング
時点の損失ＰDは、
てもダイオードがＯＦＦする時、例えばｔ0時点では、
Ｄ4がＯＦＦとなりこのダイオードの逆回復時間のた
め、図７に示すように、ダイオードＤ4のスイッチング
時点の損失ＰDは、
【００１４】
【数４】
【００１５】となる。
【００１６】
【発明が解決しようとする課題】以上の説明から分かる
ように、スイッチング電源においては、スイッチング時
点の損失発生が、スイッチング周波数ｆを高くして小型
化するのに障害となっていた。
ように、スイッチング電源においては、スイッチング時
点の損失発生が、スイッチング周波数ｆを高くして小型
化するのに障害となっていた。
【００１７】そのため、この障害をなくすため一般に電
流共振、電圧共振方式のスイッチング電源が研究され、
一部には実用化されている。
流共振、電圧共振方式のスイッチング電源が研究され、
一部には実用化されている。
【００１８】しかしながら、この電流共振、電圧共振方
式においても問題点がある。すなわち、電流共振の場
合、電流のピークが大きくスイッチの導通損を増加させ
る。また、電圧共振の場合、とくに重負荷のときに電圧
ピークが増大するため高耐圧のトランジスタスイッチが
必要となる。スイッチのオン抵抗は耐圧の２．５乗に比
例するといわれており、結局、導通時の損失増加とな
る。
式においても問題点がある。すなわち、電流共振の場
合、電流のピークが大きくスイッチの導通損を増加させ
る。また、電圧共振の場合、とくに重負荷のときに電圧
ピークが増大するため高耐圧のトランジスタスイッチが
必要となる。スイッチのオン抵抗は耐圧の２．５乗に比
例するといわれており、結局、導通時の損失増加とな
る。
【００１９】本発明の目的は、スイッチング時の損失を
低減させることにより、スイッチング周波数を高くして
スイッチング電源の小型化を実現することにある。
低減させることにより、スイッチング周波数を高くして
スイッチング電源の小型化を実現することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明による可変インダクタンス制御スイッチング
電源は、直流入力電圧を発生する入力電圧源と、該入力
電圧源の直流入力電圧を両端に受ける、直列接続された
第１および第２のコンデンサと、該直列接続された第１
および第２のコンデンサの両端間に直列接続された第１
および第２のスイッチング素子と、該第１および第２の
スイッチング素子を一定周期の固定パルス幅で交互に導
通させる発振手段と、該第１および第２のスイッチング
素子の接続点と前記第１および第２のコンデンサの接続
点との間に１次巻線が接続されたトランスと、該トラン
スの１次巻線と前記第１および第２のスイッチング素子
の接続点との間に挿入された可変インダクタンスと、前
記第１および第２のスイッチング素子にそれぞれ並列に
接続された第１および第２のダイオードと、前記第２の
スイッチング素子に並列に接続された第３のコンデンサ
と、前記トランスの２次巻線に接続された整流手段と、
該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、該出力電圧を検知し、基準電圧と比較する検
知比較手段と、該比較手段の出力に応じて前記可変制御
インダクタンスを制御する制御手段と、を備えたもので
ある。
に、本発明による可変インダクタンス制御スイッチング
電源は、直流入力電圧を発生する入力電圧源と、該入力
電圧源の直流入力電圧を両端に受ける、直列接続された
第１および第２のコンデンサと、該直列接続された第１
および第２のコンデンサの両端間に直列接続された第１
および第２のスイッチング素子と、該第１および第２の
スイッチング素子を一定周期の固定パルス幅で交互に導
通させる発振手段と、該第１および第２のスイッチング
素子の接続点と前記第１および第２のコンデンサの接続
点との間に１次巻線が接続されたトランスと、該トラン
スの１次巻線と前記第１および第２のスイッチング素子
の接続点との間に挿入された可変インダクタンスと、前
記第１および第２のスイッチング素子にそれぞれ並列に
接続された第１および第２のダイオードと、前記第２の
スイッチング素子に並列に接続された第３のコンデンサ
と、前記トランスの２次巻線に接続された整流手段と、
該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、該出力電圧を検知し、基準電圧と比較する検
知比較手段と、該比較手段の出力に応じて前記可変制御
インダクタンスを制御する制御手段と、を備えたもので
ある。
【００２１】このスイッチング電源において、前記制御
手段は、好ましくは、インダクタンス値が、前記直流入
力電圧に比例しかつ前記平滑回路から前記負荷への出力
電流に反比例するよう前記可変インダクタンス制御を制
御する。
手段は、好ましくは、インダクタンス値が、前記直流入
力電圧に比例しかつ前記平滑回路から前記負荷への出力
電流に反比例するよう前記可変インダクタンス制御を制
御する。
【００２２】前記平滑回路は、例えば、インダクタンス
とコンデンサとにより構成される。
とコンデンサとにより構成される。
【００２３】前記可変インダクタンスは、例えば、直交
磁心を利用した素子である。
磁心を利用した素子である。
【００２４】
【作用】本発明では、スイッチング電源のトランスの１
次巻線に対して直列にインダクタンス（Ｌ0）を挿入す
るとともに、第１および第２スイッチング素子（Ｓ
Ｗ1，ＳＷ2）に対して並列に第１および第２のダイオー
ドを接続し、さらに第２のスイッチング素子に対して並
列にコンデンサ（Ｃ0）（第３のコンデンサ）を接続し
たので、スイッチングによる損失が低減される。スイッ
チング時点の損失はスイッチング周波数に比例して増加
するが、本発明はこの損失をほぼ０近くまで減少でき
る。したがって、スイッチング周波数を高くし、トラン
ス（Ｔ1）、コイル（Ｌ2）、コンデンサＣ1，Ｃ2，Ｃ3
を小型にすることが可能となる。
次巻線に対して直列にインダクタンス（Ｌ0）を挿入す
るとともに、第１および第２スイッチング素子（Ｓ
Ｗ1，ＳＷ2）に対して並列に第１および第２のダイオー
ドを接続し、さらに第２のスイッチング素子に対して並
列にコンデンサ（Ｃ0）（第３のコンデンサ）を接続し
たので、スイッチングによる損失が低減される。スイッ
チング時点の損失はスイッチング周波数に比例して増加
するが、本発明はこの損失をほぼ０近くまで減少でき
る。したがって、スイッチング周波数を高くし、トラン
ス（Ｔ1）、コイル（Ｌ2）、コンデンサＣ1，Ｃ2，Ｃ3
を小型にすることが可能となる。
【００２５】上記インダクタンス（Ｌ0）およびコンデ
ンサ（Ｃ0）等の働きにより、スイッチング素子のＯＦ
Ｆ時にも継続してトランスの１次側電流（Ｉ1）が流
れ、該１次側電流及び整流用の２次側ダイオードＤ3，
Ｄ4電流の変化が連続的であるため、電流変化に起因す
るノイズを減少させることができる。したがって、フィ
ルタ回路（図示せず）が簡単な構成で済む。
ンサ（Ｃ0）等の働きにより、スイッチング素子のＯＦ
Ｆ時にも継続してトランスの１次側電流（Ｉ1）が流
れ、該１次側電流及び整流用の２次側ダイオードＤ3，
Ｄ4電流の変化が連続的であるため、電流変化に起因す
るノイズを減少させることができる。したがって、フィ
ルタ回路（図示せず）が簡単な構成で済む。
【００２６】また、スイッチング素子（ＳＷ1，ＳＷ2）
を固定パルス幅でドライブしているため、急変負荷変動
等で両スイッチング素子が同時にＯＮすることがなくな
る。
を固定パルス幅でドライブしているため、急変負荷変動
等で両スイッチング素子が同時にＯＮすることがなくな
る。
【００２７】さらにインダクタンスＬ0のインダクタン
ス値の下限値を設定する事により、入力電流の最大値を
おさえることが可能となる。
ス値の下限値を設定する事により、入力電流の最大値を
おさえることが可能となる。
【００２８】
【実施例】以下、本発明の実施例について、詳細に説明
する。
する。
【００２９】図１は、従来の方式（図５）に対し、その
ＰＷＭ制御部５１に代えて固定パルス幅出力の発振器１
１を用い、トランスＴ1と直列に可変インダクタンスＬ0
を挿入するとともに、このＬ0のインダクタンス値を設
定する制御部１３を追加している。さらに、それぞれス
イッチ（例えばトランジスタ）ＳＷ1，ＳＷ2に並列にダ
イオードＤ1，Ｄ2を追加し、さらにダイオードＤ2に並
列にコンデンサＣ0を追加している。ダイオードＤ1，Ｄ
2の向きは、スイッチＳＷ1，ＳＷ2の導通方向と逆向き
に接続される。他の構成は図５と同じである。
ＰＷＭ制御部５１に代えて固定パルス幅出力の発振器１
１を用い、トランスＴ1と直列に可変インダクタンスＬ0
を挿入するとともに、このＬ0のインダクタンス値を設
定する制御部１３を追加している。さらに、それぞれス
イッチ（例えばトランジスタ）ＳＷ1，ＳＷ2に並列にダ
イオードＤ1，Ｄ2を追加し、さらにダイオードＤ2に並
列にコンデンサＣ0を追加している。ダイオードＤ1，Ｄ
2の向きは、スイッチＳＷ1，ＳＷ2の導通方向と逆向き
に接続される。他の構成は図５と同じである。
【００３０】なお、スイッチＳＷ1，ＳＷ2に半導体素子
であるパワーＭＯＳＦＥＴ（例えば２ＳＫ６５９）を使
用すれば、その寄生ダイオードをダイオードＤ1，Ｄ2と
して代用することができる。また、この素子の出力容量
ＣOSSをコンデンサＣ0として利用することができる。
であるパワーＭＯＳＦＥＴ（例えば２ＳＫ６５９）を使
用すれば、その寄生ダイオードをダイオードＤ1，Ｄ2と
して代用することができる。また、この素子の出力容量
ＣOSSをコンデンサＣ0として利用することができる。
【００３１】図９に、図１の出力電圧検知比較回路５７
および制御部１３の具体的な構成例を示す。出力電圧検
知比較回路５７は、抵抗Ｒ１，Ｒ２，Ｒ３およびシャン
トレギュレータＱ１からなる。制御部１３は、トランジ
スタＱ２，抵抗Ｒ０およびインダクタンスＬ0に対する
２次巻線からなる。抵抗Ｒ１，Ｒ２の接続点に現われる
出力電圧の検出電圧は、シャントレギュレータＱ１の標
準電圧値と比較され、この比較出力がトランジスタＱ２
に伝達され、出力電圧Ｅoutの値を一定にするようにイ
ンダクタンスＬ0の値が制御される。すなわち、出力電
圧Ｅoutが増加すると、Ｑ１動作により電圧Ｅが減少
し、インダクタンスＬ0の値を増加させ、逆に、Ｅoutが
減少すると電圧Ｅが増加し、インダクタンスＬ0の値を
減少させ、このようにしてＥoutを一定に維持する。
および制御部１３の具体的な構成例を示す。出力電圧検
知比較回路５７は、抵抗Ｒ１，Ｒ２，Ｒ３およびシャン
トレギュレータＱ１からなる。制御部１３は、トランジ
スタＱ２，抵抗Ｒ０およびインダクタンスＬ0に対する
２次巻線からなる。抵抗Ｒ１，Ｒ２の接続点に現われる
出力電圧の検出電圧は、シャントレギュレータＱ１の標
準電圧値と比較され、この比較出力がトランジスタＱ２
に伝達され、出力電圧Ｅoutの値を一定にするようにイ
ンダクタンスＬ0の値が制御される。すなわち、出力電
圧Ｅoutが増加すると、Ｑ１動作により電圧Ｅが減少
し、インダクタンスＬ0の値を増加させ、逆に、Ｅoutが
減少すると電圧Ｅが増加し、インダクタンスＬ0の値を
減少させ、このようにしてＥoutを一定に維持する。
【００３２】次に、この回路によりスイッチング損失が
低減される理由について、概説する。まず、スイッチＳ
Ｗ1のＯＦＦ時には、コンデンサＣ0に充電されている電
圧Ｖ1＝ＥINによりＯＦＦ時間ｔrの間、Ｖ1の電圧低下
が少ないため損失が低減される。ｔrの期間はＣ0電圧低
下分が損失になる。
低減される理由について、概説する。まず、スイッチＳ
Ｗ1のＯＦＦ時には、コンデンサＣ0に充電されている電
圧Ｖ1＝ＥINによりＯＦＦ時間ｔrの間、Ｖ1の電圧低下
が少ないため損失が低減される。ｔrの期間はＣ0電圧低
下分が損失になる。
【００３３】スイッチＳＷ2のＯＮ時には、Ｌ0の蓄積エ
ネルギーにより電流Ｉ1がＤ2→Ｌ0→Ｔ1の方向に流れて
いる時間帯であるため、Ｖ1＝０である。したがって、
損失は発生しない。
ネルギーにより電流Ｉ1がＤ2→Ｌ0→Ｔ1の方向に流れて
いる時間帯であるため、Ｖ1＝０である。したがって、
損失は発生しない。
【００３４】スイッチＳＷ2のＯＦＦ時には、コンデン
サＣ0電圧が０であるから、ＯＦＦ時間ｔrの間、Ｖ1の
電圧上昇（Ｃ0電圧）が少ないため、損失が低減され
る。
サＣ0電圧が０であるから、ＯＦＦ時間ｔrの間、Ｖ1の
電圧上昇（Ｃ0電圧）が少ないため、損失が低減され
る。
【００３５】スイッチＳＷ1のＯＮ時には、Ｌ0の蓄積エ
ネルギーにより電流Ｉ1がＴ1→Ｌ0→Ｄ1の方向に流れて
いる時間帯であるため、ＳＷ1の両端電圧は０Ｖ、すな
わち損失は発生しない。
ネルギーにより電流Ｉ1がＴ1→Ｌ0→Ｄ1の方向に流れて
いる時間帯であるため、ＳＷ1の両端電圧は０Ｖ、すな
わち損失は発生しない。
【００３６】以上より、コンデンサＣ0はスイッチＳ
Ｗ1，ＳＷ2のＯＦＦ時にスイッチ両端電圧を小さくして
損失を低減させる機能を有する。また、インダクタンス
Ｌ0はスイッチＳＷ1，ＳＷ2のＯＮ時に電流の流れをダ
イオードＤ1，Ｄ2の純方向に流し、スイッチ両端電圧を
０にし損失を発生させなくするとともに、出力電圧Ｅou
tの安定化を行なう可変インダクタンスの機能を有す
る。
Ｗ1，ＳＷ2のＯＦＦ時にスイッチ両端電圧を小さくして
損失を低減させる機能を有する。また、インダクタンス
Ｌ0はスイッチＳＷ1，ＳＷ2のＯＮ時に電流の流れをダ
イオードＤ1，Ｄ2の純方向に流し、スイッチ両端電圧を
０にし損失を発生させなくするとともに、出力電圧Ｅou
tの安定化を行なう可変インダクタンスの機能を有す
る。
【００３７】以下、図２のタイミング波形図を参照しな
がら、本回路の動作を説明する。
がら、本回路の動作を説明する。
【００３８】ａ）ｔ0〜ｔ1間（この間の動作は従来の図
５と同じである。） ａ，ｂ信号に基づいて、ＳＷ1がＯＮ、ＳＷ2はＯＦＦの
状態であり、トランスＴ1の１次電圧ＶTは、 ＶT＝（１／２）ＥIN となるから、２次側電圧Ｖ2は、 Ｖ2＝Ｎ・ＶT＝Ｎ・（１／２）ＥIN となる。
５と同じである。） ａ，ｂ信号に基づいて、ＳＷ1がＯＮ、ＳＷ2はＯＦＦの
状態であり、トランスＴ1の１次電圧ＶTは、 ＶT＝（１／２）ＥIN となるから、２次側電圧Ｖ2は、 Ｖ2＝Ｎ・ＶT＝Ｎ・（１／２）ＥIN となる。
【００３９】ダイオードＤ3を流れる電流の変化ΔＩ
3は、 ΔＩ3＝（（Ｖ2−ＥOUT）／Ｌ2）・ｔ で増加する。したがって、トランスＴ1を流れる電流変
化ΔＩ1は、ΔＩ1＝（１／Ｎ）ΔＩ3である。
3は、 ΔＩ3＝（（Ｖ2−ＥOUT）／Ｌ2）・ｔ で増加する。したがって、トランスＴ1を流れる電流変
化ΔＩ1は、ΔＩ1＝（１／Ｎ）ΔＩ3である。
【００４０】ｂ）ｔ1〜ｔ2間 ｔ1時点でＳＷ1がａ信号によりＯＦＦとなる（ＳＷ2は
ＯＦＦのままである）が、コンデンサＣ0にＥINの電圧
が充電されている。よって、このＣ0の蓄積エネルギー
（−１／２）Ｃ0ＥIN 2によりＣ0から電力がトランスＴ1
に供給される。この供給は、Ｃ0の電圧Ｖ1がＥINから
（１／２）ＥINになるまで続く。したがってＩ1は増
加、Ｖ1は減少（ＥIN→（１／２）ＥIN）を続ける。
ＯＦＦのままである）が、コンデンサＣ0にＥINの電圧
が充電されている。よって、このＣ0の蓄積エネルギー
（−１／２）Ｃ0ＥIN 2によりＣ0から電力がトランスＴ1
に供給される。この供給は、Ｃ0の電圧Ｖ1がＥINから
（１／２）ＥINになるまで続く。したがってＩ1は増
加、Ｖ1は減少（ＥIN→（１／２）ＥIN）を続ける。
【００４１】ｔ2時点は、Ｖ1＝（１／２）ＥINの時点で
ある。Ｉ3は、Ｖ2＞ＥOUTの間増加、Ｖ2＜ＥOUTで減少
となる。
ある。Ｉ3は、Ｖ2＞ＥOUTの間増加、Ｖ2＜ＥOUTで減少
となる。
【００４２】Ｖ2はｔ1時点でＮ・（１／２）ＥIN、ｔ2
時点で０であるから、Ｉ2はｔ1〜ｔ2間で増加から減少
にうつる。（増加から減少への変化点はＶ2＝ＥOUT時
点） ｔ1時点でスイッチＳＷ1がＯＮ→ＯＦＦになる時のスイ
ッチング損失について考える。この時点から、Ｖ1電圧
は（Ｉ1／Ｃ）ｔの直線近似で減少していく。したがっ
て、ＳＷ1のスイッチング損失Ｐ1は、図８の関係より、
時点で０であるから、Ｉ2はｔ1〜ｔ2間で増加から減少
にうつる。（増加から減少への変化点はＶ2＝ＥOUT時
点） ｔ1時点でスイッチＳＷ1がＯＮ→ＯＦＦになる時のスイ
ッチング損失について考える。この時点から、Ｖ1電圧
は（Ｉ1／Ｃ）ｔの直線近似で減少していく。したがっ
て、ＳＷ1のスイッチング損失Ｐ1は、図８の関係より、
【００４３】
【数５】
【００４４】従来のスイッチング損失は、この式の右辺
の（ｔr／（ｔ2−ｔ1））がないもので表わされるか
ら、本実施例の回路構成によれば、従来のスイッチング
損失より（ｔr／（ｔ2−ｔ1））の比率分損失が少なく
なる（ここに、ｔrはスイッチＯＦＦ時間である）。
の（ｔr／（ｔ2−ｔ1））がないもので表わされるか
ら、本実施例の回路構成によれば、従来のスイッチング
損失より（ｔr／（ｔ2−ｔ1））の比率分損失が少なく
なる（ここに、ｔrはスイッチＯＦＦ時間である）。
【００４５】ｃ）ｔ2〜ｔ3間 この期間は、ＳＷ1，ＳＷ2ともＯＦＦ状態である。
【００４６】ｔ2時点ではＶ1＝（１／２）ＥIN、すなわ
ちＶT＝０である。可変インダクタンスＬ0には、（１／
２）Ｌ0Ｉ1 2のエネルギーが蓄積されているから、この
エネルギーによりＣ0→Ｌ0→Ｔ1→Ｃ1，Ｃ2の方向に電
流が流れる。
ちＶT＝０である。可変インダクタンスＬ0には、（１／
２）Ｌ0Ｉ1 2のエネルギーが蓄積されているから、この
エネルギーによりＣ0→Ｌ0→Ｔ1→Ｃ1，Ｃ2の方向に電
流が流れる。
【００４７】ｔ3時点でＶ1＝０となる。ＶT＝０である
から、トランスＴ1はカレントトランスとして動作し、
Ｉ3＝（１／Ｎ）Ｉ1の電流を流す。Ｉ2の電流変化ΔＩ2
は、 ΔＩ2＝−（ＥOUT／Ｌ2）ｔ で減少している。また、Ｉ4＝Ｉ2−Ｉ3の電流が流れ
る。
から、トランスＴ1はカレントトランスとして動作し、
Ｉ3＝（１／Ｎ）Ｉ1の電流を流す。Ｉ2の電流変化ΔＩ2
は、 ΔＩ2＝−（ＥOUT／Ｌ2）ｔ で減少している。また、Ｉ4＝Ｉ2−Ｉ3の電流が流れ
る。
【００４８】ｄ）ｔ3〜ｔ4間 この期間も、ＳＷ1，ＳＷ2ともＯＦＦ状態である。
【００４９】インダクタンスＬ0の両端電圧ＶL＝−（１
／２）ＥINであるから、Ｉ1電流の変化ΔＩ1は、 ΔＩ1＝−（１／Ｌ0）（１／２）ＥIN・ｔ で減少しつづける。
／２）ＥINであるから、Ｉ1電流の変化ΔＩ1は、 ΔＩ1＝−（１／Ｌ0）（１／２）ＥIN・ｔ で減少しつづける。
【００５０】トランスＴ1のＶTは０であるから、Ｔ1は
カレントトランスとして動作する。すなわち、 Ｉ3＝（１／Ｎ）Ｉ1、ΔＩ2＝−（ＥOUT／Ｌ2）ｔ、Ｉ4
＝Ｉ2−Ｉ3 となる。Ｉ1電流は、Ｄ2→Ｌ0→Ｔ1→Ｃ1，Ｃ2の方向で
流れる。
カレントトランスとして動作する。すなわち、 Ｉ3＝（１／Ｎ）Ｉ1、ΔＩ2＝−（ＥOUT／Ｌ2）ｔ、Ｉ4
＝Ｉ2−Ｉ3 となる。Ｉ1電流は、Ｄ2→Ｌ0→Ｔ1→Ｃ1，Ｃ2の方向で
流れる。
【００５１】ｅ）ｔ4〜ｔ5間 この期間では、ＳＷ1はＯＦＦ、ＳＷ2がＯＮである。
【００５２】ｔ4時点でＳＷ2がＯＮになるがＶ1はｔ3時
点で既に０であるから、ＳＷ2のｔ4時点でのスイッチン
グ損失は０である。また、トランスＴ1のＶTは０である
から、Ｔ1はカレントトランスとして動作を続けてい
る。ΔＩ1，Ｉ3，ΔＩ2，Ｉ4の関係は、ｄ）項と同じで
ある。
点で既に０であるから、ＳＷ2のｔ4時点でのスイッチン
グ損失は０である。また、トランスＴ1のＶTは０である
から、Ｔ1はカレントトランスとして動作を続けてい
る。ΔＩ1，Ｉ3，ΔＩ2，Ｉ4の関係は、ｄ）項と同じで
ある。
【００５３】ｔ5時点は、Ｌ0の蓄積エネルギーが０の時
点である。
点である。
【００５４】ｆ）ｔ5〜ｔ6間 ＳＷ1はＯＦＦ、ＳＷ2はＯＮ状態である。
【００５５】ｔ5時点でＬ0の蓄積エネルギーは０である
から、電流Ｉ1はＣ1，Ｃ2→Ｔ1→Ｌ0→ＳＷ2の方向に流
れ、Ｌ0には逆方向のエネルギーを蓄積し始める。Ｉ1の
電流変化ΔＩ1は、ΔＩ1＝−（１／Ｌ0）（１／２）Ｅ
IN・ｔで変化する。
から、電流Ｉ1はＣ1，Ｃ2→Ｔ1→Ｌ0→ＳＷ2の方向に流
れ、Ｌ0には逆方向のエネルギーを蓄積し始める。Ｉ1の
電流変化ΔＩ1は、ΔＩ1＝−（１／Ｌ0）（１／２）Ｅ
IN・ｔで変化する。
【００５６】ｇ）ｔ6〜ｔ7間 ＳＷ1はＯＦＦ、ＳＷ2はＯＮ状態である。
【００５７】ｔ6時点は、Ｌ0による蓄積電流Ｉ1とＬ2の
蓄積エネルギーによる電流Ｉ2が１次側電流換算でＩ1＝
（１／Ｎ）Ｉ2になった時点である。したがって、トラ
ンスＴ1のＶTに電圧−（１／２）ＥINが発生し、Ｖ2＝
Ｎ（１／２）ＥINが発生する。また、ＶL＝０となる。
蓄積エネルギーによる電流Ｉ2が１次側電流換算でＩ1＝
（１／Ｎ）Ｉ2になった時点である。したがって、トラ
ンスＴ1のＶTに電圧−（１／２）ＥINが発生し、Ｖ2＝
Ｎ（１／２）ＥINが発生する。また、ＶL＝０となる。
【００５８】一般に、インダクタンスＬに流れる電流ｉ
はＬの両端電圧をｅＬとすれば、ｉは、ｅＬを０からｔ
まで積分したものに係数（１／Ｌ）を掛けたもので表わ
される。ｅＬ＝Ｅとすれば、ｉ＝（１／Ｌ）Ｅｔであ
り、Ｌの蓄積エネルギーは（１／２）Ｌｉ2である。
今、Ｌに流れている電流をＩとし、短時間ΔｔにＥの電
圧をＬに印加した場合、Ｌに流れる電流はＩ＋ΔＩ＝Ｉ
＋（Ｅ／Ｌ）Δｔで、短時間においてはΔｉ≒０である
から、短時間ではインダクタンス素子は電流源として扱
える。
はＬの両端電圧をｅＬとすれば、ｉは、ｅＬを０からｔ
まで積分したものに係数（１／Ｌ）を掛けたもので表わ
される。ｅＬ＝Ｅとすれば、ｉ＝（１／Ｌ）Ｅｔであ
り、Ｌの蓄積エネルギーは（１／２）Ｌｉ2である。
今、Ｌに流れている電流をＩとし、短時間ΔｔにＥの電
圧をＬに印加した場合、Ｌに流れる電流はＩ＋ΔＩ＝Ｉ
＋（Ｅ／Ｌ）Δｔで、短時間においてはΔｉ≒０である
から、短時間ではインダクタンス素子は電流源として扱
える。
【００５９】Ｖ2＝０のとき、Ｌ2に流れる電流Ｉ2の時
間的変化ΔＩ2は、（０−ＥOUT）を０からｔまで時間積
分したものに係数（１／Ｌ2）を掛けたものであり、 ΔＩ2＝−（ＥOUT／Ｌ2）ｔ で減少する。また、Ｉ1のＬ0による時間的変化ΔＩ
1は、（−１／２）Ｅを０からｔまで時間積分したもの
に係数（１／Ｌ0）を掛けたものであり、 ΔＩ1＝−（１／Ｌ0）（１／２）ＥIN で減少する。
間的変化ΔＩ2は、（０−ＥOUT）を０からｔまで時間積
分したものに係数（１／Ｌ2）を掛けたものであり、 ΔＩ2＝−（ＥOUT／Ｌ2）ｔ で減少する。また、Ｉ1のＬ0による時間的変化ΔＩ
1は、（−１／２）Ｅを０からｔまで時間積分したもの
に係数（１／Ｌ0）を掛けたものであり、 ΔＩ1＝−（１／Ｌ0）（１／２）ＥIN で減少する。
【００６０】出力電流に当たるＩ2の電流変化ΔＩ2にΔ
Ｉ1が追従する必要がある。したがって、ΔＩ2の一時側
換算電流ΔＩ2(1)は、 ΔＩ2(1)＝（１／Ｎ）ΔＩ2＝（ＥOUT／（ＮＬ2））ｔ したがって、ΔＩ1＞ΔＩ2(1)であることが必要であ
る。
Ｉ1が追従する必要がある。したがって、ΔＩ2の一時側
換算電流ΔＩ2(1)は、 ΔＩ2(1)＝（１／Ｎ）ΔＩ2＝（ＥOUT／（ＮＬ2））ｔ したがって、ΔＩ1＞ΔＩ2(1)であることが必要であ
る。
【００６１】Ｌ2は固定のインダクタンスであるから、
可変のインダクタンス値は制御によりＩ1の時間変化Δ
Ｉ1がΔＩ2(1)より大きくなるようなインダクタンス値
に制御することが必要となる。
可変のインダクタンス値は制御によりＩ1の時間変化Δ
Ｉ1がΔＩ2(1)より大きくなるようなインダクタンス値
に制御することが必要となる。
【００６２】また、同様に、Ｖ2＝Ｎ（１／２）ＥINの
ときは、 ΔＩ2＝（（Ｖ2−ＥOUT）／Ｌ2））ｔ、 ΔＩ1＝（１／Ｌ0）（１／２）ＥINｔ ΔＩ1＞（１／Ｎ）ΔＩ2の条件によるよう、Ｌ0のイン
ダクタンス値が制御できる必要がある。
ときは、 ΔＩ2＝（（Ｖ2−ＥOUT）／Ｌ2））ｔ、 ΔＩ1＝（１／Ｌ0）（１／２）ＥINｔ ΔＩ1＞（１／Ｎ）ΔＩ2の条件によるよう、Ｌ0のイン
ダクタンス値が制御できる必要がある。
【００６３】さて、上記ｔ6〜ｔ7の期間、トランスＴ1
による電力が、２次側に電流をダイオードＤ4からＬ2に
流す。Ｄ4の電流Ｉ4の変化ΔＩ4は、 ΔＩ4＝（（Ｖ2−ＥOUT）／Ｌ2）ｔ で増加する。トランスＴ1を流れるＩ1の電流変化ΔＩ1
は、ΔＩ1＝（１／Ｎ）ΔＩ4である。
による電力が、２次側に電流をダイオードＤ4からＬ2に
流す。Ｄ4の電流Ｉ4の変化ΔＩ4は、 ΔＩ4＝（（Ｖ2−ＥOUT）／Ｌ2）ｔ で増加する。トランスＴ1を流れるＩ1の電流変化ΔＩ1
は、ΔＩ1＝（１／Ｎ）ΔＩ4である。
【００６４】ｔ6時点でダイオードＤ3を流れる電流Ｉ3
は０となるが、ｔ3〜ｔ6間はトランスＴ1がカレントト
ランスとして２次側に電流を流しているため、ｔ6時点
での電流変化ｄｉ／ｄｔが小さい、すなわちダイオード
により逆回復時間による損失はほぼ０となる。
は０となるが、ｔ3〜ｔ6間はトランスＴ1がカレントト
ランスとして２次側に電流を流しているため、ｔ6時点
での電流変化ｄｉ／ｄｔが小さい、すなわちダイオード
により逆回復時間による損失はほぼ０となる。
【００６５】ｈ）ｔ7〜ｔ12間 ハーフブリッジ回路より、Ｉ1，Ｖ1，ＶT，ＶLは、ｔ1
〜ｔ7間に比べて極性が反転し（正方向が負方向にな
り）、Ｉ3とＩ4の関係は逆になる。Ｉ2とＶ2はｔ1〜ｔ7
間と同じである。
〜ｔ7間に比べて極性が反転し（正方向が負方向にな
り）、Ｉ3とＩ4の関係は逆になる。Ｉ2とＶ2はｔ1〜ｔ7
間と同じである。
【００６６】以上、ｔ7〜ｔ12間は、ＳＷ1とＳＷ2のＯ
Ｎ、ＯＦＦが逆で、ｂ）〜ｇ）までと同じような動作と
なる。ｔ9〜ｔ11間のＩ1電流はＣ1，Ｃ2→Ｔ1→Ｌ0→Ｄ
1の方向に電流が流れる。
Ｎ、ＯＦＦが逆で、ｂ）〜ｇ）までと同じような動作と
なる。ｔ9〜ｔ11間のＩ1電流はＣ1，Ｃ2→Ｔ1→Ｌ0→Ｄ
1の方向に電流が流れる。
【００６７】以上の動作状態を図３にまとめて示す。
【００６８】次に、可変インダクタンスの条件式につい
て説明する。
て説明する。
【００６９】今、Ｌ2のインダクタンスの値が大きい、
すなわちＩ2の変化ΔＩ2≒０として考える。（出力負荷
電流ＩOUT＝Ｉ2） また、Ｃ0の容量値は小さく０として考える。
すなわちＩ2の変化ΔＩ2≒０として考える。（出力負荷
電流ＩOUT＝Ｉ2） また、Ｃ0の容量値は小さく０として考える。
【００７０】すなわち、
【００７１】
【数６】
【００７２】とする。
【００７３】ｔONの間、
【００７４】
【数７】
【００７５】ｔ1〜ｔ6＝ｔOFFの間でＩ1は、ＩOUT／Ｎ
から−ＩOUT／Ｎに変化する必要がある。
から−ＩOUT／Ｎに変化する必要がある。
【００７６】したがって、
【００７７】
【数８】
【００７８】の条件式となる。
【００７９】また、出力電圧ＥOUTは、
【００８０】
【数９】
【００８１】でなければならない。
【００８２】以上の条件式より、
【００８３】
【数１０】
【００８４】となる。
【００８５】ここに、Ｔは固定時間、ＮはトランスＴ1
の巻数比で一定値である。
の巻数比で一定値である。
【００８６】したがって、出力電圧ＥOUTを一定値にす
るには、上式よりＬ0のインダクタンス値をＥINに比例
した変化、出力電流に反比例した変化をさせればよいこ
とが分かる。なお、図１の実施例では、制御部１３に入
力電圧ＥINは入力していない。これについて簡単に説明
する。今、入力ＥINが増加してもＬ0の値が変化しない
とした場合、出力電圧ＥOUTは入力ＥINの増加比率分増
加する。しかし、出力電圧検知比較回路５７の動作およ
び制御部１３の作用によりＬ0値を増加させ、出力ＥOUT
を一定値にすることができる。したがって、制御部１３
にはＥIN入力がなくても上記のフィードバック作用で自
動的にＬ0の値はＥINに比例関係になる。もちろん、制
御部１３に入力電圧ＥINを入力し、出力電圧ＥOUTの変
動をさらに小さくするようにすることも可能である。
るには、上式よりＬ0のインダクタンス値をＥINに比例
した変化、出力電流に反比例した変化をさせればよいこ
とが分かる。なお、図１の実施例では、制御部１３に入
力電圧ＥINは入力していない。これについて簡単に説明
する。今、入力ＥINが増加してもＬ0の値が変化しない
とした場合、出力電圧ＥOUTは入力ＥINの増加比率分増
加する。しかし、出力電圧検知比較回路５７の動作およ
び制御部１３の作用によりＬ0値を増加させ、出力ＥOUT
を一定値にすることができる。したがって、制御部１３
にはＥIN入力がなくても上記のフィードバック作用で自
動的にＬ0の値はＥINに比例関係になる。もちろん、制
御部１３に入力電圧ＥINを入力し、出力電圧ＥOUTの変
動をさらに小さくするようにすることも可能である。
【００８７】可変インダクタンスの一例を図４（ａ）と
図４（ｂ）に示す。
図４（ｂ）に示す。
【００８８】Ｕ形磁心２個を空間的９０°転移して接合
させて磁路を構成した、いわゆる直交磁心は、磁束制御
で透磁率μを入力信号（制御部からの信号）に対し変化
させる形式のものである。
させて磁路を構成した、いわゆる直交磁心は、磁束制御
で透磁率μを入力信号（制御部からの信号）に対し変化
させる形式のものである。
【００８９】いま回路動作の説明のために制御回路イン
ピーダンスＺCとする。
ピーダンスＺCとする。
【００９０】同図（ｂ）においてＮ2巻線の側に交流電
圧を印加し、Ｎ1巻線の側に直流電圧を印加する。この
状態でＺCの大きさを種々変えて電流ｔ1を変化させ、制
御アンペアターン平均値Ｎ1（バーＩ1）に対して磁心の
みかけの動作履歴曲線を変化させられることから可変イ
ンダクタンスを実現することが知られている。（なお、
「バーＩ1」は、Ｉ1の平均値を示す） 以上、本実施例ではハーフブリッジ回路について示した
が、本発明は、フルブリッジ回路においても適用可能で
ある。
圧を印加し、Ｎ1巻線の側に直流電圧を印加する。この
状態でＺCの大きさを種々変えて電流ｔ1を変化させ、制
御アンペアターン平均値Ｎ1（バーＩ1）に対して磁心の
みかけの動作履歴曲線を変化させられることから可変イ
ンダクタンスを実現することが知られている。（なお、
「バーＩ1」は、Ｉ1の平均値を示す） 以上、本実施例ではハーフブリッジ回路について示した
が、本発明は、フルブリッジ回路においても適用可能で
ある。
【００９１】
【発明の効果】本発明によれば、以下のような格別な効
果が得られる。
果が得られる。
【００９２】１）効率が向上するため発熱が少なくな
る。よって信頼性が向上する。
る。よって信頼性が向上する。
【００９３】２）スイッチング時点の損失はスイッチン
グ周波数に比例して増加するが、本発明はこの損失をほ
ぼ０近くまで減少できる。したがって、スイッチング周
波数を高くし、トランス（Ｔ1）、コイル（Ｌ2）、コン
デンサＣ1，Ｃ2，Ｃ3を小型にすることが可能となる。
グ周波数に比例して増加するが、本発明はこの損失をほ
ぼ０近くまで減少できる。したがって、スイッチング周
波数を高くし、トランス（Ｔ1）、コイル（Ｌ2）、コン
デンサＣ1，Ｃ2，Ｃ3を小型にすることが可能となる。
【００９４】３）１次側電流（Ｉ1）及び２次側ダイオ
ードＤ3，Ｄ4電流の変化が連続的であるため、電流変化
に起因するノイズを減少させることができ、フィルタ回
路（図示せず）が簡単な構成で済む。
ードＤ3，Ｄ4電流の変化が連続的であるため、電流変化
に起因するノイズを減少させることができ、フィルタ回
路（図示せず）が簡単な構成で済む。
【００９５】４）スイッチＳＷ1，ＳＷ2を固定パルス幅
でドライブしているため、急変負荷変動等でＳＷ1，Ｓ
Ｗ2が同時にＯＮすることがなくなる。
でドライブしているため、急変負荷変動等でＳＷ1，Ｓ
Ｗ2が同時にＯＮすることがなくなる。
【００９６】５）Ｌ0のインダクタンス値の下限値を設
定する事により、入力電流の最大値をおさえることが可
能となる。すなわち、入力過電流保護が容易に行なえ
る。
定する事により、入力電流の最大値をおさえることが可
能となる。すなわち、入力過電流保護が容易に行なえ
る。
【図１】本発明の実施例に係るスイッチング電源の構成
例を示す回路図。
例を示す回路図。
【図２】図１のスイッチング電源の各部の波形を示すタ
イミング図。
イミング図。
【図３】図１のスイッチング電源の動作を図２のタイミ
ング図の各時点に合わせて説明するための説明図。
ング図の各時点に合わせて説明するための説明図。
【図４】図１の回路内に示した可変インダクタンスの一
例の説明図。
例の説明図。
【図５】従来のスイッチング電源の回路構成を示す回路
図。
図。
【図６】図５のスイッチング電源の各部の波形を示すタ
イミング図。
イミング図。
【図７】図５のスイッチング電源におけるスイッチング
損失の説明図。
損失の説明図。
【図８】実施例におけるスイッチング損失の説明図。
【図９】図１の一部の詳細を示す回路図。
Ｌ0…可変インダクタンス、Ｔ1…トランス、１１…発振
器、１３…制御部、５５…負荷、５７…出力電圧検知比
較回路。
器、１３…制御部、５５…負荷、５７…出力電圧検知比
較回路。
Claims (4)
- 【請求項１】直流入力電圧を発生する入力電圧源と、 該入力電圧源の直流入力電圧を両端に受ける、直列接続
された第１および第２のコンデンサと、 該直列接続された第１および第２のコンデンサの両端間
に直列接続された第１および第２のスイッチング素子
と、 該第１および第２のスイッチング素子を一定周期の固定
パルス幅で交互に導通させる発振手段と、 該第１および第２のスイッチング素子の接続点と前記第
１および第２のコンデンサの接続点との間に１次巻線が
接続されたトランスと、 該トランスの１次巻線と前記第１および第２のスイッチ
ング素子の接続点との間に挿入された可変インダクタン
スと、 前記第１および第２のスイッチング素子にそれぞれ並列
に接続された第１および第２のダイオードと、 前記第２のスイッチング素子に並列に接続された第３の
コンデンサと、 前記トランスの２次巻線に接続された整流手段と、 該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、 該出力電圧を検知し、基準電圧と比較する検知比較手段
と、 該比較手段の出力に応じて前記可変制御インダクタンス
を制御する制御手段と、 を備えたことを特徴とする可変インダクタンス制御スイ
ッチング電源。 - 【請求項２】前記制御手段は、インダクタンス値が、前
記直流入力電圧に比例しかつ前記平滑回路から前記負荷
への出力電流に反比例するよう前記可変インダクタンス
制御を制御する請求項１記載の可変インダクタンス制御
スイッチング電源。 - 【請求項３】前記平滑回路は、インダクタンスとコンデ
ンサとにより構成される請求項１または２記載の可変イ
ンダクタンス制御スイッチング電源。 - 【請求項４】前記可変インダクタンスは、直交磁心を利
用した素子である請求項１、２または３記載の可変イン
ダクタンス制御スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7067889A JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7067889A JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08266046A true JPH08266046A (ja) | 1996-10-11 |
Family
ID=13357921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7067889A Pending JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08266046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9555516B2 (en) | 2009-07-24 | 2017-01-31 | Corning Incorporated | Method for processing an edge of a glass plate |
-
1995
- 1995-03-27 JP JP7067889A patent/JPH08266046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9555516B2 (en) | 2009-07-24 | 2017-01-31 | Corning Incorporated | Method for processing an edge of a glass plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374516B2 (en) | Non zero-voltage switching (ZVS) detection in resonant converters | |
| US9935556B1 (en) | Primary-side control of resonant converters | |
| US5315498A (en) | Apparatus providing leading leg current sensing for control of full bridge power supply | |
| EP0483852B1 (en) | Power source circuit | |
| US5077652A (en) | Dual feedback loop DC-to-AC converter | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| JPH0956151A (ja) | 駆動パルス出力制限回路 | |
| CN108933515B (zh) | 反激式转换器控制器、反激式转换器及其操作方法 | |
| US20220216797A1 (en) | Integrated circuit and power supply device | |
| JP3480438B2 (ja) | 多出力スイッチング電源装置 | |
| US6373732B1 (en) | Apparatus and method for parallel synchronous power converters | |
| JPH03215168A (ja) | 多出力コンバータ及びその変調回路 | |
| EP2641321B1 (en) | Improved voltage regulation apparatus | |
| JPH08266046A (ja) | 可変インダクタンス制御スイッチング電源 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP2001298948A (ja) | シングルフォワードコンバータの平滑回路 | |
| KR100277512B1 (ko) | 역률제어용 승압형 컨버터 | |
| JP2004248441A (ja) | 交流−直流変換装置 | |
| US11043903B2 (en) | Power supply and medical system | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3227637B2 (ja) | 電源回路 | |
| JP3252540B2 (ja) | インバータ装置 |