JPH08265885A - カウンタ回路 - Google Patents

Abstract

(57)【要約】 【目的】 異なる２系統のクロックを使用して同一の同
期情報を保持するに際してカウンタの増加を招くことが
ないカウンタ回路を提供する。 【構成】 第１のクロックの数をカウントして所定期間
を測る第１のカウンタ１、第２のクロックの数をカウン
トして前記所定期間を測る第２のカウンタ２、これら第
１および第２のカウンタ１、２に縦続桁上げされるよう
にそれら第１および第２のカウンタ１，２に縦続接続さ
れるとともに、前記第１または第２のカウンタ１，２の
桁上げ出力の数をカウントする第３のカウンタ３およ
び、この第３のカウンタ３が前記第１のカウンタ１の桁
上げ出力の数をカウントするに際してはクロックとして
前記第１のクロックおよびその第１のカウンタ１の桁上
げ出力を供給するように、また前記第２のカウンタ２の
桁上げ出力の数をカウントするに際してはクロックとし
て前記第２のクロックおよびその第２のカウンタ２の桁
上げ出力を供給するように切換え選択するクロック・桁
上げ出力選択手段４を具える構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カウンタ回路に関し、
特に異なる２系統のクロックを使用して同一同期情報を
保持する場合に用いて好適なカウンタ回路に関するもの
である。

【０００２】

【従来の技術】例えば、近年、移動通信が急速に普及し
つつあり、特に第２世代コードレス電話、言い換えれば
簡易型携帯電話装置に対する期待が高まっており、移動
端末の一層の低消費電力化、小型化などが要求されてい
る。特に、低消費電力化は、移動端末の待ち受け可能時
間、通話時間に直接に関係するものであり、使用するク
ロックの低周波数化および回路の小型化が主な具体策と
して考えられている。

【０００３】ところで、使用するクロックの低周波化に
際して、移動端末においては電力消費を抑えるために休
止モード時には着呼を検知するなどだけの間欠受信状態
になるが、この間欠受信時においては高速クロックにも
とづいて基地局と移動端末との間における送受信の同期
情報を保持する必要がある。したがって、休止モード時
には送受信の同期情報を保持するために、低速クロック
で動作するカウンタに加えて、間欠受信時のみ高速クロ
ックで動作する他のカウンタが必要となる。

【０００４】

【発明が解決しようとする課題】しかしながら、前述の
ように高速クロックおよび低速クロックの２系統のクロ
ックで個々に動作するカウンタを必要とするならば、送
受信の同期情報の保持期間が長周期となるような場合に
はクロックのカウント数が膨大となり、カウンタの増加
を招くという問題点がある。

【０００５】本発明は、このような問題点を解決するこ
とを目的として、異なる２系統のクロックを使用して同
一の同期情報を保持するに際してカウンタの増加を招く
ことがないカウンタ回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明によるカウンタ回
路は、前述された目的を達成するために、図１の発明原
理図に示されているように、 （ａ） 第１のクロックの数をカウントして所定期間を
測る第１のカウンタ（１） （ｂ） 第２のクロックの数をカウントして前記所定期
間を測る第２のカウンタ（２） （ｃ） これら第１および第２のカウンタ（１），
（２）に縦続桁上げされるようにそれら第１および第２
のカウンタ（１），（２）に縦続接続されるとともに、
前記第１または第２のカウンタ（１），（２）の桁上げ
出力の数をカウントする第３のカウンタ（３）および （ｄ） この第３のカウンタ（３）が前記第１のカウン
タ（１）の桁上げ出力の数をカウントするに際してはク
ロックとして前記第１のクロックおよびその第１のカウ
ンタ（１）の桁上げ出力を供給するように、また前記第
２のカウンタ（２）の桁上げ出力の数をカウントするに
際してはクロックとして前記第２のクロックおよびその
第２のカウンタ（２）の桁上げ出力を供給するように切
換え選択するクロック・桁上げ出力選択手段（４） を具えることを特徴とするものである。

【０００７】

【作用】クロック・桁上げ出力選択手段（４）により第
３のカウンタ（３）にクロックとして第１のクロックお
よびその第１のカウンタ（１）の桁上げ出力を供給する
ように切換えられる場合には、第１のクロックの数をカ
ウントして所定期間を測る第１のカウンタ（１）と、こ
の第１のカウンタ（１）に縦続接続されてその第１のカ
ウンタ（１）の桁上げ出力の数をカウントする第３のカ
ウンタ（３）とによって、第１のクロックを使用して同
期情報が保持される。また、クロック・桁上げ出力選択
手段（４）により第３のカウンタ（３）にクロックとし
て第２のクロックおよびその第２のカウンタ（２）のカ
ウンタの桁上げ出力を供給するように切換えられる場合
には、第２のクロックの数をカウントして所定期間を測
る第２のカウンタ（２）と、この第２のカウンタ（２）
に縦続接続されてその第２のカウンタ（２）の桁上げ出
力の数をカウントする第３のカウンタ（３）とによっ
て、第２のクロックを使用して同期情報が保持される。
こうして、第１および第２のクロックの異なる２系統の
クロックを使用して同期情報が保持される。

【０００８】前記第１のクロックは高速のクロックであ
り得るとともに、前記第２のクロックは低速のクロック
であり得る。また、前記クロック・桁上げ出力選択手段
（４）が前記第３のカウンタ（３）に供給するクロック
として少なくとも前記高速のクロックから低速のクロッ
クに切換え選択する場合に、前記第１のカウンタ（１）
側の同期情報を前記第２のカウンタ（２）側に乗せ換え
る同期情報乗換手段を具えることが好ましい。

【０００９】

【実施例】次に、本発明によるカウンタ回路の具体的実
施例について、ＴＤＭＡ／ＴＤＤで伝送される簡易型携
帯電話装置における移動端末での休止モード時の同期情
報を保持するカウンタ回路に適用した場合につき図面を
参照しつつ説明する。

【００１０】まず、簡易型携帯電話装置は、１９．２Ｍ
Ｈｚ帯を用いてアクセス方式は４チャネル多重のマルチ
キャリアＴＤＭＡ（時分割多重アクセス）、伝送方式は
ＴＤＤ（Time division duplex）である。また、フレー
ム構成は、図２に示されているように、１．２秒の１個
のスーパーフレームを各１００ｍ秒の１２個のマルチフ
レームで構成し、この１個のマルチフレームを各５ｍ秒
の２０個のフレームで構成し、更にその１個のフレーム
を各６２５μ秒の８個のスロットで構成するものであ
る。こうして、簡易型携帯電話装置の移動端末において
は、休止モード時に基地局から１．２秒毎に基地局およ
び移動端末間の同期合わせのために送信されその同期合
わせのユニーク・ワードＵＷを含む一斉呼び出しチャネ
ル（ＰＣＨ）の間欠送信データは、図３に示されている
ようにスーパーフレーム間隔における最後のマルチフレ
ームでかつ最後のフレームの最初のスロットに位置され
るものとし、このスロットを受信スロットとしてその間
欠送信データが受信される。また、３２ＫＨｚの低速の
クロックは常時に発生されてはいるが、３８４ＫＨｚの
高速のクロックは受信スロットにおいて間欠送信データ
を受信する際に受信スロットの約１０ｍ秒前から発生さ
れ受信後に速やかに停止される。なお、約１０ｍ秒にお
ける初めの５ｍ秒間は、高速のクロックを発生させるた
めの発振の安定待ち時間である。また、３２ＫＨｚのク
ロックの数の２０個をカウントすることにより１スロッ
トの期間に対応する６２５μ秒が測れるとともに、３８
４ＫＨｚのクロックの数の２４０個をカウントすること
により１スロットの期間に対応する６２５μ秒が測れ
る。

【００１１】続いて、図４に示されている休止モード回
路の動作について、図５乃至図１０に示されている波形
タイムチャート図を参照しつつ各部の動作毎に順次に説
明する。なお、図４に付されている各符号ａ〜ｙは、図
５乃至図１０において付されている各符号ａ〜ｙに対応
する。 ｉ）各カウンタの基本動作（図５参照） 高速クロック用カウンタＡ １９．２ＭＨｚのクロックについて分周回路１０におい
て分周された３８４ＫＨｚのクロックａで駆動され、通
常は当該高速クロック用カウンタＡの反転された桁上げ
出力でロードされるデータ“１０（ｈ）”値から順次に
３８４ＫＨｚのクロックａの数をカウント値ｂとしてカ
ウントして“ＦＦ（ｈ）”値までカウントアップし、言
い換えれば３８４ＫＨｚのクロックａの数の２４０個を
カウントして前述の桁上げ出力ｃを発生させる動作を繰
返し、６２５μ秒の各スロットを画定している。 低速クロック用カウンタＢ ３２ＫＨｚのクロックｄで駆動され、通常は当該低速ク
ロック用カウンタＢの反転された桁上げ出力でロードさ
れるデータ“０Ｃ（ｈ）”値から順次に３２ＫＨｚのク
ロックｄの数をカウントして“１Ｆ（ｈ）”値までカウ
ンタ値ｅとしてカウントアップし、言い換えれば３２Ｋ
Ｈｚのクロックｄの数の２０個をカウントして前述の桁
上げ出力ｆを発生させる動作を繰返し、同様に６２５μ
秒の各スロットを画定している。 フレームカウンタＣ，マルチフレームカウンタＤおよ
びスーパーフレームカウンタＥ 各カウンタＣ，Ｄ，Ｅは縦続桁上げされるように順次に
縦続接続されているとともに、これらカウンタＣ，Ｄ，
Ｅ群は高速クロック用カウンタＡおよび低速用クロック
カウンタＢに縦続桁上げされるように縦続接続されてい
る。

【００１２】まず、カウンタＣ，Ｄ，Ｅ群にクロック・
桁上げ出力選択部Ｇを通じて３８４ＫＨｚのクロックａ
および高速クロック用カウンタＡの桁上げ出力ｃが供給
される場合には、これらカウンタＣ，Ｄ，Ｅはその３８
４ＫＨｚのクロックａで駆動される。こうして、まずフ
レームカウンタＣにおいて当該フレームカウンタＣの反
転された桁上げ出力でロードされるデータ“０（ｈ）”
値から順次に高速用クロックカウンタＡの桁上げ出力の
数を“７（ｈ）”値までカウンタ値ｇとしてカウントア
ップして、言い換えれば８個のスロットをカウントして
前述の桁上げ出力を発生させる動作を繰返す。次に、マ
ルチフレームカウンタＤにおいて当該マルチフレームカ
ウンタＤの反転された桁上げ出力でロードされるデータ
“ＥＣ（ｈ）”値から順次にフレームカウンタＣの桁上
げ出力の数を“ＦＦ（ｈ）”値までカウンタ値ｉとして
カウントアップして、言い換えれば２０個のフレームを
カウントして桁上げ出力を発生させる動作を繰返す。さ
らに、スーパーフレームカウンタＥにおいて当該スーパ
ーフレームカウンタＥの反転された桁上げ出力でロード
されるデータ“Ｆ４（ｈ）”値から順次にマルチフレー
ムカウンタＤの桁上げ出力の数を“ＦＦ（ｈ）”値まで
カウンタ値ｋとしてカウントアップして、言い換えれば
２０個のマルチフレームをカウントして前述の桁上げ出
力を発生させる動作を繰返す。

【００１３】また、カウンタＣ，Ｄ，Ｅ群にクロック・
桁上げ出力選択部Ｇを通じて３２ＫＨｚのクロックｄお
よび低速クロック用カウンタＢの桁上げ出力ｆが供給さ
れる場合には、これらカウンタＣ，Ｄ，Ｅがその３２Ｋ
Ｈｚのクロックｄで駆動され、フレームカウンタＣにお
いて順次に低速クロック用カウンタＢの桁上げ出力ｆの
数をカウントする以外は前述の場合と同様である。 ii）発振器電源ＯＮ動作（図６参照） ３２ＫＨｚのクロックｄで駆動される各カウンタＣ，
Ｄ，Ｅにおいて、フレームカウンタＣのカウント値ｇが
“０（ｈ）”値であってデコーダ回路１１から“０
（ｈ）”デコーダパルスｈが発生され、またマルチフレ
ームカウンタＤのカウント値ｉが“ＦＤ（ｈ）”値であ
ってデコーダ回路１２から“ＦＤ（ｈ）”デコーダパル
スｊが発生され、更にスーパーフレームカウンタＥのカ
ウント値ｋが“ＦＦ（ｈ）”値であってデコーダ回路１
３から“ＦＦ（ｈ）”デコーダパルスｌが発生されてい
る状態、言い換えれば図３に示されている受信スロット
の位置から約１０ｍ秒前において低速クロック用カウン
タＢのカウント値ｅが“１２（ｈ）”値であってデコー
ダ回路１４から“１２（ｈ）”デコーダパルスｍが発生
されると、ＪＫ型フリップフロップ回路１５が３２ＫＨ
ｚのクロックｄのタイミングでセットされて１９．２Ｍ
Ｈｚの発振器電源ＯＮ信号ｎである“Ｈ”信号のＱ出力
がされ、次にその“Ｈ”信号のＱ出力がタイマカウンタ
ＦのＥＮＰ入力とされる。こうして、タイマカウンタＦ
は、ロードされたデータ“６０（ｈ）”値から順次に３
２ＫＨｚで“ＦＦ（ｈ）”値までカウンタ値Ｏとしてカ
ウントアップして桁上げ出力を発生させてカウントを停
止する。この“６０（ｈ）”値から“ＦＦ（ｈ）”値ま
でのカウント数は１６０個となってその１６０個を３２
ＫＨｚのクロックｄでカウントするために５ｍ秒の期間
を測ることになる。したがって、１９．２ＭＨｚの発振
器電源ＯＮ信号ｎから５ｍ秒の発振の安定待ち時間を置
いて分周回路１０を通じて１／５０分周された３８４Ｋ
Ｈｚのクロックａが高速クロック用カウンタＡなどに供
給される。なお、ＪＫ型フリップフロップ回路１５が３
８４ＫＨｚのクロックａのタイミングでリセットされる
のは、後述するように各カウンタＡ，Ｃ，Ｄ，Ｅが３８
４ＫＨｚのクロックａで駆動されてから、セット時にカ
ウント値ｉが“ＦＤ（ｈ）”値であったフレームカウン
タＤのカウント値ｉが“２”だけカウントアップして
“ＦＦ（ｈ）”となりデコーダ回路１２から“ＦＦ
（ｈ）”デコーダパルスが発生され、またフレームカウ
ンタＣのカウント値ｇが“１（ｈ）”値となってデコー
ダ回路１１から“１（ｈ）”デコーダパルスが発生され
ている状態において高速クロック用カウンタＡのカウン
ト値ｂが“９４（ｈ）”値であってデコーダ回路１６か
ら“９４”デコーダパルスが発生される受信スロット後
のときである。 iii）高速クロック用カウンタＡの起動動作およびカウ
ンタＣ，Ｄ，Ｅ群へのクロック桁上げ出力切換選択動作
（図７参照） タイマカウンタＦのカウント値Ｏが“ＦＦ（ｈ）”値ま
でカウントアップして桁上げ出力ｐが発生され、この桁
上げ出力ｐでもって３８４ＫＨｚのクロックａが発生さ
れ、またその桁上げ出力ｐでもって３２ＫＨｚのクロッ
クｄのタイミングでＤ型フリップフロップ回路１７がセ
ットされると、このＤ型フリップフロップ回路１７にお
いて３２ＫＨｚのマスク信号ｑであるＱ※出力が“Ｌ”
信号となる。一方、このＤ型フリップフロップ回路１７
の“Ｈ”信号となるＱ出力のエッヂが２個のＤ型フリッ
プフロップ回路１８，１９などより構成されるエッジ検
出部Ｈにおいて検出され、エッヂ検出パルスｒが発生さ
れる。次に、このエッヂ検出パルスｒでもって３８４Ｋ
ＨｚのクロックａのタイミングでＪＫ型フリップフロッ
プ回路２０がセットされると、このＪＫ型フリップフロ
ップ回路２０において３８４ＫＨｚのマスク信号ｓであ
るＱ出力が“Ｈ”信号となる。また、反転されたエッヂ
検出パルスｒ※により高速クロック用カウンタＡにデー
タ“５０（ｈ）”値がロードされ、このロードされた
“５０（ｈ）”値から高速クロック用カウンタＡは順次
に３８４ＫＨｚのクロックａの数を“ＦＦ（ｈ）”値ま
でカウンタ値ｂとしてカウントアップして桁上げ出力ｃ
を発生させる。次に、反転されたその桁上げ出力ｃ※に
より前述のようにデータ“１０（ｈ）”値をロードして
その“１０（ｈ）”値から順次に３８４ＫＨｚのクロッ
クａの数をカウントし、桁上げ出力ｃを発生させるなど
の動作を繰返す。

【００１４】なお、前述の３２ＫＨｚのマスク信号ｑお
よび３８４ＫＨｚのマスク信号ｓにより２個のＤ型フリ
ップフロップ回路２１，２２などより構成されるクロッ
ク・桁上げ出力選択部ＧにおいてカウンタＣ，Ｄ，Ｅ群
に供給されるクロックおよび桁上げ出力がクロック出力
ｔとして３２ＫＨｚのクロックｄから３８４ＫＨｚのク
ロックａに、また低速クロック用カウンタＢの桁上げ出
力ｆから高速クロック用カウンタＡの桁上げ出力ｃに切
換え選択される。 iv）基地局および移動端末間の再同期動作（図８参照） ３８４ＫＨｚのクロックａが動作されて受信スロットに
おける基地局と移動端末との間の同期信号である３２ビ
ットから構成されるユニーク・ワードＵＷ１〜３２の検
出にもとづくＵＷ検出パルスｕの反転である反転された
ＵＷ検出パルスｕ※でもってロードされるデータ“８６
（ｈ）”値から高速クロック用カウンタＡは順次に３８
４ＫＨｚのクロックａの数を“ＦＦ（ｈ）”値までカウ
ンタ値ｂとしてカウントアップして桁上げ出力ｃを発生
させる。次に、この桁上げ出力ｃにより前述のようにロ
ードされるデータ“１０（ｈ）”値から順次に３８４Ｋ
Ｈｚのクロックａの数をカウンタ値ｂとしてカウント
し、桁上げ出力ｃを発生させるなどの動作を繰返す。な
お、データ“８６（ｈ）”値は、図１１に示されている
ように、４ビットのバースト過度応答時間信号Ｒ，２ビ
ットのスタートシンボル信号ＳＳ，６２ビットのプリア
ンブル信号ＰＲ，３２ビットのユニーク・ワード信号Ｕ
Ｗ，１２４ビットの制御信号ＣＡＣおよび１６ビットの
ガード時間ＧＴから構成される受信スロットにおいて、
ＵＷ検出パルスｕが受信スロットの頭から１００ビット
（＝４＋６４＋３２）後、言い換えれば、３８４ＫＨｚ
のクロックａで１００個後にあり、また３８４ＫＨｚの
クロックａの数で基地局から移動端末との間における受
信スロットの理論上の遅れが１６個分、移動端末におけ
る回路の遅れが２個分あるとし、更に高速クロック用カ
ウンタＡの初期値が“１０（ｈ）”（＝１６）値である
ことから、“８６（ｈ）”（＝１００＋１６＋２＋１
６）値と設定されたものである。この“８６（ｈ）”値
が高速クロック用カウンタＡにロードされたことにより
その高速クロック用カウンタＡにおいて基地局と移動端
末との間における同期化が行われたのである。 ｖ）高速クロック用カウンタＡ側から低速クロック用カ
ウンタＢ側への同期情報の乗せ換え動作（図９参照） 反転されたＵＷ検出パルスｕ※でもって３８４ＫＨｚの
クロックａのタイミングでＪＫ型フリップフロップ回路
２３はセットされると、このＪＫ型フロップフロップ回
路２３のＱ出力ｖが“Ｈ”信号となって、この“Ｈ”信
号となるＱ出力ｖの状態において高速クロック用カウン
タＡから桁上げ出力ｃが発生されると、この桁上げ出力
ｃでもって３２ＫＨｚのクロックｄのタイミングでＪＫ
型フロップフリップ回路２４のセットがされ、このＪＫ
型フリップフロップ回路２４のＱ出力ｗが“Ｈ”信号と
なる。この“Ｈ”信号となるＱ出力ｗのエッヂが２個の
Ｄ型フリップフロップ回路２５，２６などより構成され
るエッヂ検出部Ｉにおいて検出され、エッヂ検出パルス
ｘが発生される。次に、反転されたエッヂ検出パルスｘ
※により低速クロック用カウンタＢにデータ“０Ｄ
（ｈ）”値がカウンタ値ｅとしてロードされる。この
“０Ｄ（ｈ）”値は高速クロック用カウンタＡにおける
基地局との同期化から初めてのスロットの次のスロット
において、低速クロック用カウンタＢが反転されたエッ
ヂ検出パルスｘ※によりロードされ、１個分が遅れるた
めに“０Ｃ（ｈ）”値から３２ＫＨｚのクロックｄの１
個分をカウントした“０Ｄ（ｈ）”値と設定されたもの
である。この“０Ｄ（ｈ）”値が低速クロック用カウン
タＡにロードされたことにより高速クロック用カウンタ
Ａから低速クロック用カウンタＢに同期情報が乗せ換え
られたのである。 vi）高速クロック用カウンタＡの動作終了（図１０参
照） フレームカウンタＣのカウント値ｇが“１（ｈ）”値と
なってデコーダ回路１１から“１（ｈ）”デコーダパル
スが発生され、マルチフレームカウンタＤのカウント値
ｉが“ＦＦ（ｈ）”値となってデコーダ回路１２から
“ＦＦ（ｈ）”デコーダパルスが発生され、スーパーフ
レームカウンタＥのカウント値ｋが“ＦＦ（ｈ）”値と
なってデコーダ回路１３から“ＦＦ（ｈ）”デコーダパ
ルスが発生されている状態において高速クロック用カウ
ンタＡのカウント値ｂが“９３（ｈ）”値であってデコ
ード回路１６から“９３（ｈ）”デコーダパルスが発生
される場合において、ＪＫ型フリップフロップ回路２０
は３８４ＫＨｚのクロックａのタイミングでリセットさ
れ、このＪＫ型フリップフロップ回路２０において３８
４ＫＨｚのマスク信号ｓであるＱ出力が“Ｌ”信号とな
る。また、続いて高速クロック用カウンタＡのカウント
値ｂが“９４（ｈ）”値となってデコード回路１６から
“９４（ｈ）”デコードパルスｙが発生されると、ＪＫ
型フリップフロップ回路１５が３８４ＫＨｚのクロック
ａのタイミングでリセットされ、このＪＫ型フリップフ
ロップ回路１５において１９．２ＭＨｚの発振器電源Ｏ
Ｎ信号ｎである“Ｈ”信号が“Ｌ”信号となってＱ出力
され、３８４ＫＨｚのクロックａが止まる。また、この
ＪＫ型フリップフロップ回路１５の“Ｌ”信号のＱ出力
によりデータ“６０（ｈ）”値がタイマカウンタＦにロ
ードされるために桁上げ出力が失くなりＤ型フリップフ
ロップ回路１７が３２ＫＨｚのクロックｄのタイミング
でリセットされ、このＤ型フリップフロップ回路１７に
おいて３２ＫＨｚのマスク信号ｑであるＱ※出力が
“Ｈ”信号となる。これら３２ＫＨｚのマスク信号ｑお
よび３８４ＫＨｚのマスク信号ｓでもってクロック・桁
上げ出力選択部ＧにおいてカウンタＣ，Ｄ，Ｅ群に供給
されるクロックおよび桁上げ出力がクロック出力ｔとし
て３８４ＫＨｚのクロックａから３２ＫＨｚのクロック
ｄに、また高速クロック用カウンタＡの桁上げ出力ｃか
ら低速クロック用カウンタＢの桁上げ出力ｆに切換え選
択される。

【００１５】なお、データ“６０（ｈ）”値がロードさ
れたタイマカウンタＦは、ＪＫ型フリップフロップ回路
１５が再びセットされ、ＥＮＰ入力されるまで休止状態
となりカウント動作はされない。

【００１６】本実施例においては、高速クロック用カウ
ンタＡ側から低速クロック用カウンタＢ側への同期情報
の乗せ換えを行っているが、同期情報の乗せ換えが行わ
れない場合には低速クロック用カウンタＢの保持する同
期情報に戻る必要がある。しかし、低速クロック用カウ
ンタＢの保持する同期情報に戻るまでは、カウンタＣ，
Ｄ，Ｅ群は高速クロック用カウンタＡの動作を基準に動
作しているために、この高速クロック用カウンタの動作
を基準に動作している間に高速クロック用カウンタＡと
低速クロック用カウンタＢとにおける３８４ＫＨｚのク
ロックと３２ＫＨｚのクロックとで周波数精度に依存し
てずれることになる。このずれは高速クロック用カウン
タＡの動作している期間に比例し、この期間をＴ
（秒）、両クロックの周波数精度をＡ（ｐｐｍ）とする
と位相ずれはＴ×Ａ（秒）となる。したがって、両カウ
ンタＡ，Ｂからの桁上げ出力の発生タイミングにＴ×Ａ
秒の差があるわけで、言い換えれば高速クロック用カウ
ンタＡから低速クロック用カウンタＢに切り換えるに際
して両カウンタＡ，Ｂの桁上げ出力が発生されるそれら
カウンタＡ，Ｂの不連続点の近辺のタイミングを用いる
とカウンタＣ，Ｄ，Ｅ群に対する桁上げ出力の欠落また
は過剰が生じる可能性がある。このために、同期情報の
乗せ換えが行われない場合における切り換えタイミング
としてはその不連続点からＴ×Ａ（秒）以上のマージン
をもって切り換える必要がある。

【００１７】本実施例においては、発振の安定待ち時間
を測るに、タイマカウンタＦによるハードで行っている
が、ソフトウェアによるタイマ制御にしても良い。ま
た、３８４ＫＨｚのクロックと３２ＫＨｚのクロックと
の間における切り換えをハード制御で行っているが、ソ
フトウェア制御によっても良い。

【００１８】本発明における第１のカウンタ（１）は本
実施例における高速クロック用カウンタＡに、本発明に
おける第２のカウンタ（２）は本実施例における低速ク
ロック用カウンタＢに、本発明における第３のカウンタ
（３）は本実施例におけるカウンタＣ，Ｄ，Ｅ群に、更
に本発明におけるクロック・桁上げ出力選択部（４）は
本実施例におけるクロック・桁上げ出力選択部Ｇに対応
している。また、同期情報乗換手段は、本実施例におけ
るＪＫ型フリップフロップ回路２３，２４およびエッヂ
検出部Ｉに対応している。

【００１９】

【発明の効果】以上に説明したように、本発明によれ
ば、異なる２系統のクロックを使用して同一の同期情報
を保持するに際してカウンタの一部を共用したことによ
りカウンタの増加を招くことがない。

【図面の簡単な説明】

【図１】図１は、本発明によるカウンタ回路の発明原理
図である。

【図２】図２は、本発明によるカウンタ回路を適用する
ＴＤＭＡ／ＴＤＤで伝送される簡易型携帯電話装置にお
けるフレーム構成図である。

【図３】図３は、図２において説明した受信スロットの
位置の説明図である。

【図４】図４は、本発明によるカウンタ回路を適用した
ＴＤＭＡ／ＴＤＤで伝送される簡易型携帯電話装置にお
ける移動端末での休止モード時の同期情報を保持するカ
ウンタ回路の回路図である。

【図５】図５は、図４において説明した高速クロック用
および低速クロック用のカウンタの基本動作の波形タイ
ムチャート図である。

【図６】図６は、図４において説明した発振器電源ＯＮ
動作の波形タイムチャート図である。

【図７】図７は、図４において説明した高速クロック用
カウンタの起動動作およびカウンタＣ，Ｄ，Ｅ群へのク
ロックの桁上げ出力切換選択動作の波形タイムチャート
図である。

【図８】図８は、図４において説明した基地局および移
動端末間の再同期動作の波形タイムチャート図である。

【図９】図９は、図４において説明した高速クロック用
カウンタ側から低速クロック用カウンタ側への同期情報
の乗せ換え動作の波形タイムチャート図である。

【図１０】図１０は、図４において説明した高速クロッ
ク用カウンタＡの動作終了の波形タイムチャート図であ
る。

【図１１】図１１は、図４において説明した受信スロッ
トにおける信号構成およびＵＷ検出パルスの発生に際し
てのタイムチャート図である。

【符号の説明】

Ａ 高速クロック用カウンタ Ｂ 低速クロック用カウンタ Ｃ フレームカウンタ Ｄ マルチフレームカウンタ Ｅ スーパーフレームカウンタ Ｆ タイマカウンタ Ｇ クロック・桁上げ出力選択部 Ｈ，Ｉ エッヂ検出部 １０ 分周回路 １１，１２，１３， デコーダ回路 １４，１６ １５，２０，２３， ＪＫ型フリップフロップ回路 ２４ １７，１８，１９， Ｄ型フリップフロップ回路 ２１，２２，２５， ２６

Claims (3)

【特許請求の範囲】
1. 【請求項１】 （ａ） 第１のクロックの数をカウント
   して所定期間を測る第１のカウンタ、（ｂ） 第２のク
   ロックの数をカウントして前記所定期間を測る第２のカ
   ウンタ、（ｃ） これら第１および第２のカウンタに縦
   続桁上げされるようにそれら第１および第２のカウンタ
   に縦続接続されるとともに、前記第１または第２のカウ
   ンタの桁上げ出力の数をカウントする第３のカウンタお
   よび（ｄ） この第３のカウンタが前記第１のカウンタ
   の桁上げ出力の数をカウントするに際してはクロックと
   して前記第１のクロックおよびその第１のカウンタの桁
   上げ出力を供給するように、また前記第２のカウンタの
   桁上げ出力の数をカウントするに際してはクロックとし
   て前記第２のクロックおよびその第２のカウンタの桁上
   げ出力を供給するように切換え選択するクロック・桁上
   げ出力選択手段を具えることを特徴とするカウンタ回
   路。
2. 【請求項２】 前記第１のクロックは高速のクロックで
   あるとともに、前記第２のクロックは低速のクロックで
   あることを特徴とする請求項１に記載のカウンタ回路。
3. 【請求項３】 前記クロック・桁上げ出力選択手段が前
   記第３のカウンタに供給するクロックとして少なくとも
   前記高速のクロックから低速のクロックに切換え選択す
   る場合に、前記第１のカウンタ側の同期情報を前記第２
   のカウンタ側に乗せ換える同期情報乗換手段を具えるこ
   とを特徴とする請求項２に記載のカウンタ回路。