JPH08265106A - 電子同調ラジオ受信機 - Google Patents
電子同調ラジオ受信機Info
- Publication number
- JPH08265106A JPH08265106A JP7060820A JP6082095A JPH08265106A JP H08265106 A JPH08265106 A JP H08265106A JP 7060820 A JP7060820 A JP 7060820A JP 6082095 A JP6082095 A JP 6082095A JP H08265106 A JPH08265106 A JP H08265106A
- Authority
- JP
- Japan
- Prior art keywords
- value
- step number
- new
- flag
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 周波数の増減ステップの増加を容易にする。
【構成】 Ｎ値の設定により目的とする放送波を選択す
る電子同調ラジオ受信機に、整数であるステップ数ｉを
記憶するステップ数記憶部１８が設けられる。第１のＮ
値形成部２１は１つのＮ値に、ステップ数ｉを整数倍し
て加えた新たなＮ１値を形成する。第１のＮ値形成部２
２は前記１つのＮ値に、ステップ数ｉを整数倍して加え
さらに一定の整数を加えて新たなＮ２値を形成する。フ
ラグ部２３は第１のＮ形成部２１による新たなＮ１の形
成後に第２のＮ値形成部２２による新たなＮ２の形成が
行えるように両者の形成を識別するためのフラグを形成
する。制御部２４はステップ数記憶部１８からステップ
数ｉを読み出し、カウントアップし、放送波の選択停止
の場合には、停止時のステップ数ｉをステップ数記憶部
１８に記憶させる。
る電子同調ラジオ受信機に、整数であるステップ数ｉを
記憶するステップ数記憶部１８が設けられる。第１のＮ
値形成部２１は１つのＮ値に、ステップ数ｉを整数倍し
て加えた新たなＮ１値を形成する。第１のＮ値形成部２
２は前記１つのＮ値に、ステップ数ｉを整数倍して加え
さらに一定の整数を加えて新たなＮ２値を形成する。フ
ラグ部２３は第１のＮ形成部２１による新たなＮ１の形
成後に第２のＮ値形成部２２による新たなＮ２の形成が
行えるように両者の形成を識別するためのフラグを形成
する。制御部２４はステップ数記憶部１８からステップ
数ｉを読み出し、カウントアップし、放送波の選択停止
の場合には、停止時のステップ数ｉをステップ数記憶部
１８に記憶させる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル技術を応用し
た電子同調ラジオ受信機に関し、特に仕様変更等があっ
ても周波数の増減ステップの増加を容易にできる電子同
調ラジオ受信機に関する。
た電子同調ラジオ受信機に関し、特に仕様変更等があっ
ても周波数の増減ステップの増加を容易にできる電子同
調ラジオ受信機に関する。
【０００２】
【従来の技術】図５は従来の電子同調ラジオ受信機を示
す図である。本図に示すように、電子同調ラジオ受信機
は、一例として、ＦＭ放送電波を捕らえるアンテナ１
と、アンテナ１からの電波の搬送波の処理を行うフロン
トエンド２、フロントエンド２からの中間周波信号（1
0.7ＭＨｚ）を増幅等の中間周波処理を行う中間周波増
幅回路３と、中間周波処理が行われたＦＭ被変調波から
搬送波を取り除きＦＭ変調波とし、ステレオパイロット
信号（19ｋＨｚ）と、ステレオ左右信号（Ｌ，Ｒ）との
合成信号（Ｌ−Ｒ，Ｌ＋Ｒ）を取り出す検波回路４と、
可聴波のステレオ左右信号を再生するステレオ復調回路
５とを具備する。
す図である。本図に示すように、電子同調ラジオ受信機
は、一例として、ＦＭ放送電波を捕らえるアンテナ１
と、アンテナ１からの電波の搬送波の処理を行うフロン
トエンド２、フロントエンド２からの中間周波信号（1
0.7ＭＨｚ）を増幅等の中間周波処理を行う中間周波増
幅回路３と、中間周波処理が行われたＦＭ被変調波から
搬送波を取り除きＦＭ変調波とし、ステレオパイロット
信号（19ｋＨｚ）と、ステレオ左右信号（Ｌ，Ｒ）との
合成信号（Ｌ−Ｒ，Ｌ＋Ｒ）を取り出す検波回路４と、
可聴波のステレオ左右信号を再生するステレオ復調回路
５とを具備する。
【０００３】ここに、フロントエンド２は、アンテナ１
で受けた弱い電波の後処理ができるように増幅する高周
波増幅回路６と、搬送周波数ｆと局部発振周波数ｆ0と
を混合して中間周波数を形成するミキサ回路７と、局部
発振周波数ｆ0を生成する局部発振回路８とを具備す
る。図６は図５の局部発振回路８のＰＬＬシンセサイザ
を示す図である。本図に示すように、局部発振回路８
は、ＰＬＬ（Phase-Locked Loop）シンセサイザで構成
され、ミクサ回路７に局部発振周波ｆ0の信号を与える
バラクタ制御局部発振器１１と、さらにバラクタ制御局
部発振器１１から与えられる局部発振周波ｆ0をＮ値で
分割し基準周波数ｆと同一の周波数ｆnを形成するプロ
グラムデバイダ１２と、基準周波数ｆrを発生する基準
発振器１３と、基準発振器１３からの基準周波数ｆrの
信号とプログラムデバイダ１２からの周波数ｆnの信号
とを入力して２つの信号の位相差Δθを検出する位相比
較器１４と、この位相差Δθに比例した直流電圧を発生
してバラクタ制御局部発振器１１に加えるループフィル
タ１５と、プログラムデバイダ１２にＮ値を設定する制
御を行うマイクロコンピュータ１６と、Ｎ値設定により
受信放送波の周波数を表示する表示器１７と、Ｎ値を求
めるために使用されるステップ数を記憶し要求によりマ
イクロコンピュータ１６に与えるためにＲＡＭ(Random
Access Memory)からなるステップ数記憶部１８とを具備
する。フィードバックループは、ｆnとｆrとが同じにな
るまで繰り返された後ロックされる。
で受けた弱い電波の後処理ができるように増幅する高周
波増幅回路６と、搬送周波数ｆと局部発振周波数ｆ0と
を混合して中間周波数を形成するミキサ回路７と、局部
発振周波数ｆ0を生成する局部発振回路８とを具備す
る。図６は図５の局部発振回路８のＰＬＬシンセサイザ
を示す図である。本図に示すように、局部発振回路８
は、ＰＬＬ（Phase-Locked Loop）シンセサイザで構成
され、ミクサ回路７に局部発振周波ｆ0の信号を与える
バラクタ制御局部発振器１１と、さらにバラクタ制御局
部発振器１１から与えられる局部発振周波ｆ0をＮ値で
分割し基準周波数ｆと同一の周波数ｆnを形成するプロ
グラムデバイダ１２と、基準周波数ｆrを発生する基準
発振器１３と、基準発振器１３からの基準周波数ｆrの
信号とプログラムデバイダ１２からの周波数ｆnの信号
とを入力して２つの信号の位相差Δθを検出する位相比
較器１４と、この位相差Δθに比例した直流電圧を発生
してバラクタ制御局部発振器１１に加えるループフィル
タ１５と、プログラムデバイダ１２にＮ値を設定する制
御を行うマイクロコンピュータ１６と、Ｎ値設定により
受信放送波の周波数を表示する表示器１７と、Ｎ値を求
めるために使用されるステップ数を記憶し要求によりマ
イクロコンピュータ１６に与えるためにＲＡＭ(Random
Access Memory)からなるステップ数記憶部１８とを具備
する。フィードバックループは、ｆnとｆrとが同じにな
るまで繰り返された後ロックされる。
【０００４】このように、ステップ数記憶部１８を設け
るのは、Ｎ値を直接記憶するとＲＡＭの記憶容量が非常
に大きくためである。図７はＮ値（周波数）の求め方を
説明する図であり、図８は必要なステップ数を説明する
図である。図７に示すように、ＦＭの周波数を管理する
方法として、最小Ｎ値とそこからのステップ値を用いて
行っている。すなわち、最小Ｎ値Ｆ６８を０として、そ
こからステップ数を４倍したものをＦ６８に足すと、そ
のステップでのＮ値が求まる。したがって、マイクロコ
ンピュータ１９の内部では周波数を最小Ｎ値からのステ
ップ値として管理しており、プリセットチャンネルのラ
ストステップ値をメモリに記憶している。このため、Ｎ
値を直接記憶するのに比較すると、ＲＡＭ記憶容量が低
減できる。
るのは、Ｎ値を直接記憶するとＲＡＭの記憶容量が非常
に大きくためである。図７はＮ値（周波数）の求め方を
説明する図であり、図８は必要なステップ数を説明する
図である。図７に示すように、ＦＭの周波数を管理する
方法として、最小Ｎ値とそこからのステップ値を用いて
行っている。すなわち、最小Ｎ値Ｆ６８を０として、そ
こからステップ数を４倍したものをＦ６８に足すと、そ
のステップでのＮ値が求まる。したがって、マイクロコ
ンピュータ１９の内部では周波数を最小Ｎ値からのステ
ップ値として管理しており、プリセットチャンネルのラ
ストステップ値をメモリに記憶している。このため、Ｎ
値を直接記憶するのに比較すると、ＲＡＭ記憶容量が低
減できる。
【０００５】なお、図８に示すように、あるチャンネル
の最小周波数87.9MHz、最大周波数107.9MHzとすると、
0.1MHz 毎のステップを持つ場合、そのステップ数は最
大200（十進数）であり、二進数ではC8(h)となり、ＲＡ
Ｍの記憶容量は１バイト（byte）である。図９は図６の
マイクロコンピュータ１９によるＮ値の決定を説明する
フローチャートである。
の最小周波数87.9MHz、最大周波数107.9MHzとすると、
0.1MHz 毎のステップを持つ場合、そのステップ数は最
大200（十進数）であり、二進数ではC8(h)となり、ＲＡ
Ｍの記憶容量は１バイト（byte）である。図９は図６の
マイクロコンピュータ１９によるＮ値の決定を説明する
フローチャートである。
【０００６】ステップＳ１において、ＲＡＭ１８からス
テップ数ｉを読み出す。ステップＳ２において、このス
テップ数ｉを基に、Ｎ値を、以下のように、決定する。 Ｎ＝Ｆ６８＋４ｉ このＮ値がプログラムデバイダ１２に設定される。
テップ数ｉを読み出す。ステップＳ２において、このス
テップ数ｉを基に、Ｎ値を、以下のように、決定する。 Ｎ＝Ｆ６８＋４ｉ このＮ値がプログラムデバイダ１２に設定される。
【０００７】ステップＳ３において、後述のように、ス
テップ数ｉを変えてサーチを行うが、サーチが停止され
た否かを判断する。この判断が「ＹＥＳ」ならステップ
Ｓ４に進み、「ＮＯ」ならステップＳ５に進む。このサ
ーチには選局釦を押し、Ｎ値を設定し、又は自動的にＮ
値を掃引し、ある値以上の電界強度をもつ放送電波のみ
をとらえ、又は数秒のうちに再度釦操作がなければ自動
的につぎの放送波をさがしに掃引を開始するものがあ
る。
テップ数ｉを変えてサーチを行うが、サーチが停止され
た否かを判断する。この判断が「ＹＥＳ」ならステップ
Ｓ４に進み、「ＮＯ」ならステップＳ５に進む。このサ
ーチには選局釦を押し、Ｎ値を設定し、又は自動的にＮ
値を掃引し、ある値以上の電界強度をもつ放送電波のみ
をとらえ、又は数秒のうちに再度釦操作がなければ自動
的につぎの放送波をさがしに掃引を開始するものがあ
る。
【０００８】ステップＳ４において、サーチが停止なら
ば、その場合のステップ数ｉを記憶し、処理を終了す
る。ステップＳ５において、サーチが停止でないなら
ば、ステップ数ｉが ｉ＝２００ となっているか否かを判断する。この判断が「ＹＥＳ」
ならならステップＳ６に進み、「ＮＯ」ならステップＳ
７に進む。
ば、その場合のステップ数ｉを記憶し、処理を終了す
る。ステップＳ５において、サーチが停止でないなら
ば、ステップ数ｉが ｉ＝２００ となっているか否かを判断する。この判断が「ＹＥＳ」
ならならステップＳ６に進み、「ＮＯ」ならステップＳ
７に進む。
【０００９】ステップＳ６において、ステップ数ｉが２
００ならば、ステップ数ｉを０として、ステップＳ２に
戻り、上記手順を繰り返す。ステップＳ７において、ス
テップ数ｉを１だけ増加して、ステップＳ２に戻り、上
記手順を繰り返す。
００ならば、ステップ数ｉを０として、ステップＳ２に
戻り、上記手順を繰り返す。ステップＳ７において、ス
テップ数ｉを１だけ増加して、ステップＳ２に戻り、上
記手順を繰り返す。
【００１０】
【発明が解決しようとする課題】図１０は0.1MHz 毎の
ステップから0.05MHz毎のステップに変更になった場合
のステップ数ｉを説明する図である。本図に示すよう
に、上記周波数の範囲内で、0.1MHz 毎のステップから
0.05MHz毎のステップに仕様変更された場合には、ステ
ップ数は400（十進数）、二進数で190(h)となりＲＡＭ
の記憶容量は１バイトから２バイトへの増加となる。し
かしながら、１チャンネルについてのＲＡＭの記憶容量
の増加であるが、複数のバンドで複数のチャンネルのサ
ーチを行う場合には、チャンネル数の増加の応じて、Ｒ
ＡＭ記憶容量が増大するとの問題がある。
ステップから0.05MHz毎のステップに変更になった場合
のステップ数ｉを説明する図である。本図に示すよう
に、上記周波数の範囲内で、0.1MHz 毎のステップから
0.05MHz毎のステップに仕様変更された場合には、ステ
ップ数は400（十進数）、二進数で190(h)となりＲＡＭ
の記憶容量は１バイトから２バイトへの増加となる。し
かしながら、１チャンネルについてのＲＡＭの記憶容量
の増加であるが、複数のバンドで複数のチャンネルのサ
ーチを行う場合には、チャンネル数の増加の応じて、Ｒ
ＡＭ記憶容量が増大するとの問題がある。
【００１１】したがって、本発明は、上記問題点に鑑
み、サーチのステップ数が増加しても、ＲＡＭの増加を
最小限に抑えることができる電子同調ラジオ受信機を提
供することを目的とする。
み、サーチのステップ数が増加しても、ＲＡＭの増加を
最小限に抑えることができる電子同調ラジオ受信機を提
供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、前記問題点を
解決するために、Ｎ値の設定により目的とする放送波を
選択する電子同調ラジオ受信機に、整数であるステップ
数ｉを記憶するステップ数記憶部が設けられる。第１の
Ｎ値形成部は１つのＮ値に、前記ステップ数ｉを整数倍
して加えた新たなＮ１値を形成する。第１のＮ値形成部
は前記１つのＮ値に、前記ステップ数ｉを整数倍して加
えさらに一定の整数を加えて新たなＮ２値を形成する。
フラグ部は前記第１のＮ形成部による新たなＮ１の形成
後に前記第２のＮ値形成部による新たなＮ２の形成が行
えるように両者の形成を識別するためのフラグを形成す
る。制御部は前記ステップ数記憶部からステップ数ｉを
読み出し、カウントアップし、放送波の選択停止の場合
には、停止時のステップ数ｉをステップ数記憶部に記憶
させる。
解決するために、Ｎ値の設定により目的とする放送波を
選択する電子同調ラジオ受信機に、整数であるステップ
数ｉを記憶するステップ数記憶部が設けられる。第１の
Ｎ値形成部は１つのＮ値に、前記ステップ数ｉを整数倍
して加えた新たなＮ１値を形成する。第１のＮ値形成部
は前記１つのＮ値に、前記ステップ数ｉを整数倍して加
えさらに一定の整数を加えて新たなＮ２値を形成する。
フラグ部は前記第１のＮ形成部による新たなＮ１の形成
後に前記第２のＮ値形成部による新たなＮ２の形成が行
えるように両者の形成を識別するためのフラグを形成す
る。制御部は前記ステップ数記憶部からステップ数ｉを
読み出し、カウントアップし、放送波の選択停止の場合
には、停止時のステップ数ｉをステップ数記憶部に記憶
させる。
【００１３】
【作用】本発明の電子同調ラジオ受信機によれば、１つ
のＮ値に、前記ステップ数ｉを整数倍して加えた新たな
Ｎ１値を形成し、前記１つのＮ値に、前記ステップ数ｉ
を整数倍して加えさらに一定の整数を加えて新たなＮ２
値を形成し、新たなＮ１の形成後に新たなＮ２の形成が
行えるように両者の形成を識別するためのフラグを形成
し、放送波の選択停止の場合には、停止時のステップ数
ｉをステップ数記憶部に記憶させることにより、サーチ
のステップが増加しても、ステップ数ｉを記憶するＲＡ
Ｍの増加を最小限に抑えることができるようになった。
のＮ値に、前記ステップ数ｉを整数倍して加えた新たな
Ｎ１値を形成し、前記１つのＮ値に、前記ステップ数ｉ
を整数倍して加えさらに一定の整数を加えて新たなＮ２
値を形成し、新たなＮ１の形成後に新たなＮ２の形成が
行えるように両者の形成を識別するためのフラグを形成
し、放送波の選択停止の場合には、停止時のステップ数
ｉをステップ数記憶部に記憶させることにより、サーチ
のステップが増加しても、ステップ数ｉを記憶するＲＡ
Ｍの増加を最小限に抑えることができるようになった。
【００１４】
【実施例】以下本発明の実施例について図面を参照して
説明する。図１は本発明の実施例に係る電子同調ラジオ
受信機のＮ値制御部２０を示す図である。本図に示すよ
うに、図１１のマイクロコンピュータ１６に１つのステ
ップ数ｉから二つのＮ値を形成するＮ値制御部２０が設
けられる。
説明する。図１は本発明の実施例に係る電子同調ラジオ
受信機のＮ値制御部２０を示す図である。本図に示すよ
うに、図１１のマイクロコンピュータ１６に１つのステ
ップ数ｉから二つのＮ値を形成するＮ値制御部２０が設
けられる。
【００１５】Ｎ値制御部２０は、Ｎ値の最小値（Ｆ６
８）にステップ数記憶部１８からのステップ数ｉを４倍
して加えたＮ１値を形成する第１のＮ値形成部２１と、
Ｎ値の最小値（Ｆ６８）にステップ数記憶部１８からの
ステップ数ｉを４倍して加え、さらに２を加えてＮ２値
を形成する第２のＮ値形成部２２と、第１のＮ値形成部
２１と第２のＮ値形成部２２との演算処理とを識別する
フラグ部２３と、これらの第１のＮ値形成部２１、第２
のＮ値形成部２２及びフラグ２３とを制御する制御部２
４とを具備する。さらに、制御部２４は、ステップ数記
憶部１８からステップ数ｉの読み出し、記憶を行い、プ
ログラムデバイダ１２へのＮ１、Ｎ２値設定を行い、周
波数のｆ１、ｆ２の表示を行う。
８）にステップ数記憶部１８からのステップ数ｉを４倍
して加えたＮ１値を形成する第１のＮ値形成部２１と、
Ｎ値の最小値（Ｆ６８）にステップ数記憶部１８からの
ステップ数ｉを４倍して加え、さらに２を加えてＮ２値
を形成する第２のＮ値形成部２２と、第１のＮ値形成部
２１と第２のＮ値形成部２２との演算処理とを識別する
フラグ部２３と、これらの第１のＮ値形成部２１、第２
のＮ値形成部２２及びフラグ２３とを制御する制御部２
４とを具備する。さらに、制御部２４は、ステップ数記
憶部１８からステップ数ｉの読み出し、記憶を行い、プ
ログラムデバイダ１２へのＮ１、Ｎ２値設定を行い、周
波数のｆ１、ｆ２の表示を行う。
【００１６】図２は図１のＮ値制御部２０によるＮ値形
成を説明する図である。本図に示すように、各ステップ
ｉ（ｉ＝０〜２００）に対して、フラグＦ＝０、１が設
けられる。例えば、ｉ＝０の場合、フラグＦ＝０では第
１のＮ値形成部２１は、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋０×４ Ｎ２＝Ｆ６８＋０×４＋２ ＝Ｆ６Ａ を形成する。同様に、ｉ＝１の場合、フラグＦ＝０では
第１のＮ値形成部２１、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋１×４ ＝Ｆ６Ｃ Ｎ２＝Ｆ６８＋１×４＋２ ＝Ｆ６Ｅ を形成する。同様に、ｉ＝２の場合、フラグＦ＝０では
第１のＮ値形成部２１、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋２×４ ＝Ｆ７０ Ｎ２＝Ｆ６８＋２×４＋２ ＝Ｆ７２ となる。
成を説明する図である。本図に示すように、各ステップ
ｉ（ｉ＝０〜２００）に対して、フラグＦ＝０、１が設
けられる。例えば、ｉ＝０の場合、フラグＦ＝０では第
１のＮ値形成部２１は、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋０×４ Ｎ２＝Ｆ６８＋０×４＋２ ＝Ｆ６Ａ を形成する。同様に、ｉ＝１の場合、フラグＦ＝０では
第１のＮ値形成部２１、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋１×４ ＝Ｆ６Ｃ Ｎ２＝Ｆ６８＋１×４＋２ ＝Ｆ６Ｅ を形成する。同様に、ｉ＝２の場合、フラグＦ＝０では
第１のＮ値形成部２１、フラグＦ＝１では、第２のＮ値
形成部２２は、それぞれ、 Ｎ１＝Ｆ６８＋２×４ ＝Ｆ７０ Ｎ２＝Ｆ６８＋２×４＋２ ＝Ｆ７２ となる。
【００１７】図３は図１の制御部２４の動作を説明する
フローチャートである。ステップＳ１１において、ＲＡ
Ｍ１８からステップ数ｉを読み出す。ステップＳ１２に
おいて、フラグ部２３にフラグＦ＝０を設定する。ステ
ップＳ１３において、フラグ部２３のフラグＦの状態を
判断する。フラグＦ＝０ならステップＳ１４に進み、フ
ラグＦ＝１ならステップＳ１５に進む。
フローチャートである。ステップＳ１１において、ＲＡ
Ｍ１８からステップ数ｉを読み出す。ステップＳ１２に
おいて、フラグ部２３にフラグＦ＝０を設定する。ステ
ップＳ１３において、フラグ部２３のフラグＦの状態を
判断する。フラグＦ＝０ならステップＳ１４に進み、フ
ラグＦ＝１ならステップＳ１５に進む。
【００１８】ステップＳ１４において、フラグＦ＝０な
ら、第１のＮ値形成部２１に、ステップ数ｉを与え、Ｎ
１値を、以下のように、決定させる。 Ｎ１＝Ｆ６８＋４ｉ このＮ１値がプログラムデバイダ１２に設定される。ま
た、このＮ１に対応する周波数が表示される。
ら、第１のＮ値形成部２１に、ステップ数ｉを与え、Ｎ
１値を、以下のように、決定させる。 Ｎ１＝Ｆ６８＋４ｉ このＮ１値がプログラムデバイダ１２に設定される。ま
た、このＮ１に対応する周波数が表示される。
【００１９】ステップＳ１５において、後述のように、
ステップ数ｉを変えてサーチを行うが、サーチが停止さ
れた否かを判断する。この判断が「ＹＥＳ」ならステッ
プＳ１６に進み、「ＮＯ」ならステップＳ１９に進む。
ステップＳ１６において、サーチ停止でない場合には、
フラグ部２３にフラグＦを反転させてフラグＦ＝１とし
て、ステップＳ１３に戻る。
ステップ数ｉを変えてサーチを行うが、サーチが停止さ
れた否かを判断する。この判断が「ＹＥＳ」ならステッ
プＳ１６に進み、「ＮＯ」ならステップＳ１９に進む。
ステップＳ１６において、サーチ停止でない場合には、
フラグ部２３にフラグＦを反転させてフラグＦ＝１とし
て、ステップＳ１３に戻る。
【００２０】ステップＳ１７において、フラグＦ＝１な
ら、第２のＮ値形成部２２に、ステップ数ｉを与え、Ｎ
２値を、以下のように、決定させる。 Ｎ２＝Ｆ６８＋４ｉ＋２ このＮ１値がプログラムデバイダ１２に設定される。ま
た、このＮ１に対応する周波数が表示される。
ら、第２のＮ値形成部２２に、ステップ数ｉを与え、Ｎ
２値を、以下のように、決定させる。 Ｎ２＝Ｆ６８＋４ｉ＋２ このＮ１値がプログラムデバイダ１２に設定される。ま
た、このＮ１に対応する周波数が表示される。
【００２１】ステップＳ１８において、後述のように、
ステップ数ｉを変えてサーチを行うが、サーチが停止さ
れた否かを判断する。この判断が「ＹＥＳ」ならステッ
プＳ１９に進み、「ＮＯ」ならステップＳ２０に進む。
ステップＳ１９において、サーチが停止ならば、その場
合のステップ数ｉを記憶し、処理を終了する。
ステップ数ｉを変えてサーチを行うが、サーチが停止さ
れた否かを判断する。この判断が「ＹＥＳ」ならステッ
プＳ１９に進み、「ＮＯ」ならステップＳ２０に進む。
ステップＳ１９において、サーチが停止ならば、その場
合のステップ数ｉを記憶し、処理を終了する。
【００２２】ステップＳ２０において、サーチが停止で
ないならば、ステップ数ｉが ｉ＝２００ となっているか否かを判断する。この判断が「ＹＥＳ」
ならならステップＳ２１に進み、「ＮＯ」ならステップ
Ｓ２２に進む。ステップＳ２１において、ステップ数ｉ
が２００ならば、ステップ数ｉを０として、ステップＳ
１２に戻り、上記手順を繰り返す。
ないならば、ステップ数ｉが ｉ＝２００ となっているか否かを判断する。この判断が「ＹＥＳ」
ならならステップＳ２１に進み、「ＮＯ」ならステップ
Ｓ２２に進む。ステップＳ２１において、ステップ数ｉ
が２００ならば、ステップ数ｉを０として、ステップＳ
１２に戻り、上記手順を繰り返す。
【００２３】ステップＳ２２において、ステップ数ｉを
１だけ増加して、ステップＳ１２に戻り、上記手順を繰
り返す。このようにして、フラグを用意し、それを周波
数の増減に合わせて、サイクリックに変化させ、従来の
ステップ間にフラグを立たせることにより、２００ステ
ップ数を疑似的に４００ステップ数にする。そして、フ
ラグが立っている間に低いステップ数×４の値に２を加
えることによりＮ値を補完する。このことにより従来２
バイト必要であったアルゴリズムが１バイトとフラグ１
本で行えるようになる。
１だけ増加して、ステップＳ１２に戻り、上記手順を繰
り返す。このようにして、フラグを用意し、それを周波
数の増減に合わせて、サイクリックに変化させ、従来の
ステップ間にフラグを立たせることにより、２００ステ
ップ数を疑似的に４００ステップ数にする。そして、フ
ラグが立っている間に低いステップ数×４の値に２を加
えることによりＮ値を補完する。このことにより従来２
バイト必要であったアルゴリズムが１バイトとフラグ１
本で行えるようになる。
【００２４】図４は本発明によるステップ数記憶部１８
の容量削減を説明する図である。本図に示すように、実
施前後のＲＡＭ容量とマイクロコンピュータの全ＲＡＭ
容量の商品ラインナップにおいて、ラジオの使用の規模
と削減されるＲＡＭの関係が示されるが、本発明のアル
ゴリズムを用いることにより、マイクロコンピュータに
付属するＲＡＭの容量が削減できるため、ＲＡＭ容量の
少ない安価なマイクロコンピュータに移行することが可
能になり、コスト削減を実現できる。
の容量削減を説明する図である。本図に示すように、実
施前後のＲＡＭ容量とマイクロコンピュータの全ＲＡＭ
容量の商品ラインナップにおいて、ラジオの使用の規模
と削減されるＲＡＭの関係が示されるが、本発明のアル
ゴリズムを用いることにより、マイクロコンピュータに
付属するＲＡＭの容量が削減できるため、ＲＡＭ容量の
少ない安価なマイクロコンピュータに移行することが可
能になり、コスト削減を実現できる。
【００２５】なお、以上の説明ではＦＭラジオについて
説明したが、ＡＭラジオについても同様に本発明は適用
可能である。
説明したが、ＡＭラジオについても同様に本発明は適用
可能である。
【００２６】
【発明の効果】以上説明したように本発明によれば、１
つのＮ値にステップ数ｉを整数倍して加えた新たなＮ１
値を形成し、前記１つのＮ値にステップ数ｉを整数倍し
て加えさらに一定の整数を加えて新たなＮ２値を形成
し、新たなＮ１の形成後に新たなＮ２の形成が行えるよ
うに両者の形成を識別するためのフラグを形成し、放送
波の選択停止の場合には、停止時のステップ数ｉをステ
ップ数記憶部に記憶させるので、サーチのステップが増
加しても、ステップ数ｉを記憶するＲＡＭの増加を最小
限に抑えることができるようになった。
つのＮ値にステップ数ｉを整数倍して加えた新たなＮ１
値を形成し、前記１つのＮ値にステップ数ｉを整数倍し
て加えさらに一定の整数を加えて新たなＮ２値を形成
し、新たなＮ１の形成後に新たなＮ２の形成が行えるよ
うに両者の形成を識別するためのフラグを形成し、放送
波の選択停止の場合には、停止時のステップ数ｉをステ
ップ数記憶部に記憶させるので、サーチのステップが増
加しても、ステップ数ｉを記憶するＲＡＭの増加を最小
限に抑えることができるようになった。
【図１】図１は本発明の実施例に係る電子同調ラジオ受
信機のＮ値制御部２０を示す図である。
信機のＮ値制御部２０を示す図である。
【図２】図２は図１のＮ値制御部２０によるＮ値形成を
説明する図である。
説明する図である。
【図３】図３は図１の制御部２４の動作を説明するフロ
ーチャートである。
ーチャートである。
【図４】図４は本発明によるステップ数記憶部１８の容
量削減を説明する図である。
量削減を説明する図である。
【図５】図５は従来の電子同調ラジオ受信機を示す図で
ある。
ある。
【図６】図６は図５の局部発振回路８のＰＬＬシンセサ
イザを示す図である。
イザを示す図である。
【図７】図７はＮ値（周波数）の求め方を説明する図で
ある。
ある。
【図８】図８は必要なステップ数を説明する図である。
【図９】図９は図６のマイクロコンピュータ１９による
Ｎ値の決定を説明するフローチャートである。
Ｎ値の決定を説明するフローチャートである。
【図１０】図１０は0.1MHz 毎のステップから0.05MHz毎
のステップに変更になった場合のステップ数ｉを説明す
る図である。
のステップに変更になった場合のステップ数ｉを説明す
る図である。
１８…ステップ数記憶部 ２１…第１のＮ値形成部 ２２…第２のＮ値形成部 ２３…フラグ部 ２４…制御部
Claims (1)
- 【請求項１】 Ｎ値の設定により目的とする放送波を選
択する電子同調ラジオ受信機において、 整数であるステップ数ｉを記憶するステップ数記憶部
（１８）と、 １つのＮ値に、前記ステップ数ｉを整数倍して加えた新
たなＮ１値を形成する第１のＮ値形成部（２１）と、 前記１つのＮ値に、前記ステップ数ｉを整数倍して加え
さらに一定の整数を加えて新たなＮ２値を形成する第１
のＮ値形成部（２２）と、 前記第１のＮ形成部（２１）による新たなＮ１の形成後
に前記第２のＮ値形成部（２２）による新たなＮ２の形
成が行えるように両者の形成を識別するためのフラグを
形成するフラグ部（２３）と、 前記ステップ数記憶部（１８）からステップ数ｉを読み
出し、カウントアップし、放送波の選択停止の場合に
は、停止時のステップ数ｉをステップ数記憶部（１８）
に記憶させる制御部（２４）とを備えることを特徴とす
る電子同調ラジオ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060820A JP2763273B2 (ja) | 1995-03-20 | 1995-03-20 | 電子同調ラジオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060820A JP2763273B2 (ja) | 1995-03-20 | 1995-03-20 | 電子同調ラジオ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265106A true JPH08265106A (ja) | 1996-10-11 |
| JP2763273B2 JP2763273B2 (ja) | 1998-06-11 |
Family
ID=13153379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7060820A Expired - Fee Related JP2763273B2 (ja) | 1995-03-20 | 1995-03-20 | 電子同調ラジオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763273B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885623A (ja) * | 1981-11-18 | 1983-05-23 | Pioneer Electronic Corp | Ａｍ受信機の同調方法 |
| JPS58123229A (ja) * | 1982-01-13 | 1983-07-22 | ブラウプンクト−ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Ｄ／ａ変換器 |
| JPH02205108A (ja) * | 1989-02-03 | 1990-08-15 | Hitachi Ltd | 受信ステップ切替装置 |
-
1995
- 1995-03-20 JP JP7060820A patent/JP2763273B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885623A (ja) * | 1981-11-18 | 1983-05-23 | Pioneer Electronic Corp | Ａｍ受信機の同調方法 |
| JPS58123229A (ja) * | 1982-01-13 | 1983-07-22 | ブラウプンクト−ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Ｄ／ａ変換器 |
| JPH02205108A (ja) * | 1989-02-03 | 1990-08-15 | Hitachi Ltd | 受信ステップ切替装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2763273B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023938A (en) | Station selecting device in tuner for automatic selection according to input information | |
| US4061980A (en) | Radio receiver with plural converters and frequency control | |
| EP0378231B1 (en) | Frequency synthesizer | |
| EP0440405B1 (en) | Channel selecting circuit | |
| JP2763273B2 (ja) | 電子同調ラジオ受信機 | |
| EP0066430B1 (en) | Television synchronous receiver | |
| GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
| JPH02100409A (ja) | 選局装置 | |
| US7164735B2 (en) | Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal | |
| JP3306002B2 (ja) | テレビ信号の選局装置 | |
| JPS6131647B2 (ja) | ||
| US3982198A (en) | Oscillators | |
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| JP2897263B2 (ja) | チューナ | |
| JP2897264B2 (ja) | チューナ | |
| US20070206712A1 (en) | Phase-locked loop for synchronization with a subcarrier contained in an intelligence signal | |
| JPS6019857B2 (ja) | 受信機 | |
| JP2822378B2 (ja) | Ｆｍ受信機の中間周波数自動調整方式 | |
| JP2512611Y2 (ja) | Ｒｄｓ受信機 | |
| JPH0239628A (ja) | ラジオ受信機 | |
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JPH0416501Y2 (ja) | ||
| JPS6322493B2 (ja) | ||
| JPS6363136B2 (ja) | ||
| JPS58177036A (ja) | Ａｍラジオ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| LAPS | Cancellation because of no payment of annual fees |