JPH08264653A - アンチヒューズ素子およびその製造方法 - Google Patents

アンチヒューズ素子およびその製造方法

Info

Publication number
JPH08264653A
JPH08264653A JP6051195A JP6051195A JPH08264653A JP H08264653 A JPH08264653 A JP H08264653A JP 6051195 A JP6051195 A JP 6051195A JP 6051195 A JP6051195 A JP 6051195A JP H08264653 A JPH08264653 A JP H08264653A
Authority
JP
Japan
Prior art keywords
insulating film
antifuse
layer
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6051195A
Other languages
English (en)
Inventor
Hiroshi Yuasa
寛 湯淺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP6051195A priority Critical patent/JPH08264653A/ja
Publication of JPH08264653A publication Critical patent/JPH08264653A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 アンチヒューズ層の絶縁破壊電圧のばらつき
を低減できるアンチヒューズ素子を実現する。 【構成】 薄い第1の層間絶縁膜5によりアンチヒュー
ズ層4と上部電極6とのコンタクト部分を除いてアンチ
ヒューズ層4,下部電極3および下部配線2を被覆して
あり、製造方法において、アンチヒューズ層4を形成し
た後、薄い第1の層間絶縁膜5を形成し、第1の層間絶
縁膜5のアンチヒューズ層4上を開口し、この開口部分
に上部電極6を形成した後、全面に第2の層間絶縁膜8
を形成して平坦化し、第2の層間絶縁膜8を開口して上
部配線7を形成する。下部電極3,アンチヒューズ層4
および上部電極6を形成した後、第2の層間絶縁膜8を
形成し平坦化を行うため、第2の層間絶縁膜8の膜厚の
ばらつきに起因するアンチヒューズ層4の膜厚のばらつ
きおよび絶縁破壊電圧のばらつきを低減し、良好なプロ
グラミング特性と高信頼性を得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体集積回路にお
けるアンチヒューズ素子およびその製造方法に関するも
のである。
【0002】
【従来の技術】近年、ゲートアレイのプロトタイプやそ
の代替品として、手元で論理をプログラミングできるF
PGA(Field-Programmable Gate Array )が利用され
ている。FPGAの主たるプログラミング方式はメモリ
ー方式とアンチヒューズ方式の2種類あり、FPGAの
高速化、高集積化の観点からアンチヒューズ方式が有望
視されている。さらに、FPGAの高速化、高集積化の
ためアンチヒューズ素子は、多結晶シリコンとシリコン
基板に挟まれた構造に換わるものとして金属配線間に挟
まれた構造が開発されている。アンチヒューズ素子は、
通常は閉回路または高抵抗状態であり、電気的なプログ
ラミング信号により低抵抗状態に変化するものである。
【0003】以下、図面を参照しながら、従来のアンチ
ヒューズ素子の一例について説明する。図7は従来のア
ンチヒューズ素子を示した断面構造図である。図7にお
いて、11は絶縁基板、12はアルミニウム合金からな
る第1の金属配線層、13はチタンナイトライドからな
る下部電極、14はアモルファスシリコンからなるアン
チヒューズ層、15はチタンナイトライドからなる上部
電極、16はアルミニウム合金からなる第2の金属配線
層、17は第1の金属配線層12と第2の金属配線層1
6を電気的に絶縁する層間絶縁膜、18はアンチヒュー
ズを形成する部位における層間絶縁膜17の開口部であ
る。
【0004】以上のような構成のアンチヒューズ素子に
ついて、以下にその動作について説明する。アンチヒュ
ーズ素子は通常、アンチヒューズ層14を介して、第1
の金属配線層12と第2の金属配線層16との間を絶縁
しており、第1の金属配線層12と第2の金属配線層1
6は閉回路となっている。
【0005】ここで、アンチヒューズ層14により電気
的に絶縁されている第1の金属配線層12と第2の金属
配線層16からなる回路を形成する場合、まず、第1の
金属配線層12と第2の金属配線層16に電気的なプロ
グラミング信号を外部より提供する。外部より提供され
たプログラミング信号により、アンチヒューズ層14を
介して第1の金属配線層12と第2の金属配線層16の
間に電圧が印加される。第1の金属配線層12と第2の
金属配線層16の間に印加されている電圧の臨界値がア
ンチヒューズ層14を介して確立されると、アンチヒュ
ーズ層14は絶縁破壊を起こす。その結果、第1の金属
配線層12と第2の金属配線層16間が低抵抗状態とな
り、第1の金属配線層12と第2の金属配線層16から
なる新たな回路が形成される。
【0006】この従来のアンチヒューズ素子の製造方法
について、図8を参照しながら説明する。図8(a)〜
(g)は従来のアンチヒューズ素子の製造工程を示す工
程断面図である。図8において、12aは第1の金属配
線層12となるアルミニウム合金、13aは下部電極1
3となるチタンナイトライド、14aはアンチヒューズ
層14となるアモルファスシリコンであり、図7と同一
のものには同一符号を付している。
【0007】まず、絶縁基板11上にアルミニウム合金
12a、続いてチタンナイトライド13aをスパッタリ
ング法により堆積する(図8(a))。次に、堆積され
たチタンナイトライド13a上に、プラズマCVD法を
用いて、アモルファスシリコン14aを堆積する(図8
(b))。次に、アンチヒューズ層14として必要とさ
れる領域のアモルファスシリコン14aのみ残るよう
に、アモルファスシリコン14aをマスキングしかつエ
ッチングを行ない、アンチヒューズ層14を形成する
(図8(c))。
【0008】次に、チタンナイトライド13aとアルミ
ニウム合金12aをマスキングしかつエッチングし、下
部電極13および第1の金属配線層12を形成する(図
8(d))。次に、第1の金属配線層12上に層間絶縁
膜17を堆積する(図8(e))。次に、上部電極15
および第2の金属配線層16のパターニングを容易にで
きるようにするために、第1の金属配線層12上の層間
絶縁膜17の平坦化を行う(図8(f))。
【0009】次に、アンチヒューズを形成する部位の
み、アモルファスシリコンからなるアンチヒューズ層1
4が露出するように、層間絶縁膜17をマスキングしか
つエッチングして、開口部18を形成する(図8
(g))。次に、露出しているアンチヒューズ層14お
よび層間絶縁膜17上に、スパッタリング法により、チ
タンナイトライド、続いてアルミニウム合金を堆積し、
その後、チタンナイトライドとアルミニウム合金からな
る層をマスキングしかつエッチングすることにより、上
部電極15および第2の金属配線層16を形成する(図
8(h))。
【0010】
【発明が解決しようとする課題】以下、従来のアンチヒ
ューズ素子で生じる問題点について、詳細に述べる。F
PGAに代表される、アンチヒューズ素子を搭載した半
導体集積回路中では、通常、複数個のアンチヒューズ素
子が形成される。上記従来のアンチヒューズ素子では、
層間絶縁膜17の平坦化を行なった後に、アンチヒュー
ズを形成する部位の層間絶縁膜17のエッチングを行な
って開口部18を形成するため、基板上に複数個のアン
チヒューズ素子を形成する場合、アンチヒューズを形成
する部位の層間絶縁膜17の開口部18の深さにばらつ
きが生じる。言い換えれば、アンチヒューズを形成する
部位の層間絶縁膜17の開口部18の深さには、層間絶
縁膜17堆積時の堆積膜厚のばらつき、および平坦化工
程時に生じる層間絶縁膜17の膜厚のばらつきに起因す
るばらつきが生じる。このアンチヒューズを形成する部
位の層間絶縁膜17の開口部18の深さにばらつきが生
じるということは、アモルファスシリコンからなるアン
チヒューズ層14を露出させる工程において、層間絶縁
膜17の下に位置するアンチヒューズ層14のエッチン
グ量がアンチヒューズ素子の形成箇所により異なり、層
間絶縁膜17をエッチングして開口部18を形成した後
のアンチヒューズ層14の膜厚にばらつきが生じるとい
うことである。アンチヒューズ層14が絶縁破壊をおこ
す電圧は、主としてアンチヒューズ層14の膜厚に依存
するため、エッチング後のアンチヒューズ層14の膜厚
のばらつきがそのまま、アンチヒューズ層14の絶縁破
壊電圧のばらつきとなる。FPGAのプログラム素子と
してアンチヒューズ素子を用いる際には、前述のアンチ
ヒューズ層14の絶縁破壊電圧のばらつきは、プログラ
ミング上および信頼性上の大きな問題点となる。なお、
現在の半導体集積回路の製造には配線間の平坦化工程が
必須であり、平坦化工程をなくすことは不可能である。
【0011】また、アンチヒューズ素子は、電気的なプ
ログラミング信号により高抵抗状態から低抵抗状態に変
化した後は、金属配線の一部として用いられるため、プ
ログラミング後は低抵抗状態を保つ必要があり、そのた
めには電極にある程度の膜厚が必要である。上記従来の
アンチヒューズ素子では、層間絶縁膜17の平坦化を行
った後にアンチヒューズを形成するため、アンチヒュー
ズを形成する部位における層間絶縁膜17の開口部18
が深くなる(500nm〜800nm)。そのため、上
部電極15を形成するための十分な膜厚のチタンナイト
ライドを容易にアンチヒューズを形成する部位における
層間絶縁膜17の開口部18の底部に堆積させることが
困難であった。なお、金属配線としてアルミニウム合金
を用い、電極材料としてチタンナイトライドを用いた従
来のアンチヒューズ素子では、アンチヒューズ層14に
接する上部電極15の膜厚が150nm未満であり、プ
ログラミング後、再度高抵抗状態になる。
【0012】また、アンチヒューズ素子の電極印加電圧
とリーク電流の関係を、ある範囲内であっても制御でき
るのであれば、回路設計上有益である。しかし、上記従
来のアンチヒューズ素子では、アンチヒューズ層14と
してアモルファスシリコンの単層膜を用いているため、
アンチヒューズ素子の電極印加電圧とリーク電流の関係
は、アモルファスシリコンの物理的電気的性質に依存し
ており、制御することが不可能であった。
【0013】この発明の目的は、アンチヒューズ層の絶
縁破壊電圧のばらつきを低減することのできるアンチヒ
ューズ素子およびその製造方法を提供することである。
さらに、この発明の他の目的は、プログラミング後に低
抵抗状態を保つことのできるアンチヒューズ素子を提供
することである。さらに、この発明の他の目的は、プロ
グラミング後に低抵抗状態を保つための十分な膜厚に上
部電極を容易に形成することのできるアンチヒューズ素
子の製造方法を提供することである。
【0014】さらに、この発明の他の目的は、電極印加
電圧とリーク電流の関係を制御することのできるアンチ
ヒューズ素子を提供することである。
【0015】
【課題を解決するための手段】請求項1記載のアンチヒ
ューズ素子は、層間絶縁膜を挟む下部配線と上部配線と
の間に形成したアンチヒューズ素子であって、下部配線
上に形成した下部電極と、この下部電極上の素子形成部
分に形成したアンチヒューズ層と、このアンチヒューズ
層と上部配線との間に形成した上部電極と、アンチヒュ
ーズ層と上部電極とのコンタクト部分を除いてアンチヒ
ューズ層,下部電極および下部配線を被覆した薄い絶縁
膜とからなることを特徴とする。
【0016】請求項2記載のアンチヒューズ素子は、請
求項1記載のアンチヒューズ素子において、下部配線お
よび上部配線がアルミニウム合金からなり、下部電極お
よび上部電極がチタンナイトライドからなり、チタンナ
イトライドのアンチヒューズ層に接する部位における膜
厚を150nm以上としたことを特徴とする。請求項3
記載のアンチヒューズ素子は、請求項1または2記載の
アンチヒューズ素子において、アンチヒューズ層が異な
る導電率を有する2種の薄膜層からなることを特徴とす
る。
【0017】請求項4記載のアンチヒューズ素子の製造
方法は、層間絶縁膜を挟む下部配線と上部配線との間に
形成したアンチヒューズ素子の製造方法であって、下部
配線上に下部電極を形成し、この下部電極上の素子形成
部分にアンチヒューズ層を形成した後、アンチヒューズ
層,下部電極および下部配線を被覆する薄い絶縁膜を形
成する工程と、薄い絶縁膜のアンチヒューズ層上をエッ
チングにより開口する工程と、薄い絶縁膜の開口部分を
塞ぐように上部電極を形成する工程と、上部電極を形成
した後、全面に層間絶縁膜を形成する工程と、層間絶縁
膜を平坦化する工程と、平坦化した層間絶縁膜の上部電
極上をエッチングにより開口する工程と、層間絶縁膜の
開口部分において上部電極と接続する上部配線を形成す
る工程とを含むことを特徴とする。
【0018】請求項5記載のアンチヒューズ素子の製造
方法は、層間絶縁膜を挟む下部配線と上部配線との間に
形成したアンチヒューズ素子の製造方法であって、下部
配線上に下部電極を形成し、この下部電極上の素子形成
部分にアンチヒューズ層を形成した後、アンチヒューズ
層,下部電極および下部配線を被覆する薄い絶縁膜を形
成する工程と、薄い絶縁膜のアンチヒューズ層上の膜厚
をドライエッチングにより薄くする工程と、ドライエッ
チングにより膜厚の薄くなったアンチヒューズ層上の薄
い絶縁膜をウェットエッチングにより除去して、薄い絶
縁膜のアンチヒューズ層上を開口する工程と、薄い絶縁
膜の開口部分を塞ぐように上部電極を形成する工程と、
上部電極を形成した後、全面に層間絶縁膜を形成する工
程と、層間絶縁膜を平坦化する工程と、平坦化した層間
絶縁膜の上部電極上をエッチングにより開口する工程
と、層間絶縁膜の開口部分において上部電極と接続する
上部配線を形成する工程とを含むことを特徴とする。
【0019】
【作用】この発明の構成によれば、薄い絶縁膜によりア
ンチヒューズ層と上部電極とのコンタクト部分を除いて
アンチヒューズ層,下部電極および下部配線を被覆した
構成としてあり、その製造方法において、下部電極上に
アンチヒューズ層を形成した後、アンチヒューズ層,下
部電極および下部配線を被覆する薄い絶縁膜を形成し、
その薄い絶縁膜のアンチヒューズ層上をエッチングによ
り開口し、この開口部分を塞ぐように上部電極を形成し
た後、全面に層間絶縁膜を形成して平坦化し、その後、
平坦化した層間絶縁膜を開口して上部電極と接続する上
部配線を形成するようにしている。このように、下部電
極,アンチヒューズ層および上部電極を形成した後、層
間絶縁膜を形成し平坦化を行うため、複数個のアンチヒ
ューズ素子を形成した場合に従来のような層間絶縁膜の
堆積時および平坦化工程時に生じる膜厚のばらつきに起
因するアンチヒューズ層の膜厚のばらつきを無くするこ
とができ、アンチヒューズ層の絶縁破壊電圧のばらつき
を低減することができる。
【0020】また、下部配線および上部配線がアルミニ
ウム合金からなり、下部電極および上部電極がチタンナ
イトライドからなり、チタンナイトライドのアンチヒュ
ーズ層に接する部位における膜厚を150nm以上とし
たことにより、プログラミング後、アンチヒューズ素子
が再び高抵抗状態となることを防止し、低抵抗状態を保
つことができる。
【0021】また、アンチヒューズ層が異なる導電率を
有する2種の薄膜層からなり、それぞれの膜厚比率を変
えることにより、アンチヒューズ素子における電極印加
電圧とリーク電流の関係を制御することができる。ま
た、製造方法において、薄い絶縁膜のアンチヒューズ層
上を開口する工程を、薄い絶縁膜のアンチヒューズ層上
の膜厚をドライエッチングにより薄くし、この膜厚の薄
くなったアンチヒューズ層上の薄い絶縁膜をウェットエ
ッチングにより除去してアンチヒューズ層上を開口する
ことにより、アンチヒューズ層上の開口部の径が薄い絶
縁膜の表面にいく程大きくなるため、開口部分を塞ぐよ
うに形成される上部電極を、プログラミング後に低抵抗
状態を保つための十分な膜厚に容易に形成することがで
きる。
【0022】
【実施例】まず、この発明の第1の実施例について、図
面を参照しながら説明する。図1はこの発明の第1の実
施例のアンチヒューズ素子の断面構造図である。図1に
おいて、1は絶縁基板、2はアルミニウム合金からなる
第1の金属配線層(下部配線)、3はチタンナイトライ
ドからなる下部電極、4はアモルファスシリコンからな
るアンチヒューズ層、5は二酸化シリコンからなる第1
の層間絶縁膜(薄い絶縁膜)、6はチタンナイトライド
からなる上部電極、7はアルミニウム合金からなる第2
の金属配線層(上部配線)、8は第1の金属配線層2と
第2の金属配線層7を電気的に絶縁するための二酸化シ
リコンからなる第2の層間絶縁膜(層間絶縁膜)、9は
アンチヒューズを形成する部位における第2の層間絶縁
膜8の開口部である。
【0023】以下にこの発明の第1の実施例のアンチヒ
ューズ素子の構成を説明する。図1において、第1の金
属配線層2および第2の金属配線層7は、半導体集積回
路の回路要素であり、第1の金属配線層2と第2の金属
配線層7とは、アンチヒューズが形成されている部位お
よび回路設計上必要とされた接点以外の範囲では、第1
の層間絶縁膜5および第2の層間絶縁膜8により電気的
に絶縁されている。下部電極3は第1の金属配線層2上
にあり、第1の金属配線層2と電気的に導通している。
アモルファスシリコンからなるアンチヒューズ層4は、
その下面で下部電極3と接しており、さらにその上面で
上部電極6と接している。上部電極6は、その下面でア
ンチヒューズ層4および第1の層間絶縁膜5と接してい
る。さらに上部電極6は、その上面で第2の金属配線層
7と接し、第2の金属配線層7と電気的に導通してい
る。この実施例では、アンチヒューズ層4と上部電極6
とのコンタクト部分を除いてアンチヒューズ層4,下部
電極3および第1の金属配線層2を、薄い第1の層間絶
縁膜5で被覆している。
【0024】このように構成されるこの実施例のアンチ
ヒューズ素子の製造方法を図2を参照しながら説明す
る。図2(a)〜(k)はこの発明の第1の実施例のア
ンチヒューズ素子の製造工程を示す工程断面図である。
図2において、2aは第1の金属配線層2となるアルミ
ニウム合金、3aは下部電極3となるチタンナイトライ
ド、4aはアンチヒューズ層4となるアモルファスシリ
コンであり、図1と同一のものには同一符号を付してい
る。
【0025】まず、絶縁基板1上にアルミニウム合金2
aを800nm、続いてチタンナイトライド3aを15
0nmをスパッタリング法により堆積する(図2
(a))。続いて、堆積されたチタンナイトライド3a
上に、プラズマCVD法を用いて、アモルファスシリコ
ン4aを150nm堆積する(図2(b))。次に、ア
ンチヒューズ層4として必要とされる領域のアモルファ
スシリコン4aのみ残るように、アモルファスシリコン
4aをマスキングしかつエッチングを行ない、アンチヒ
ューズ層4を形成する(図2(c))。
【0026】次に、チタンナイトライド3aとアルミニ
ウム合金2aをマスキングしかつエッチングし、下部電
極3と第1の金属配線層2を形成する(図2(d))。
次に、プラズマCVD法を用いて、第1の金属配線層2
および絶縁基板1上に二酸化シリコンからなる第1の層
間絶縁膜5を150nm堆積する(図2(e))。
【0027】次に、第1の層間絶縁膜5をマスキングし
かつエッチングして、アンチヒューズを形成する部位の
み、アモルファスシリコンからなるアンチヒューズ層4
を露出させる(図2(f))。このとき、第1の層間絶
縁膜5は薄く、均厚であるため、第1の層間絶縁膜5の
エッチングによりアンチヒューズ層4の膜厚はばらつか
ない。
【0028】次に、第1の層間絶縁膜5上、およびアン
チヒューズを形成する部位のみ露出しているアンチヒュ
ーズ層4上に、スパッタリング法によりチタンナイトラ
イドを200nm堆積した後、アンチヒューズ層4の直
上のみにチタンナイトライドが残るように、チタンナイ
トライドをマスキングしかつエッチングして、上部電極
6を形成する(図2(g))。
【0029】次に、第1の金属配線層2と第2の金属配
線層7を電気的に絶縁するために、また第1の金属配線
層2と第2の金属配線層7との間の平坦化材料として、
第2の層間絶縁膜8を、プラズマCVD法により、20
00nm堆積する(図2(h))。次に、第2の金属配
線層7のパターニングを容易にできるようにするため
に、段差を持った第2の層間絶縁膜8の凸部分のみを、
レジストエッチバック法もしくは化学的機械研磨法を用
いてエッチングし、絶縁基板1上の第2の層間絶縁膜8
の平坦化を行う(図2(i))。
【0030】次に、上部電極6と第2の金属配線層7と
を接触させる開口部9を形成するために、第2の層間絶
縁膜8をマスキングしかつエッチングして、第2の層間
絶縁膜8から上部電極6を露出させる(図2(j))。
次に、露出している上部電極6上および第2の層間絶縁
膜8上に、スパッタリング法により、アルミニウム合金
を堆積した後、そのアルミニウム合金をマスキングしか
つエッチングすることにより、第2の金属配線層7を形
成する(図2(k))。
【0031】以上のようにこの第1の実施例によれば、
薄い第1の層間絶縁膜5によりアンチヒューズ層4と上
部電極6とのコンタクト部分を除いてアンチヒューズ層
4,下部電極3および下部配線2を被覆した構成として
あり、その製造方法において、下部電極3上にアンチヒ
ューズ層4を形成した後、アンチヒューズ層4,下部電
極3および下部配線2を被覆する第1の層間絶縁膜5を
形成し、その第1の層間絶縁膜5のアンチヒューズ層4
上をエッチングにより開口し、この開口部分を塞ぐよう
に上部電極6を形成した後、全面に第2の層間絶縁膜8
を形成して平坦化し、その後、平坦化した第2の層間絶
縁膜8を開口して上部電極6と接続する上部配線7を形
成するようにしている。このように、下部電極3,アン
チヒューズ層4および上部電極6を形成した後、第2の
層間絶縁膜8を形成し平坦化を行うため、複数個のアン
チヒューズ素子を形成した場合に従来のような層間絶縁
膜の堆積時および平坦化工程時に生じる膜厚のばらつき
に起因するアンチヒューズ層4の膜厚のばらつきを無く
することができ、アンチヒューズ層4の絶縁破壊電圧の
ばらつきを低減することができる。その結果、アンチヒ
ューズ層4の絶縁破壊電圧が安定し、良好なプログラミ
ング特性および高信頼性を有するアンチヒューズ素子を
得ることができる。
【0032】次に、この発明の第2の実施例について、
図面を参照しながら説明する。図3はこの発明の第2の
実施例のアンチヒューズ素子の断面構造図である。図3
において、1は絶縁基板、2はアルミニウム合金からな
る第1の金属配線層(下部配線)、3はチタンナイトラ
イドからなる下部電極、4はシリコンナイトライド4b
およびその上に形成されたアモルファスシリコン4aか
らなるアンチヒューズ層、5は二酸化シリコンからなる
第1の層間絶縁膜(薄い絶縁膜)、6はチタンナイトラ
イドからなる上部電極、7はアルミニウム合金からなる
第2の金属配線層(上部配線)、8は第1の金属配線層
2と第2の金属配線層7を電気的に絶縁するための二酸
化シリコンからなる第2の層間絶縁膜(層間絶縁膜)、
9はアンチヒューズを形成する部位における第2の層間
絶縁膜8の開口部である。
【0033】以下にこの発明の第2の実施例のアンチヒ
ューズ素子の構成を説明する。図3において、第1の金
属配線層2および第2の金属配線層7は、半導体集積回
路の回路要素であり、第1の金属配線層2と第2の金属
配線層7とは、アンチヒューズが形成されている部位お
よび回路設計上必要とされた接点以外の範囲では、第1
の層間絶縁膜5および第2の層間絶縁膜8により電気的
に絶縁されている。下部電極3は第1の金属配線層2上
にあり、第1の金属配線層2と電気的に導通している。
シリコンナイトライド4bおよびアモルファスシリコン
4aからなるアンチヒューズ層4は、その下面で下部電
極3と接しており、さらにその上面で上部電極6と接し
ている。上部電極6は、その下面でアンチヒューズ層4
および第1の層間絶縁膜5と接している。さらに上部電
極6は、その上面で第2の金属配線層7と接し、第2の
金属配線層7と電気的に導通している。この実施例で
は、アンチヒューズ層4と上部電極6とのコンタクト部
分を除いてアンチヒューズ層4,下部電極3および第1
の金属配線層2を、薄い第1の層間絶縁膜5で被覆して
いる。
【0034】このように構成されるこの実施例のアンチ
ヒューズ素子の製造方法を図4を参照しながら説明す
る。図4(a)〜(l)はこの発明の第2の実施例のア
ンチヒューズ素子の製造工程を示す工程断面図である。
図4において、2aは第1の金属配線層2となるアルミ
ニウム合金、3aは下部電極3となるチタンナイトライ
ドであり、図3と同一のものには同一符号を付してい
る。
【0035】まず、絶縁基板1上にアルミニウム合金2
aを800nm、続いてチタンナイトライド3aを15
0nmをスパッタリング法により堆積する(図4
(a))。続いて、堆積されたチタンナイトライド3a
上に、プラズマCVD法を用いて、シリコンナイトライ
ド4bを10nm、その上にアモルファスシリコン4a
を100nm堆積する(図4(b))。
【0036】次に、アンチヒューズ層4として必要とさ
れる領域のアモルファスシリコン4aおよびシリコンナ
イトライド4bのみ残るように、アモルファスシリコン
4aとシリコンナイトライド4bからなる積層膜をマス
キングしかつエッチングを行ない、アンチヒューズ層4
を形成する(図4(c))。次に、チタンナイトライド
3aとアルミニウム合金2aをマスキングしかつエッチ
ングし、下部電極3と第1の金属配線層2を形成する
(図4(d))。
【0037】次に、プラズマCVD法を用いて、第1の
金属配線層2および絶縁基板1上に二酸化シリコンから
なる第1の層間絶縁膜5を150nm堆積する(図4
(e))。次に、第1の層間絶縁膜5をマスキングし、
かつRIE(Reactive−Ion−Etchin
g)法により、フレオン系のガスを用いて異方性にドラ
イエッチングを行い第1の層間絶縁膜5を約100nm
エッチングし(図4(f))、その後エッチングマスク
を除去せずに、そのまま弗酸水溶液を用いてアンチヒュ
ーズ層4上に残っている第1の層間絶縁膜5をウェット
エッチング法によりエッチングして、アンチヒューズを
形成する部位のみ、アンチヒューズ層4を露出させる
(図4(g))。このとき、ウェットエッチングでは第
1の層間絶縁膜5を等方的にエッチングするため、マス
キングされなかったアンチヒューズを形成する部位のエ
ッチング後の形状は第1の層間絶縁膜5の表面に近づく
ほど広くなる。なお、薄くて均厚な第1の層間絶縁膜5
のエッチングによってアンチヒューズ層4の膜厚はばら
つかない。
【0038】次に、第1の層間絶縁膜5上、およびアン
チヒューズを形成する部位のみ露出しているアンチヒュ
ーズ層4上に、スパッタリング法によりチタンナイトラ
イドを200nm堆積した後、アンチヒューズ層4の直
上のみにチタンナイトライドが残るように、チタンナイ
トライドをマスキングしかつエッチングして、上部電極
6を形成する(図4(h))。このとき、アンチヒュー
ズを形成する部位の径が第1の層間絶縁膜5の表面に近
づくほど大きくなっているため、アンチヒューズ層4に
接している部分におけるチタンナイトライドの膜厚は、
ほぼ200nmとなる。
【0039】次に、第1の金属配線層2と第2の金属配
線層7を電気的に絶縁するために、また第1の金属配線
層2と第2の金属配線層7との間の平坦化材料として、
第2の層間絶縁膜8を、プラズマCVD法により、20
00nm堆積する(図4(i))。次に、第2の金属配
線層7のパターニングを容易にできるようにするため
に、段差を持った第2の層間絶縁膜8の凸部分のみを、
レジストエッチバック法もしくは化学的機械研磨法を用
いてエッチングし、絶縁基板1上の第2の層間絶縁膜8
の平坦化を行う(図4(j))。
【0040】次に、上部電極6と第2の金属配線層7と
を接触させる開口部9を形成するために、第2の層間絶
縁膜8をマスキングしかつエッチングして、第2の層間
絶縁膜8から上部電極6を露出させる(図4(k))。
次に、露出している上部電極6上および第2の層間絶縁
膜8上に、スパッタリング法により、アルミニウム合金
を堆積した後、そのアルミニウム合金をマスキングしか
つエッチングすることにより、第2の金属配線層7を形
成する(図4(l))。
【0041】図5に、第2の実施例において、上部電極
6および下部電極3として用いるチタンナイトライドの
膜厚を100nm,125nm,150nm,175n
m,200nmと変化させた場合のアンチヒューズ素子
に、定電流を印加した際の印加時間と抵抗との関係を示
す。図5より、上部電極6および下部電極3として用い
るチタンナイトライドの膜厚が150nm以上で抵抗変
化が殆ど生じないことは明かである。
【0042】図6に、第2の実施例において、アンチヒ
ューズ層4であるアモルファスシリコン4aとシリコン
ナイトライド4bの膜厚比率を変化させた場合のアンチ
ヒューズ素子の電極印加電圧とリーク電流との関係を示
す。図6において、破線はアモルファスシリコン/シ
リコンナイトライド=100nm/10nmの条件とし
た場合であり、実線はシリコンナイトライド/アモル
ファスシリコン=10nm/100nmの条件とした場
合である。
【0043】図6より、アンチヒューズ層4であるアモ
ルファスシリコン4aとシリコンナイトライド4bの膜
構成を任意に選択することにより、電極印加電圧とリー
ク電流を制御することができることは明かである。以上
のようにこの第2の実施例によれば、第1の実施例の効
果に加えて、第1の層間絶縁膜5のアンチヒューズ層4
上を開口する工程を、第1の層間絶縁膜5のアンチヒュ
ーズ層4上の膜厚をドライエッチングにより薄くし、こ
の膜厚の薄くなったアンチヒューズ層4上の第1の層間
絶縁膜5をウェットエッチングにより除去してアンチヒ
ューズ層4上を開口することにより、アンチヒューズ層
4上の開口部の径が第1の層間絶縁膜5の表面にいく程
大きくなるため、開口部分を塞ぐように形成される上部
電極6を、プログラミング後に低抵抗状態を保つための
十分な膜厚に容易に形成することができる。
【0044】また、第1の金属配線層2および第2の金
属配線層7がアルミニウム合金からなり、下部電極3お
よび上部電極6がチタンナイトライドからなり、そのチ
タンナイトライドのアンチヒューズ層4に接する部位に
おける膜厚を150nm以上としたことにより、プログ
ラミング後、アンチヒューズ素子が再び高抵抗状態とな
ることを防止し、低抵抗状態を保つことができる。
【0045】また、アンチヒューズ層4が異なる導電率
を有する2種の薄膜層(アモルファスシリコン4aとシ
リコンナイトライド4b)からなり、それぞれの膜厚比
率を変えることにより、アンチヒューズ素子における電
極印加電圧とリーク電流の関係を制御することができ
る。
【0046】
【発明の効果】この発明の構成によれば、薄い絶縁膜に
よりアンチヒューズ層と上部電極とのコンタクト部分を
除いてアンチヒューズ層,下部電極および下部配線を被
覆した構成としてあり、その製造方法において、下部電
極上にアンチヒューズ層を形成した後、アンチヒューズ
層,下部電極および下部配線を被覆する薄い絶縁膜を形
成し、その薄い絶縁膜のアンチヒューズ層上をエッチン
グにより開口し、この開口部分を塞ぐように上部電極を
形成した後、全面に層間絶縁膜を形成して平坦化し、そ
の後、平坦化した層間絶縁膜を開口して上部電極と接続
する上部配線を形成するようにしている。このように、
下部電極,アンチヒューズ層および上部電極を形成した
後、層間絶縁膜を形成し平坦化を行うため、複数個のア
ンチヒューズ素子を形成した場合に従来のような層間絶
縁膜の堆積時および平坦化工程時に生じる膜厚のばらつ
きに起因するアンチヒューズ層の膜厚のばらつきを無く
することができ、アンチヒューズ層の絶縁破壊電圧のば
らつきを低減することができる。
【0047】また、下部配線および上部配線がアルミニ
ウム合金からなり、下部電極および上部電極がチタンナ
イトライドからなり、チタンナイトライドのアンチヒュ
ーズ層に接する部位における膜厚を150nm以上とし
たことにより、プログラミング後、アンチヒューズ素子
が再び高抵抗状態となることを防止し、低抵抗状態を保
つことができる。
【0048】また、アンチヒューズ層が異なる導電率を
有する2種の薄膜層からなり、それぞれの膜厚比率を変
えることにより、アンチヒューズ素子における電極印加
電圧とリーク電流の関係を制御することができる。ま
た、製造方法において、薄い絶縁膜のアンチヒューズ層
上を開口する工程を、薄い絶縁膜のアンチヒューズ層上
の膜厚をドライエッチングにより薄くし、この膜厚の薄
くなったアンチヒューズ層上の薄い絶縁膜をウェットエ
ッチングにより除去してアンチヒューズ層上を開口する
ことにより、アンチヒューズ層上の開口部の径が薄い絶
縁膜の表面にいく程大きくなるため、開口部分を塞ぐよ
うに形成される上部電極を、プログラミング後に低抵抗
状態を保つための十分な膜厚に容易に形成することがで
きる。
【図面の簡単な説明】
【図1】この発明の第1の実施例のアンチヒューズ素子
の断面構造図。
【図2】この発明の第1の実施例のアンチヒューズ素子
の製造工程を示す工程断面図。
【図3】この発明の第2の実施例のアンチヒューズ素子
の断面構造図。
【図4】この発明の第2の実施例のアンチヒューズ素子
の製造工程を示す工程断面図。
【図5】この発明の第2の実施例において、上部電極お
よび下部電極として用いるチタンナイトライドの膜厚を
変化させ、定電流を印加した際の印加時間と抵抗との関
係を示す図。
【図6】この発明の第2の実施例において、アンチヒュ
ーズ層であるアモルファスシリコンとシリコンナイトラ
イドの膜構成を変化させた場合のアンチヒューズ素子の
電極印加電圧とリーク電流との関係を示す図。
【図7】従来のアンチヒューズ素子の断面構造図。
【図8】従来のアンチヒューズ素子の製造工程を示す工
程断面図。
【符号の説明】
1 絶縁基板 2 第1の金属配線層(下部配線) 3 下部電極 4 アンチヒューズ層 4a アモルファスシリコン 4b シリコンナイトライド 5 第1の層間絶縁膜(薄い絶縁膜) 6 上部電極 7 第2の金属配線層(上部配線) 8 第2の層間絶縁膜(層間絶縁膜)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜を挟む下部配線と上部配線と
    の間に形成したアンチヒューズ素子であって、 前記下部配線上に形成した下部電極と、この下部電極上
    の素子形成部分に形成したアンチヒューズ層と、このア
    ンチヒューズ層と前記上部配線との間に形成した上部電
    極と、前記アンチヒューズ層と前記上部電極とのコンタ
    クト部分を除いて前記アンチヒューズ層,前記下部電極
    および前記下部配線を被覆した薄い絶縁膜とからなるこ
    とを特徴とするアンチヒューズ素子。
  2. 【請求項2】 下部配線および上部配線がアルミニウム
    合金からなり、下部電極および上部電極がチタンナイト
    ライドからなり、前記チタンナイトライドのアンチヒュ
    ーズ層に接する部位における膜厚を150nm以上とし
    たことを特徴とする請求項1記載のアンチヒューズ素
    子。
  3. 【請求項3】 アンチヒューズ層が異なる導電率を有す
    る2種の薄膜層からなることを特徴とする請求項1また
    は2記載のアンチヒューズ素子。
  4. 【請求項4】 層間絶縁膜を挟む下部配線と上部配線と
    の間に形成したアンチヒューズ素子の製造方法であっ
    て、 前記下部配線上に下部電極を形成し、この下部電極上の
    素子形成部分にアンチヒューズ層を形成した後、前記ア
    ンチヒューズ層,前記下部電極および前記下部配線を被
    覆する薄い絶縁膜を形成する工程と、 前記薄い絶縁膜の前記アンチヒューズ層上をエッチング
    により開口する工程と、 前記薄い絶縁膜の開口部分を塞ぐように上部電極を形成
    する工程と、 前記上部電極を形成した後、全面に前記層間絶縁膜を形
    成する工程と、 前記層間絶縁膜を平坦化する工程と、 平坦化した前記層間絶縁膜の前記上部電極上をエッチン
    グにより開口する工程と、 前記層間絶縁膜の開口部分において前記上部電極と接続
    する前記上部配線を形成する工程とを含むことを特徴と
    するアンチヒューズ素子の製造方法。
  5. 【請求項5】 層間絶縁膜を挟む下部配線と上部配線と
    の間に形成したアンチヒューズ素子の製造方法であっ
    て、 前記下部配線上に下部電極を形成し、この下部電極上の
    素子形成部分にアンチヒューズ層を形成した後、前記ア
    ンチヒューズ層,前記下部電極および前記下部配線を被
    覆する薄い絶縁膜を形成する工程と、 前記薄い絶縁膜の前記アンチヒューズ層上の膜厚をドラ
    イエッチングにより薄くする工程と、 ドライエッチングにより膜厚の薄くなった前記アンチヒ
    ューズ層上の前記薄い絶縁膜をウェットエッチングによ
    り除去して、前記薄い絶縁膜の前記アンチヒューズ層上
    を開口する工程と、 前記薄い絶縁膜の開口部分を塞ぐように上部電極を形成
    する工程と、 前記上部電極を形成した後、全面に前記層間絶縁膜を形
    成する工程と、 前記層間絶縁膜を平坦化する工程と、 平坦化した前記層間絶縁膜の前記上部電極上をエッチン
    グにより開口する工程と、 前記層間絶縁膜の開口部分において前記上部電極と接続
    する前記上部配線を形成する工程とを含むことを特徴と
    するアンチヒューズ素子の製造方法。
JP6051195A 1995-03-20 1995-03-20 アンチヒューズ素子およびその製造方法 Pending JPH08264653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6051195A JPH08264653A (ja) 1995-03-20 1995-03-20 アンチヒューズ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6051195A JPH08264653A (ja) 1995-03-20 1995-03-20 アンチヒューズ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08264653A true JPH08264653A (ja) 1996-10-11

Family

ID=13144421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6051195A Pending JPH08264653A (ja) 1995-03-20 1995-03-20 アンチヒューズ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08264653A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541363B2 (en) * 1996-10-17 2003-04-01 Guobiao Zhang Antifuse manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541363B2 (en) * 1996-10-17 2003-04-01 Guobiao Zhang Antifuse manufacturing process

Similar Documents

Publication Publication Date Title
US6498057B1 (en) Method for implementing SOI transistor source connections using buried dual rail distribution
JPH07142585A (ja) 半導体デバイス上にアンチヒューズ構造を形成する方法及び同構造
JPH08204014A (ja) 半導体装置とその製造方法
US5600170A (en) Interconnection structure of semiconductor device
US5949100A (en) Integrate circuit device including expanded contact holes and related structures
JPH10335459A (ja) 半導体装置およびその製造方法
JPH11297820A (ja) 半導体装置の製造方法
JPH08264653A (ja) アンチヒューズ素子およびその製造方法
KR20040007155A (ko) Mim 구조의 커패시터 제조방법
JPH05343527A (ja) 改善された金属−対−金属アンチヒューズ構造とその作製方法
JPH06163702A (ja) プログラム可能コンタクト構成体及び方法
JPH08316322A (ja) アンチヒューズ素子およびその製造方法
JP2001148423A (ja) 半導体装置の製造方法
KR100498855B1 (ko) 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법
JP3206308B2 (ja) プログラマブル素子の製造方法
JP2002141472A (ja) 半導体装置及びその製造方法
JP2956234B2 (ja) 半導体メモリ装置とその製造方法
KR100536625B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0955475A (ja) 半導体装置とその製造方法
JPH11145305A (ja) 半導体装置の製造方法
JPH1168047A (ja) 半導体装置の製造方法およびキャパシタ
JPH09205147A (ja) 半導体装置及びその製造方法
JPH0595048A (ja) 半導体集積回路装置の製造方法
JPH0927548A (ja) アンチヒューズ素子およびその製造方法