JPH08263463A - プロセッサ初期診断装置及びその方法 - Google Patents
プロセッサ初期診断装置及びその方法Info
- Publication number
- JPH08263463A JPH08263463A JP7061140A JP6114095A JPH08263463A JP H08263463 A JPH08263463 A JP H08263463A JP 7061140 A JP7061140 A JP 7061140A JP 6114095 A JP6114095 A JP 6114095A JP H08263463 A JPH08263463 A JP H08263463A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- storage means
- cache
- setting program
- initial diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims description 140
- 238000000034 method Methods 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims description 86
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】初期診断設定プログラムの実行速度を高速化す
る。 【構成】プロセッサモジュール１２はプロセッサ１３と
キャッシュ記憶手段１４とを有し、記憶手段２０はプロ
セッサ１３及びキャッシュ記憶手段を診断する初期診断
設定プログラム２１を記憶し、アドレス割振手段１９は
プロセッサ１３がキャッシュ記憶手段１４をアクセスた
めにプロセッサ１３のアドレスをキャッシュ記憶手段１
４のアドレスに対応付けて割り振り、走行手段１８はア
ドレス割振手段１９により割り振られたキャッシュ記憶
手段１４のアドレスに記憶手段２０に記憶された初期診
断設定プログラム２１を読み出して実行する。
る。 【構成】プロセッサモジュール１２はプロセッサ１３と
キャッシュ記憶手段１４とを有し、記憶手段２０はプロ
セッサ１３及びキャッシュ記憶手段を診断する初期診断
設定プログラム２１を記憶し、アドレス割振手段１９は
プロセッサ１３がキャッシュ記憶手段１４をアクセスた
めにプロセッサ１３のアドレスをキャッシュ記憶手段１
４のアドレスに対応付けて割り振り、走行手段１８はア
ドレス割振手段１９により割り振られたキャッシュ記憶
手段１４のアドレスに記憶手段２０に記憶された初期診
断設定プログラム２１を読み出して実行する。
Description
【０００１】
【産業上の利用分野】本発明は複数のプロセッサが共通
バスを通して並列処理を実行するマルチプロセッサシス
テムにおいてプロセッサの初期診断を行うプロセッサ初
期診断装置及びその方法に関する。
バスを通して並列処理を実行するマルチプロセッサシス
テムにおいてプロセッサの初期診断を行うプロセッサ初
期診断装置及びその方法に関する。
【０００２】
【従来の技術】近年、情報処理における高性能データベ
ース検索、科学技術分野における画像処理などの並列処
理に対して市場の要求が高まっている。この要求に対応
するために複数のプロセッサを接続したマルチプロセッ
サシステムが提供される。特に、プロセッサとメモリと
をプロセッサモジュールとして独立させ、このプロセッ
サモジュールを共通バスを介して複数結合して並列処理
を行うマルチプロセッサシステムが提供される。
ース検索、科学技術分野における画像処理などの並列処
理に対して市場の要求が高まっている。この要求に対応
するために複数のプロセッサを接続したマルチプロセッ
サシステムが提供される。特に、プロセッサとメモリと
をプロセッサモジュールとして独立させ、このプロセッ
サモジュールを共通バスを介して複数結合して並列処理
を行うマルチプロセッサシステムが提供される。
【０００３】前記マルチプロセッサシステムにおいて
は、メモリを１つないし複数のプロセッサのグループ毎
に分散させて配置し、各プロセッサが分散メモリをアク
セスする。マルチプロセッサシステムは前記共通バスに
対する負荷を軽減することで複数のプロセッサにより並
列処理を行う。さらに、互いのプロセッサが共通バスを
介して直接にアクセスできる分散共有メモリをもつマル
チプロセッサシステムもある。
は、メモリを１つないし複数のプロセッサのグループ毎
に分散させて配置し、各プロセッサが分散メモリをアク
セスする。マルチプロセッサシステムは前記共通バスに
対する負荷を軽減することで複数のプロセッサにより並
列処理を行う。さらに、互いのプロセッサが共通バスを
介して直接にアクセスできる分散共有メモリをもつマル
チプロセッサシステムもある。
【０００４】このような分散共有メモリをもつマルチプ
ロセッサシステムにおいて、いずれかのプロセッサモジ
ュールが異常である場合もある。このため、各プロセッ
サは初期診断設定プログラムを実行することによりプロ
セッサモジュールが正常か異常であるかを診断してい
た。この場合、電源を投入し、プロセッサが共通バスに
接続された分散共有メモリとしてのリードオンリーメモ
リ（ＲＯＭ）に格納された初期診断設定プログラムを実
行することで前記診断を行っていた。
ロセッサシステムにおいて、いずれかのプロセッサモジ
ュールが異常である場合もある。このため、各プロセッ
サは初期診断設定プログラムを実行することによりプロ
セッサモジュールが正常か異常であるかを診断してい
た。この場合、電源を投入し、プロセッサが共通バスに
接続された分散共有メモリとしてのリードオンリーメモ
リ（ＲＯＭ）に格納された初期診断設定プログラムを実
行することで前記診断を行っていた。
【０００５】しかし、ＲＯＭに格納された初期診断設定
プログラムを複数のプロセッサが実行した場合、共通バ
スの負荷が上がるため、性能が低下する。また、図８に
示すようなやり方もある。まず、電源を投入し（ステッ
プ１００１）、プロセッサは第１の初期診断設定プログ
ラムで主記憶メモリを診断設定する（ステップ１００
２）。その後、ＲＯＭに格納された第２の初期診断設定
プログラムでキャッシュメモリを診断設定し（ステップ
１００３）、ＲＯＭに格納された第３の初期診断設定プ
ログラムを主記憶メモリに展開する（ステップ１００
４）。
プログラムを複数のプロセッサが実行した場合、共通バ
スの負荷が上がるため、性能が低下する。また、図８に
示すようなやり方もある。まず、電源を投入し（ステッ
プ１００１）、プロセッサは第１の初期診断設定プログ
ラムで主記憶メモリを診断設定する（ステップ１００
２）。その後、ＲＯＭに格納された第２の初期診断設定
プログラムでキャッシュメモリを診断設定し（ステップ
１００３）、ＲＯＭに格納された第３の初期診断設定プ
ログラムを主記憶メモリに展開する（ステップ１００
４）。
【０００６】そして、キャッシュコントローラを動作さ
せることにより主記憶メモリから第３の初期診断設定プ
ログラムをキャッシュメモリにローディングし（ステッ
プ１００５）、プロセッサがキャッシュメモリ上の第３
の初期診断設定プログラムを実行していた（ステップ１
００６）。
せることにより主記憶メモリから第３の初期診断設定プ
ログラムをキャッシュメモリにローディングし（ステッ
プ１００５）、プロセッサがキャッシュメモリ上の第３
の初期診断設定プログラムを実行していた（ステップ１
００６）。
【０００７】
【発明が解決しようとする課題】しかしながら、前記初
期診断設定プログラムをＲＯＭ上で実行した場合には、
ＲＯＭ自体のアクセス速度が遅い。また、ＲＯＭとプロ
セッサモジュールとの間に大規模集積回路（ＬＳＩ）が
介在した場合には、その処理時間が余分にかかる。この
ため、ＲＯＭ上の前記プログラムを実行する場合には、
主記憶メモリやキャッシュメモリ上にあるプログラムを
実行するよりも多くの時間がかかっていた。
期診断設定プログラムをＲＯＭ上で実行した場合には、
ＲＯＭ自体のアクセス速度が遅い。また、ＲＯＭとプロ
セッサモジュールとの間に大規模集積回路（ＬＳＩ）が
介在した場合には、その処理時間が余分にかかる。この
ため、ＲＯＭ上の前記プログラムを実行する場合には、
主記憶メモリやキャッシュメモリ上にあるプログラムを
実行するよりも多くの時間がかかっていた。
【０００８】また、前述したように、初期設定診断プロ
グラムを主記憶メモリ及びキャッシュメモリで実行する
場合には、主記憶メモリ及びキャッシュメモリの診断設
定が必要であった。この主記憶メモリの初期診断設定は
ＲＯＭ上の初期診断設定プログラムにより行われるた
め、かなりの時間がかかっていた。
グラムを主記憶メモリ及びキャッシュメモリで実行する
場合には、主記憶メモリ及びキャッシュメモリの診断設
定が必要であった。この主記憶メモリの初期診断設定は
ＲＯＭ上の初期診断設定プログラムにより行われるた
め、かなりの時間がかかっていた。
【０００９】本発明の目的は、初期診断設定プログラム
の実行速度を向上することのできるプロセッサ初期診断
装置及びその方法を提供することにある。
の実行速度を向上することのできるプロセッサ初期診断
装置及びその方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明のプロセッサ初期
診断装置は、前記課題を解決するため、以下の手段を採
用した。
診断装置は、前記課題を解決するため、以下の手段を採
用した。
【００１１】＜本発明のプロセッサ初期診断装置の要旨
＞本発明は第１の発明として図１に示したようにプロセ
ッサモジュール１２と、記憶手段２０と、アドレス割振
手段１９、診断実行手段１８を備える（請求項１に対
応）。
＞本発明は第１の発明として図１に示したようにプロセ
ッサモジュール１２と、記憶手段２０と、アドレス割振
手段１９、診断実行手段１８を備える（請求項１に対
応）。
【００１２】以下、その構成を説明する。 （プロセッサモジュール）プロセッサモジュール１２は
プロセッサ１３と前記プロセッサ１３に接続されるキャ
ッシュ記憶手段１４とを有するとともに共通バス６に接
続される。キャッシュ記憶手段１４は小容量で高速に書
き込み読み出し可能なキャッシュメモリなどである。 （記憶手段）記憶手段２０は前記プロセッサ１３及びキ
ャッシュ記憶手段を診断する初期診断設定プログラム２
１を記憶するとともに共通バスに接続され、例えば、Ｒ
ＯＭ、ハードディスク、磁気ディスクなどである。 （アドレス割振手段）アドレス割振手段１９は前記プロ
セッサ１３が前記キャッシュ記憶手段１４をアクセスす
るためにプロセッサ１３のアドレスを前記キャッシュ記
憶手段１４のアドレスに対応付けて割り振る。ここで、
アドレス割振手段１９はプロセッサ内に設けてもよい。 （診断実行手段）診断実行手段１８は前記アドレス割振
手段１９により割り振られた前記キャッシュ記憶手段１
４のアドレスに前記記憶手段２０に記憶された初期診断
設定プログラム２１を読み出し初期診断設定プログラム
２１を実行する。診断実行手段１８はプロセッサ内に設
けてもよい。
プロセッサ１３と前記プロセッサ１３に接続されるキャ
ッシュ記憶手段１４とを有するとともに共通バス６に接
続される。キャッシュ記憶手段１４は小容量で高速に書
き込み読み出し可能なキャッシュメモリなどである。 （記憶手段）記憶手段２０は前記プロセッサ１３及びキ
ャッシュ記憶手段を診断する初期診断設定プログラム２
１を記憶するとともに共通バスに接続され、例えば、Ｒ
ＯＭ、ハードディスク、磁気ディスクなどである。 （アドレス割振手段）アドレス割振手段１９は前記プロ
セッサ１３が前記キャッシュ記憶手段１４をアクセスす
るためにプロセッサ１３のアドレスを前記キャッシュ記
憶手段１４のアドレスに対応付けて割り振る。ここで、
アドレス割振手段１９はプロセッサ内に設けてもよい。 （診断実行手段）診断実行手段１８は前記アドレス割振
手段１９により割り振られた前記キャッシュ記憶手段１
４のアドレスに前記記憶手段２０に記憶された初期診断
設定プログラム２１を読み出し初期診断設定プログラム
２１を実行する。診断実行手段１８はプロセッサ内に設
けてもよい。
【００１３】本発明は以下の付加的構成要素を付加して
も成立する。その他の付加的構成要素とは、さらに、前
記初期診断設定プログラムを記憶する主記憶手段３０
と、前記主記憶手段に記憶された初期診断設定プログラ
ムをキャッシュ記憶手段１４に読み出すキャッシュ制御
手段１５とを備える。前記診断実行手段１８は、キャッ
シュ記憶手段１４に記憶された初期診断設定プログラム
２１で主記憶手段３０を診断設定し、記憶手段２０に記
憶された初期診断設定プログラム２１を主記憶手段３０
に読み出し、キャッシュ制御手段１５を動作させること
によりキャッシュ記憶手段１４に記憶された初期診断設
定プログラムでプロセッサを診断する（請求項２に対
応）。
も成立する。その他の付加的構成要素とは、さらに、前
記初期診断設定プログラムを記憶する主記憶手段３０
と、前記主記憶手段に記憶された初期診断設定プログラ
ムをキャッシュ記憶手段１４に読み出すキャッシュ制御
手段１５とを備える。前記診断実行手段１８は、キャッ
シュ記憶手段１４に記憶された初期診断設定プログラム
２１で主記憶手段３０を診断設定し、記憶手段２０に記
憶された初期診断設定プログラム２１を主記憶手段３０
に読み出し、キャッシュ制御手段１５を動作させること
によりキャッシュ記憶手段１４に記憶された初期診断設
定プログラムでプロセッサを診断する（請求項２に対
応）。
【００１４】また、第２の発明としてプロセッサ１３と
前記プロセッサ１３に接続されるキャッシュ記憶手段１
４とを有するとともに共通バス６に接続される複数のプ
ロセッサモジュール１２と、前記各々のプロセッサ１３
及びキャッシュ記憶手段１４を診断する初期診断設定プ
ログラム２１を記憶するとともに共通バス６に接続され
る記憶手段２０とを備える。
前記プロセッサ１３に接続されるキャッシュ記憶手段１
４とを有するとともに共通バス６に接続される複数のプ
ロセッサモジュール１２と、前記各々のプロセッサ１３
及びキャッシュ記憶手段１４を診断する初期診断設定プ
ログラム２１を記憶するとともに共通バス６に接続され
る記憶手段２０とを備える。
【００１５】前記プロセッサ１３が前記キャッシュ記憶
手段１４をアクセスするためにプロセッサ１３のアドレ
スを前記キャッシュ記憶手段１４のアドレスに対応付け
て割り振るアドレス割振手段１９と、前記アドレス割振
手段１９により割り振られた前記キャッシュ記憶手段１
４のアドレスに前記記憶手段２０に記憶された初期診断
設定プログラム２１を読み出し初期診断設定プログラム
２１を実行する診断実行手段１８とを備える（請求項３
に対応）。
手段１４をアクセスするためにプロセッサ１３のアドレ
スを前記キャッシュ記憶手段１４のアドレスに対応付け
て割り振るアドレス割振手段１９と、前記アドレス割振
手段１９により割り振られた前記キャッシュ記憶手段１
４のアドレスに前記記憶手段２０に記憶された初期診断
設定プログラム２１を読み出し初期診断設定プログラム
２１を実行する診断実行手段１８とを備える（請求項３
に対応）。
【００１６】さらに、初期診断設定プログラムを記憶す
る主記憶手段３０と、主記憶手段３０に記憶された初期
診断設定プログラムを前記キャッシュ記憶手段１４に読
み出すキャッシュ制御手段１５とを備える。前記複数の
診断実行手段１８の中の１つの診断実行手段は、キャッ
シュ記憶手段１４に記憶された初期診断設定プログラム
２１で主記憶手段３０を診断設定し、記憶手段２０に記
憶された初期診断設定プログラム２１を主記憶手段３０
に読み出し、自己のキャッシュ制御手段１４を動作させ
るとともに残りの全ての診断実行手段にキャッシュ制御
手段１４を動作させるための指示を送る（請求項４に対
応）。
る主記憶手段３０と、主記憶手段３０に記憶された初期
診断設定プログラムを前記キャッシュ記憶手段１４に読
み出すキャッシュ制御手段１５とを備える。前記複数の
診断実行手段１８の中の１つの診断実行手段は、キャッ
シュ記憶手段１４に記憶された初期診断設定プログラム
２１で主記憶手段３０を診断設定し、記憶手段２０に記
憶された初期診断設定プログラム２１を主記憶手段３０
に読み出し、自己のキャッシュ制御手段１４を動作させ
るとともに残りの全ての診断実行手段にキャッシュ制御
手段１４を動作させるための指示を送る（請求項４に対
応）。
【００１７】また、第３の発明として図２に示すように
プロセッサとキャッシュ記憶手段とを有したプロセッサ
モジュールの中の前記プロセッサ及びキャッシュ記憶手
段を診断する初期診断設定プログラムを記憶する記憶ス
テップＳ１１と、前記プロセッサが前記キャッシュ記憶
手段をアクセスするためにプロセッサのアドレスを前記
キャッシュ記憶手段のアドレスに対応付けて割り振るア
ドレス割振ステップＳ１２と、前記割り振られた前記キ
ャッシュ記憶手段のアドレスに前記記憶手段に記憶され
た初期診断設定プログラムを読み出し初期診断設定プロ
グラムを実行す診断実行ステップＳ１３とを備える（請
求項５に対応）。
プロセッサとキャッシュ記憶手段とを有したプロセッサ
モジュールの中の前記プロセッサ及びキャッシュ記憶手
段を診断する初期診断設定プログラムを記憶する記憶ス
テップＳ１１と、前記プロセッサが前記キャッシュ記憶
手段をアクセスするためにプロセッサのアドレスを前記
キャッシュ記憶手段のアドレスに対応付けて割り振るア
ドレス割振ステップＳ１２と、前記割り振られた前記キ
ャッシュ記憶手段のアドレスに前記記憶手段に記憶され
た初期診断設定プログラムを読み出し初期診断設定プロ
グラムを実行す診断実行ステップＳ１３とを備える（請
求項５に対応）。
【００１８】さらに、前記診断実行ステップは、前記キ
ャッシュ記憶手段に記憶された初期診断設定プログラム
で主記憶手段を診断設定し、前記記憶手段に記憶された
初期診断設定プログラムを主記憶手段に読み出し、主記
憶手段に記憶された初期診断設定プログラムを前記キャ
ッシュ記憶手段を読み出すキャッシュ制御手段を動作さ
せる（請求項６に対応）。
ャッシュ記憶手段に記憶された初期診断設定プログラム
で主記憶手段を診断設定し、前記記憶手段に記憶された
初期診断設定プログラムを主記憶手段に読み出し、主記
憶手段に記憶された初期診断設定プログラムを前記キャ
ッシュ記憶手段を読み出すキャッシュ制御手段を動作さ
せる（請求項６に対応）。
【００１９】また、第４の発明としてプロセッサとキャ
ッシュ記憶手段とを有する複数のプロセッサモジュール
の各々のプロセッサ及びキャッシュ記憶手段を診断する
初期診断設定プログラムを記憶する記憶ステップと、各
プロセッサ毎に前記プロセッサが前記キャッシュ記憶手
段をアクセスするためにプロセッサのアドレスを前記キ
ャッシュ記憶手段のアドレスに対応付けて割り振るアド
レス割振ステップと、各プロセッサ毎に前記割り振られ
た前記キャッシュ記憶手段のアドレスに前記記憶手段に
記憶された初期診断設定プログラムを読み出し初期診断
設定プログラムを実行する診断実行ステップとを備える
（請求項７に対応）。
ッシュ記憶手段とを有する複数のプロセッサモジュール
の各々のプロセッサ及びキャッシュ記憶手段を診断する
初期診断設定プログラムを記憶する記憶ステップと、各
プロセッサ毎に前記プロセッサが前記キャッシュ記憶手
段をアクセスするためにプロセッサのアドレスを前記キ
ャッシュ記憶手段のアドレスに対応付けて割り振るアド
レス割振ステップと、各プロセッサ毎に前記割り振られ
た前記キャッシュ記憶手段のアドレスに前記記憶手段に
記憶された初期診断設定プログラムを読み出し初期診断
設定プログラムを実行する診断実行ステップとを備える
（請求項７に対応）。
【００２０】さらに、前記診断実行ステップは、キャッ
シュ記憶手段に記憶された初期診断設定プログラムで主
記憶手段を診断設定し、記憶手段に記憶された初期診断
設定プログラムを主記憶手段に読み出し、自己のキャッ
シュ制御手段を動作させるとともに残りの全てのプロセ
ッサにキャッシュ制御手段を動作させるための指示を送
る（請求項８に対応）。
シュ記憶手段に記憶された初期診断設定プログラムで主
記憶手段を診断設定し、記憶手段に記憶された初期診断
設定プログラムを主記憶手段に読み出し、自己のキャッ
シュ制御手段を動作させるとともに残りの全てのプロセ
ッサにキャッシュ制御手段を動作させるための指示を送
る（請求項８に対応）。
【００２１】
【作用】本発明によれば、アドレス割振手段１９がプロ
セッサ１３のアドレスを前記キャッシュ記憶手段１４の
アドレスに対応付けて割り振り、診断実行手段１８が前
記アドレス割振手段１９により割り振られたキャッシュ
記憶手段１４のアドレスに記憶手段２０に記憶された初
期診断設定プログラム２１を読み出し初期診断設定プロ
グラム２１を実行するので、高速に処理を実行すること
ができる。また、プロセッサがプロセッサモジュール１
２内のキャッシュ記憶手段１４にアクセスするので、共
通バス６の競合による性能低下がない。
セッサ１３のアドレスを前記キャッシュ記憶手段１４の
アドレスに対応付けて割り振り、診断実行手段１８が前
記アドレス割振手段１９により割り振られたキャッシュ
記憶手段１４のアドレスに記憶手段２０に記憶された初
期診断設定プログラム２１を読み出し初期診断設定プロ
グラム２１を実行するので、高速に処理を実行すること
ができる。また、プロセッサがプロセッサモジュール１
２内のキャッシュ記憶手段１４にアクセスするので、共
通バス６の競合による性能低下がない。
【００２２】さらに、診断実行手段は、キャッシュ記憶
手段１４に記憶された初期診断設定プログラム２１で主
記憶手段３０を診断設定するので、従来、記憶手段２０
に記憶された初期診断設定プログラム２１で主記憶手段
３０を診断設定するよりも高速になる。
手段１４に記憶された初期診断設定プログラム２１で主
記憶手段３０を診断設定するので、従来、記憶手段２０
に記憶された初期診断設定プログラム２１で主記憶手段
３０を診断設定するよりも高速になる。
【００２３】また、複数のプロセッサを共通バスに接続
した場合においても単一のプロセッサの動作と同様に動
作する。ここで、１つの診断実行手段がキャッシュ記憶
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定し、記憶手段に記憶された初期診断設定プロ
グラムを主記憶手段に読み出して、自己のキャッシュ制
御手段を動作させるとともに残りの全ての診断実行手段
にキャッシュ制御手段を動作させるための指示を送るの
で、前記指示が残りの全ての診断実行手段にくるまでの
間、それらの診断実行手段は共通バスに負荷をかけない
で済む。
した場合においても単一のプロセッサの動作と同様に動
作する。ここで、１つの診断実行手段がキャッシュ記憶
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定し、記憶手段に記憶された初期診断設定プロ
グラムを主記憶手段に読み出して、自己のキャッシュ制
御手段を動作させるとともに残りの全ての診断実行手段
にキャッシュ制御手段を動作させるための指示を送るの
で、前記指示が残りの全ての診断実行手段にくるまでの
間、それらの診断実行手段は共通バスに負荷をかけない
で済む。
【００２４】
【実施例】以下、本発明のプロセッサ初期診断装置及び
その方法の実施例を図面を参照して説明する。図３は本
発明のプロセッサ初期診断装置の実施例１を示す構成ブ
ロック図である。 ＜実施例１＞前記プロセッサ初期診断装置は、共通バス
６に接続される１つのプロセッサモジュール１２、共通
バス６に接続されるＲＯＭコントローラ４０、ＲＯＭコ
ントローラ４０に接続されるＲＯＭ２０、共通バス６に
接続されるメモリコントローラ５０、メモリコントロー
ラ５０に接続されるランダムアクセスメモリ（ＲＡＭ）
３０とを備える。
その方法の実施例を図面を参照して説明する。図３は本
発明のプロセッサ初期診断装置の実施例１を示す構成ブ
ロック図である。 ＜実施例１＞前記プロセッサ初期診断装置は、共通バス
６に接続される１つのプロセッサモジュール１２、共通
バス６に接続されるＲＯＭコントローラ４０、ＲＯＭコ
ントローラ４０に接続されるＲＯＭ２０、共通バス６に
接続されるメモリコントローラ５０、メモリコントロー
ラ５０に接続されるランダムアクセスメモリ（ＲＡＭ）
３０とを備える。
【００２５】プロセッサモジュール１２は、固有バス１
７に接続され処理を実行するプロセッサ１３、固有バス
１７に接続される外部キャッシュメモリ１４、固有バス
１７に接続されるキャッシュコントコーラ１５を備え
る。
７に接続され処理を実行するプロセッサ１３、固有バス
１７に接続される外部キャッシュメモリ１４、固有バス
１７に接続されるキャッシュコントコーラ１５を備え
る。
【００２６】前記プロセッサ１３は内部キャッシュメモ
リ１６、診断実行部１８、診断実行部１８に接続される
アドレス割振部１９を備える。ここでは、アドレス割振
部１９をプロセッサ１３内に設けたが、プロセッサ１３
の外部に設けてもよい。
リ１６、診断実行部１８、診断実行部１８に接続される
アドレス割振部１９を備える。ここでは、アドレス割振
部１９をプロセッサ１３内に設けたが、プロセッサ１３
の外部に設けてもよい。
【００２７】前記診断実行部１８は前記ＲＯＭ２０に記
憶された初期診断設定プログラム２１を前記外部キャッ
シュメモリ１４に読み出し外部キャッシュメモリ１４で
初期診断設定プログラム２１を実行する。
憶された初期診断設定プログラム２１を前記外部キャッ
シュメモリ１４に読み出し外部キャッシュメモリ１４で
初期診断設定プログラム２１を実行する。
【００２８】前記アドレス割振部１９は前記プロセッサ
１３のアドレスを前記外部キャッシュメモリ１４のアド
レスに対応付けて割り振る。図４に前記アドレス割振部
１９の構成を示す。図４に示すようにプロセッサ１３の
アドレスと外部キャッシュメモリ１４のアドレスとは同
一アドレスとなっている。
１３のアドレスを前記外部キャッシュメモリ１４のアド
レスに対応付けて割り振る。図４に前記アドレス割振部
１９の構成を示す。図４に示すようにプロセッサ１３の
アドレスと外部キャッシュメモリ１４のアドレスとは同
一アドレスとなっている。
【００２９】キャッシュコントローラ１５はプロセッサ
１３の制御の下にプロセッサ内の内部キャッシュメモリ
１６や外部キャッシュメモリ１４に前記初期診断設定プ
ログラム２１を置く。
１３の制御の下にプロセッサ内の内部キャッシュメモリ
１６や外部キャッシュメモリ１４に前記初期診断設定プ
ログラム２１を置く。
【００３０】外部キャッシュメモリ１４は小容量で高速
なメモリであり、プロセッサのアドレスと同一のアドレ
スが内部にある場合には、キャッシュヒットしてそのア
ドレスに対応するデータをプロセッサに送る。また、外
部キャッシュメモリ１４はプロセッサのアドレスと同一
のアドレスが内部にない場合には、アドレス変換してＲ
ＡＭ３０からデータを読み出す。
なメモリであり、プロセッサのアドレスと同一のアドレ
スが内部にある場合には、キャッシュヒットしてそのア
ドレスに対応するデータをプロセッサに送る。また、外
部キャッシュメモリ１４はプロセッサのアドレスと同一
のアドレスが内部にない場合には、アドレス変換してＲ
ＡＭ３０からデータを読み出す。
【００３１】前記ＲＯＭコントローラ４０はＲＯＭ２０
を制御し、ＲＯＭ２０は前記初期診断設定プログラム２
１として外部キャッシュメモリ１４の診断設定を行うキ
ャッシュ初期診断設定プログラム２１−１と、ＲＡＭ３
０の診断設定を行うＲＡＭ初期診断設定プログラム２１
−２と、プロセッサ１３の診断設定を行うプロセッサ初
期診断設定プログラム２１−３とを格納している。
を制御し、ＲＯＭ２０は前記初期診断設定プログラム２
１として外部キャッシュメモリ１４の診断設定を行うキ
ャッシュ初期診断設定プログラム２１−１と、ＲＡＭ３
０の診断設定を行うＲＡＭ初期診断設定プログラム２１
−２と、プロセッサ１３の診断設定を行うプロセッサ初
期診断設定プログラム２１−３とを格納している。
【００３２】前記初期診断設定プログラム２１はハード
ウェアが正常動作することを診断し、ハードディスクや
テープに入ったシステムをＲＡＭ（主記憶メモリ）にロ
ーディングし、そのシステムをキャッシュ機能を使用し
て動作できる環境を作るものである。
ウェアが正常動作することを診断し、ハードディスクや
テープに入ったシステムをＲＡＭ（主記憶メモリ）にロ
ーディングし、そのシステムをキャッシュ機能を使用し
て動作できる環境を作るものである。
【００３３】メモリコントローラ５０はＲＡＭ３０を制
御し、ＲＡＭ３０は主記憶メモリとして用いられる。次
に、このように構成された実施例１の動作を図面を参照
して説明する。図５はプロセッサ初期診断装置の動作を
示すフローチャートである。
御し、ＲＡＭ３０は主記憶メモリとして用いられる。次
に、このように構成された実施例１の動作を図面を参照
して説明する。図５はプロセッサ初期診断装置の動作を
示すフローチャートである。
【００３４】まず、図示しない電源を投入し（ステップ
１０１）、その後に、プロセッサ１３内の診断実行部１
８は、ＲＯＭ２０に記憶されたキャッシュ初期診断設定
プログラム２１−１により外部キャッシュメモリ１４の
診断及び設定を行う（ステップ１０２）。そして、外部
キャッシュメモリ１４が正常であることを確認する。
１０１）、その後に、プロセッサ１３内の診断実行部１
８は、ＲＯＭ２０に記憶されたキャッシュ初期診断設定
プログラム２１−１により外部キャッシュメモリ１４の
診断及び設定を行う（ステップ１０２）。そして、外部
キャッシュメモリ１４が正常であることを確認する。
【００３５】次に、プロセッサ１３の内のアドレス割振
部１９は前記プロセッサ１３のアドレスを前記外部キャ
ッシュメモリ１４のアドレスに対応付けて割り振る。そ
して、診断実行部１８は外部キャッシュメモリ１４にＲ
ＯＭ２０に記憶されたＲＡＭ初期診断設定プログラム２
１−２をローディングする（ステップ１０３）。
部１９は前記プロセッサ１３のアドレスを前記外部キャ
ッシュメモリ１４のアドレスに対応付けて割り振る。そ
して、診断実行部１８は外部キャッシュメモリ１４にＲ
ＯＭ２０に記憶されたＲＡＭ初期診断設定プログラム２
１−２をローディングする（ステップ１０３）。
【００３６】その後に、プロセッサ１３内の診断実行部
１８は外部キャッシュメモリ１４にローディングしたＲ
ＡＭ初期診断設定プログラム２１−２でＲＡＭ３０を診
断設定する（ステップ１０４）。
１８は外部キャッシュメモリ１４にローディングしたＲ
ＡＭ初期診断設定プログラム２１−２でＲＡＭ３０を診
断設定する（ステップ１０４）。
【００３７】さらに、ＲＡＭ３０の診断設定が終了する
と、プロセッサ１３内の診断実行部１８はプロセッサ初
期診断設定プログラム２１−３をＲＡＭ３０にローティ
ングする（ステップ１０５）。
と、プロセッサ１３内の診断実行部１８はプロセッサ初
期診断設定プログラム２１−３をＲＡＭ３０にローティ
ングする（ステップ１０５）。
【００３８】そして、プロセッサ１３内の診断実行部１
８はキャッシュ機能をＯＮ、すなわち、キャッシュコン
トローラ１５を動作させて（ステップ１０６）、プロセ
ッサ初期診断設定プログラム１２−３を内部キャッシュ
メモリ１６、あるいは外部キャッシュメモリ１４にロー
ディングして実行する（ステップ１０７）。
８はキャッシュ機能をＯＮ、すなわち、キャッシュコン
トローラ１５を動作させて（ステップ１０６）、プロセ
ッサ初期診断設定プログラム１２−３を内部キャッシュ
メモリ１６、あるいは外部キャッシュメモリ１４にロー
ディングして実行する（ステップ１０７）。
【００３９】このように、アドレス割振部１９が、プロ
セッサ１３のアドレスを前記キャッシュ記憶手段１４の
アドレスに対応付けて割り振り、診断実行部１８がＲＯ
Ｍ２０に格納されている初期診断設定プログラム２１を
直接に外部キャッシュメモリ１４に読み出してそのプロ
グラムを実行するので、高速に処理を実行することがで
きる。また、プロセッサ１３がプロセッサモジュール１
２内の外部キャッシュメモリ１４にアクセスするので、
共通バス６の競合による性能低下がない。
セッサ１３のアドレスを前記キャッシュ記憶手段１４の
アドレスに対応付けて割り振り、診断実行部１８がＲＯ
Ｍ２０に格納されている初期診断設定プログラム２１を
直接に外部キャッシュメモリ１４に読み出してそのプロ
グラムを実行するので、高速に処理を実行することがで
きる。また、プロセッサ１３がプロセッサモジュール１
２内の外部キャッシュメモリ１４にアクセスするので、
共通バス６の競合による性能低下がない。
【００４０】さらに、プロセッサ１３内の診断実行部１
８は、外部キャッシュメモリ１４に記憶された初期診断
設定プログラム２１で主記憶メモリ３０を診断設定する
ので、従来、ＲＯＭ２０に記憶された初期診断設定プロ
グラム２１で主記憶メモリ３０を診断設定するよりも高
速になる。 ＜実施例２＞次に、本発明の実施例２を説明する。図６
は本発明のプロセッサ初期診断装置の実施例２を示す構
成ブロック図である。 ＜実施例２＞前記プロセッサ初期診断装置は、共通バス
６に接続される２つのプロセッサモジュール１２−１〜
１２−２、共通バス６に接続されるＲＯＭコントローラ
４０、ＲＯＭコントローラ４０に接続されるＲＯＭ２
０、共通バス６に接続されるメモリコントローラ５０、
メモリコントローラ５０に接続されるＲＡＭ３０とを備
える。
８は、外部キャッシュメモリ１４に記憶された初期診断
設定プログラム２１で主記憶メモリ３０を診断設定する
ので、従来、ＲＯＭ２０に記憶された初期診断設定プロ
グラム２１で主記憶メモリ３０を診断設定するよりも高
速になる。 ＜実施例２＞次に、本発明の実施例２を説明する。図６
は本発明のプロセッサ初期診断装置の実施例２を示す構
成ブロック図である。 ＜実施例２＞前記プロセッサ初期診断装置は、共通バス
６に接続される２つのプロセッサモジュール１２−１〜
１２−２、共通バス６に接続されるＲＯＭコントローラ
４０、ＲＯＭコントローラ４０に接続されるＲＯＭ２
０、共通バス６に接続されるメモリコントローラ５０、
メモリコントローラ５０に接続されるＲＡＭ３０とを備
える。
【００４１】前記マルチプロセッサシステムにおいて
は、２つのプロセッサモジュール１２−１〜１２−２が
共通バス６を通して並列処理を実行する。また、プロセ
ッサ１３−１はマスタプロセッサとして動作し、プロセ
ッサ１３−２はスレーブプロセッサとして動作する。
は、２つのプロセッサモジュール１２−１〜１２−２が
共通バス６を通して並列処理を実行する。また、プロセ
ッサ１３−１はマスタプロセッサとして動作し、プロセ
ッサ１３−２はスレーブプロセッサとして動作する。
【００４２】プロセッサモジュール１２−ｉ（ｉ＝１〜
２）は、固有バス１７−ｉに接続され処理を実行するプ
ロセッサ１３−ｉ、固有バス１７−ｉに接続される外部
キャッシュメモリ１４−ｉ、固有バス１７−ｉに接続さ
れるキャッシュコントコーラ１５−ｉを備える。
２）は、固有バス１７−ｉに接続され処理を実行するプ
ロセッサ１３−ｉ、固有バス１７−ｉに接続される外部
キャッシュメモリ１４−ｉ、固有バス１７−ｉに接続さ
れるキャッシュコントコーラ１５−ｉを備える。
【００４３】前記プロセッサ１３−ｉは内部キャッシュ
メモリ１６ｉ、診断実行部１８−ｉ、診断実行部１８−
ｉに接続されるアドレス割振部１９−ｉを備える。前記
診断実行部１８−ｉは前記ＲＯＭ２０に記憶された初期
診断設定プログラム２１を前記外部キャッシュメモリ１
４−ｉに読み出し外部キャッシュメモリ１４−ｉで初期
診断設定プログラム２１を実行する。
メモリ１６ｉ、診断実行部１８−ｉ、診断実行部１８−
ｉに接続されるアドレス割振部１９−ｉを備える。前記
診断実行部１８−ｉは前記ＲＯＭ２０に記憶された初期
診断設定プログラム２１を前記外部キャッシュメモリ１
４−ｉに読み出し外部キャッシュメモリ１４−ｉで初期
診断設定プログラム２１を実行する。
【００４４】前記アドレス割振部１９−ｉは前記プロセ
ッサ１３のアドレスを前記外部キャッシュメモリ１４−
ｉのアドレスに対応付けて割り振る。キャッシュコント
ローラ１５−ｉはプロセッサ１３−ｉの制御の下にプロ
セッサ内の内部キャッシュメモリ１６−ｉや外部キャッ
シュメモリ１４−ｉに前記初期診断設定プログラム２１
を置く。
ッサ１３のアドレスを前記外部キャッシュメモリ１４−
ｉのアドレスに対応付けて割り振る。キャッシュコント
ローラ１５−ｉはプロセッサ１３−ｉの制御の下にプロ
セッサ内の内部キャッシュメモリ１６−ｉや外部キャッ
シュメモリ１４−ｉに前記初期診断設定プログラム２１
を置く。
【００４５】外部キャッシュメモリ１４−ｉの構成は実
施例１の外部キャッシュメモリ１４と同一構成であるの
で、ここでは、その説明は省略する。前記ＲＯＭ２０は
前記キャッシュ初期診断設定プログラム２１−１と、Ｒ
ＡＭ初期診断設定プログラム２１−２と、プロセッサ初
期診断設定プログラム２１−３とを格納している。
施例１の外部キャッシュメモリ１４と同一構成であるの
で、ここでは、その説明は省略する。前記ＲＯＭ２０は
前記キャッシュ初期診断設定プログラム２１−１と、Ｒ
ＡＭ初期診断設定プログラム２１−２と、プロセッサ初
期診断設定プログラム２１−３とを格納している。
【００４６】次に、このように構成された実施例２の動
作を図面を参照して説明する。図７はプロセッサ初期診
断装置の動作を示すフローチャートである。まず、図示
しない電源を投入し（ステップ２０１）、その後に、マ
スタプロセッサ１３−１内の診断実行部１８−１及びス
レーブプロセッサ１３−２内の診断実行部１８−２は、
ＲＯＭ２０に記憶されたキャッシュ初期診断設定プログ
ラム２１−１により外部キャッシュメモリ１４の診断及
び設定を行う（ステップ２０２ａ、ステップ２０２
ｂ）。
作を図面を参照して説明する。図７はプロセッサ初期診
断装置の動作を示すフローチャートである。まず、図示
しない電源を投入し（ステップ２０１）、その後に、マ
スタプロセッサ１３−１内の診断実行部１８−１及びス
レーブプロセッサ１３−２内の診断実行部１８−２は、
ＲＯＭ２０に記憶されたキャッシュ初期診断設定プログ
ラム２１−１により外部キャッシュメモリ１４の診断及
び設定を行う（ステップ２０２ａ、ステップ２０２
ｂ）。
【００４７】次に、アドレス割振部１９−１，１９−２
は前記プロセッサ１３−１，１３−２のアドレスを前記
外部キャッシュメモリ１４−１，１４−２のアドレスに
対応付けて割り振る。
は前記プロセッサ１３−１，１３−２のアドレスを前記
外部キャッシュメモリ１４−１，１４−２のアドレスに
対応付けて割り振る。
【００４８】そして、診断実行部１８−１，１８−２は
外部キャッシュメモリ１４−１，１４−２にＲＯＭ２０
に記憶されたＲＡＭ初期診断設定プログラム２１−２を
ローディングする（ステップ２０３ａ、２０３ｂ）。
外部キャッシュメモリ１４−１，１４−２にＲＯＭ２０
に記憶されたＲＡＭ初期診断設定プログラム２１−２を
ローディングする（ステップ２０３ａ、２０３ｂ）。
【００４９】その後に、プロセッサ１３−１内の診断実
行部１８−１は外部キャッシュメモリ１４−１にローデ
ィングしたＲＡＭ初期診断設定プログラム２１−２でＲ
ＡＭ３０を診断設定する（ステップ２０４）。
行部１８−１は外部キャッシュメモリ１４−１にローデ
ィングしたＲＡＭ初期診断設定プログラム２１−２でＲ
ＡＭ３０を診断設定する（ステップ２０４）。
【００５０】さらに、ＲＡＭ３０の診断設定が終了する
と、プロセッサ１３−１内の診断実行部１８−１はプロ
セッサ初期診断設定プログラム２１−３をＲＡＭ３０に
ローティングする（ステップ２０５）。
と、プロセッサ１３−１内の診断実行部１８−１はプロ
セッサ初期診断設定プログラム２１−３をＲＡＭ３０に
ローティングする（ステップ２０５）。
【００５１】プロセッサ１３−１内の診断実行部１８−
１は、スレーブプロセッサ１３−２にキャッシュコント
ローラ１５−２を動作させるための指示を送る（ステッ
プ２０６）。
１は、スレーブプロセッサ１３−２にキャッシュコント
ローラ１５−２を動作させるための指示を送る（ステッ
プ２０６）。
【００５２】一方、スレーブプロセッサ１３−２内の診
断実行部１８−２は前記プロセッサ１３−１からのキャ
ッシュコントローラ１５−２を動作させるための指示を
待ち（ステップ２０７）、前記指示を受け取ると、キャ
ッシュコントローラ１５−２を動作させる（ステップ２
０８ｂ）。
断実行部１８−２は前記プロセッサ１３−１からのキャ
ッシュコントローラ１５−２を動作させるための指示を
待ち（ステップ２０７）、前記指示を受け取ると、キャ
ッシュコントローラ１５−２を動作させる（ステップ２
０８ｂ）。
【００５３】また、これと同時に、プロセッサ１３−１
内の診断実行部１８−１はキャッシュ機能をＯＮ、すな
わち、キャッシュコントローラ１５−１を動作させる
（ステップ２０８ａ）。診断実行部１８−１，１８−２
はプロセッサ初期診断設定プログラム１２−３を外部キ
ャッシュメモリ１４−１，１４−２にローディングして
実行する（ステップ２０９ａ，２０９ｂ）。
内の診断実行部１８−１はキャッシュ機能をＯＮ、すな
わち、キャッシュコントローラ１５−１を動作させる
（ステップ２０８ａ）。診断実行部１８−１，１８−２
はプロセッサ初期診断設定プログラム１２−３を外部キ
ャッシュメモリ１４−１，１４−２にローディングして
実行する（ステップ２０９ａ，２０９ｂ）。
【００５４】このように、２つのプロセッサモジュール
からなるマルチプロセッサシステムであっても、実施例
１と同様に診断実行部１８−１，１８−２がＲＯＭ２０
に格納されている初期診断設定プログラム２１を直接に
外部キャッシュメモリ１４−１，１４−２に読み出して
そのプログラムを実行するので、高速に処理を実行する
ことができる。
からなるマルチプロセッサシステムであっても、実施例
１と同様に診断実行部１８−１，１８−２がＲＯＭ２０
に格納されている初期診断設定プログラム２１を直接に
外部キャッシュメモリ１４−１，１４−２に読み出して
そのプログラムを実行するので、高速に処理を実行する
ことができる。
【００５５】また、マスタプロセッサ１３−１が自己の
外部キャッシュメモリ１４−１を動作させるとともにス
レーブプロセッサ１３−２に外部キャッシュメモリ１４
−２を動作させるための指示を送るので、前記指示がス
レーブプロセッサ１３−２にくるまでの間、スレーブプ
ロセッサ１３−２は共通バス６に負荷をかけないで済
む。
外部キャッシュメモリ１４−１を動作させるとともにス
レーブプロセッサ１３−２に外部キャッシュメモリ１４
−２を動作させるための指示を送るので、前記指示がス
レーブプロセッサ１３−２にくるまでの間、スレーブプ
ロセッサ１３−２は共通バス６に負荷をかけないで済
む。
【００５６】
【発明の効果】本発明によれば、アドレス割振手段がプ
ロセッサのアドレスをキャッシュ記憶手段のアドレスに
対応付けて割り振り、診断実行手段がアドレス割振手段
により割り振られたキャッシュ記憶手段のアドレスに記
憶手段に記憶された初期診断設定プログラムを読み出し
初期診断設定プログラムを実行するので、高速に処理を
実行することができる。また、プロセッサがプロセッサ
モジュール内のキャッシュ記憶手段にアクセスするの
で、共通バス６の競合による性能低下がない。
ロセッサのアドレスをキャッシュ記憶手段のアドレスに
対応付けて割り振り、診断実行手段がアドレス割振手段
により割り振られたキャッシュ記憶手段のアドレスに記
憶手段に記憶された初期診断設定プログラムを読み出し
初期診断設定プログラムを実行するので、高速に処理を
実行することができる。また、プロセッサがプロセッサ
モジュール内のキャッシュ記憶手段にアクセスするの
で、共通バス６の競合による性能低下がない。
【００５７】さらに、診断実行手段は、キャッシュ記憶
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定するので、従来、記憶手段に記憶された初期
診断設定プログラムで主記憶手段を診断設定するよりも
高速になる。
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定するので、従来、記憶手段に記憶された初期
診断設定プログラムで主記憶手段を診断設定するよりも
高速になる。
【００５８】また、複数のプロセッサを共通バスに接続
した場合においても単一のプロセッサの動作と同様に動
作する。ここで、１つの診断実行手段がキャッシュ記憶
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定し、記憶手段に記憶された初期診断設定プロ
グラムを主記憶手段に読み出して、自己のキャッシュ制
御手段を動作させるとともに残りの全ての診断実行手段
にキャッシュ制御手段を動作させるための指示を送るの
で、前記指示が残りの全ての診断実行手段にくるまでの
間、それらの診断実行手段は共通バスに負荷をかけない
で済む。
した場合においても単一のプロセッサの動作と同様に動
作する。ここで、１つの診断実行手段がキャッシュ記憶
手段に記憶された初期診断設定プログラムで主記憶手段
を診断設定し、記憶手段に記憶された初期診断設定プロ
グラムを主記憶手段に読み出して、自己のキャッシュ制
御手段を動作させるとともに残りの全ての診断実行手段
にキャッシュ制御手段を動作させるための指示を送るの
で、前記指示が残りの全ての診断実行手段にくるまでの
間、それらの診断実行手段は共通バスに負荷をかけない
で済む。
【図１】本発明のプロセッサ初期診断装置を示す原理図
である。
である。
【図２】本発明のプロセッサ初期診断方法を示す原理フ
ローチャートである。
ローチャートである。
【図３】本発明の実施例１のプロセッサ初期診断装置を
示す構成図である。
示す構成図である。
【図４】アドレス割振部の構成を示す図である。
【図５】実施例１のプロセッサ初期診断方法を示すフロ
ーチャートである。
ーチャートである。
【図６】本発明の実施例２のプロセッサ初期診断装置を
示す構成図である。
示す構成図である。
【図７】実施例２のプロセッサ初期診断方法を示すフロ
ーチャートである。
ーチャートである。
【図８】従来のプロセッサ初期診断方法の一例を示すフ
ローチャートである。
ローチャートである。
６・・共通バス １２，１２−１，１２−２・・プロセッサモジュール １３，１３−１，１３−２・・プロセッサ １４，１４−１，１４−２・・外部キャッシュメモリ １５，１５−１，１５−２・・キャッシュコントローラ １６，１６−１，１６−２・・内部キャッシュメモリ ２０・・ＲＯＭ １７，１７−１，１７−２・・固有バス １８・・診断実行部 １９・・アドレス割振部 ２１−１・・キャッシュ初期診断設定プログラム ２１−２・・ＲＡＭ初期診断設定プログラム ２１−３・・プロセッサ初期診断設定プログラム ３０・・ＲＡＭ ４０・・ＲＯＭコントローラ ５０・・メモリコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 結城 和博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山崎 昭宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 泉田 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (8)
- 【請求項１】 プロセッサとプロセッサに接続されるキ
ャッシュ記憶手段とを有するとともに共通バスに接続さ
れるプロセッサモジュールと、 前記プロセッサ及び前記キャッシュ記憶手段を診断する
初期診断設定プログラムを記憶するとともに共通バスに
接続される記憶手段と、 前記プロセッサが前記キャッシュ記憶手段をアクセスす
るためにプロセッサのアドレスを前記キャッシュ記憶手
段のアドレスに対応付けて割り振るアドレス割振手段
と、 前記アドレス割振手段により割り振られたキャッシュ記
憶手段のアドレスに前記記憶手段に記憶された初期診断
設定プログラムを読み出し初期診断設定プログラムを実
行する診断実行手段とを備えることを特徴とするプロセ
ッサ初期診断装置。 - 【請求項２】 さらに、前記初期診断設定プログラムを
記憶する主記憶手段と、前記主記憶手段に記憶された初
期診断設定プログラムを前記キャッシュ記憶手段に読み
出すキャッシュ制御手段と備え、 前記診断実行手段は、前記キャッシュ記憶手段に記憶さ
れた初期診断設定プログラムで主記憶手段を診断設定し
た後、前記記憶手段に記憶された初期診断設定プログラ
ムを主記憶手段に読み出し、キャッシュ制御手段を動作
させることによりキャッシュ記憶手段に記憶された初期
診断設定プログラムでプロセッサを診断することを特徴
とする請求項１に記載のプロセッサ初期診断装置。 - 【請求項３】 プロセッサと前記プロセッサに接続され
るキャッシュ記憶手段とを有するとともに共通バスに接
続される複数のプロセッサモジュールと、 前記各プロセッサ及び前記キャッシュ記憶手段を診断す
る初期診断設定プログラムを記憶するとともに共通バス
に接続される記憶手段と、 前記各プロセッサ毎に設けられ前記プロセッサが前記キ
ャッシュ記憶手段をアクセスするためにプロセッサのア
ドレスを前記キャッシュ記憶手段のアドレスに対応付け
て割り振るアドレス割振手段と、 前記各プロセッサ毎に設けられ前記アドレス割振手段に
より割り振られた前記キャッシュ記憶手段のアドレスに
前記記憶手段に記憶された初期診断設定プログラムを読
み出し初期診断設定プログラムを実行する診断実行手段
とを備えることを特徴とするプロセッサ初期診断装置。 - 【請求項４】 さらに、前記初期診断設定プログラムを
記憶する主記憶手段と、前記主記憶手段に記憶された初
期診断設定プログラムを前記キャッシュ記憶手段に読み
出すキャッシュ制御手段と備え、 前記複数の診断実行手段の中の１つの診断実行手段は、
キャッシュ記憶手段に記憶された初期診断設定プログラ
ムで主記憶手段を診断設定した後、記憶手段に記憶され
た初期診断設定プログラムを主記憶手段に読み出し、自
己のキャッシュ制御手段を動作させるとともに残りの全
ての診断実行手段にキャッシュ制御手段を動作させるた
めの指示を送ることを特徴とする請求項３に記載のプロ
セッサ初期診断装置。 - 【請求項５】 プロセッサとキャッシュ記憶手段とを有
したプロセッサモジュールの中の前記プロセッサ及びキ
ャッシュ記憶手段を診断する初期診断設定プログラムを
記憶する記憶ステップと、 前記プロセッサが前記キャッシュ記憶手段をアクセスす
るためにプロセッサのアドレスを前記キャッシュ記憶手
段のアドレスに対応付けて割り振るアドレス割振ステッ
プと、 前記割り振られた前記キャッシュ記憶手段のアドレスに
前記記憶手段に記憶された初期診断設定プログラムを読
み出し初期診断設定プログラムを実行する診断実行ステ
ップとを備えることを特徴とするプロセッサ初期診断方
法。 - 【請求項６】 前記診断実行ステップは、前記キャッシ
ュ記憶手段に記憶された初期診断設定プログラムで主記
憶手段を診断設定し、前記記憶手段に記憶された初期診
断設定プログラムを主記憶手段に読み出し、主記憶手段
に記憶された初期診断設定プログラムを前記キャッシュ
記憶手段を読み出すキャッシュ制御手段を動作させるこ
とを特徴とする請求項５に記載のプロセッサ初期診断方
法。 - 【請求項７】 プロセッサとキャッシュ記憶手段とを有
する複数のプロセッサモジュールの各々のプロセッサ及
びキャッシュ記憶手段を診断する初期診断設定プログラ
ムを記憶する記憶ステップと、 前記各プロセッサ毎にプロセッサが前記キャッシュ記憶
手段をアクセスするためにプロセッサのアドレスを前記
キャッシュ記憶手段のアドレスに対応付けて割り振るア
ドレス割振ステップと、 前記各プロセッサ毎に割り振られた前記キャッシュ記憶
手段のアドレスに前記記憶手段に記憶された初期診断設
定プログラムを読み出し初期診断設定プログラムを実行
する診断実行ステップとを備えることを特徴とするプロ
セッサ初期診断方法。 - 【請求項８】 前記診断実行ステップは、キャッシュ記
憶手段に記憶された初期診断設定プログラムで主記憶手
段を診断設定した後、記憶手段に記憶された初期診断設
定プログラムを主記憶手段に読み出し、自己のキャッシ
ュ制御手段を動作させるとともに残りの全てのプロセッ
サにキャッシュ記憶手段を制御するキャッシュ制御手段
を動作させるための指示を送るを備えることを特徴とす
る請求項７に記載のプロセッサ初期診断方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7061140A JPH08263463A (ja) | 1995-03-20 | 1995-03-20 | プロセッサ初期診断装置及びその方法 |
| US08/533,650 US5793945A (en) | 1995-03-20 | 1995-09-25 | Method and device for initial-diagnosing processors |
| GB9519727A GB2299184B (en) | 1995-03-20 | 1995-09-27 | Method and device for initial diagnosis of a processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7061140A JPH08263463A (ja) | 1995-03-20 | 1995-03-20 | プロセッサ初期診断装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263463A true JPH08263463A (ja) | 1996-10-11 |
Family
ID=13162502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7061140A Pending JPH08263463A (ja) | 1995-03-20 | 1995-03-20 | プロセッサ初期診断装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5793945A (ja) |
| JP (1) | JPH08263463A (ja) |
| GB (1) | GB2299184B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007091297A1 (ja) * | 2006-02-06 | 2009-06-25 | 富士通株式会社 | 情報処理装置、ｃｐｕ、診断プログラムおよび診断方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103664B1 (en) | 2000-05-31 | 2006-09-05 | International Business Machines Corporation | Method, system and program products for ordering lists of service addresses to provide load balancing of a clustered environment |
| US6842879B1 (en) | 2000-11-21 | 2005-01-11 | Unisys Corporation | Methods and apparatus for facilitating the design of an adapter card of a computer system |
| AUPR369301A0 (en) * | 2001-03-13 | 2001-04-12 | Nokia Networks Oy | Diagnosis of fault conditions in embedded systems |
| US6885782B2 (en) * | 2001-06-26 | 2005-04-26 | Ilx Lightwave Corporation | Feedback polarization controller |
| US7112979B2 (en) * | 2002-10-23 | 2006-09-26 | Intel Corporation | Testing arrangement to distribute integrated circuits |
| US6990621B2 (en) * | 2002-12-20 | 2006-01-24 | Intel Corporation | Enabling at speed application of test patterns associated with a wide tester interface on a low pin count tester |
| JP4803275B2 (ja) * | 2009-03-23 | 2011-10-26 | 日本電気株式会社 | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519798B2 (ja) * | 1989-05-30 | 1996-07-31 | 富士通株式会社 | 多重プロセッサシステムにおけるシリアライズ機能の検証方式 |
| US5321813A (en) * | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
| US5355471A (en) * | 1992-08-14 | 1994-10-11 | Pyramid Technology Corporation | Multiprocessor cache coherency tester that exercises the coherency logic exhaustively and also detects errors in a processor using an automatic CPU sort |
| US5327435A (en) * | 1992-11-13 | 1994-07-05 | Digital Equipment Corporation | Method for testing a processor module in a computer system |
| GB2275119B (en) * | 1993-02-03 | 1997-05-14 | Motorola Inc | A cached processor |
| US5406504A (en) * | 1993-06-30 | 1995-04-11 | Digital Equipment | Multiprocessor cache examiner and coherency checker |
| US5396619A (en) * | 1993-07-26 | 1995-03-07 | International Business Machines Corporation | System and method for testing and remapping base memory for memory diagnostics |
| US5524208A (en) * | 1994-06-09 | 1996-06-04 | Dell Usa, L.P. | Method and apparatus for performing cache snoop testing using DMA cycles in a computer system |
| US5638382A (en) * | 1994-06-29 | 1997-06-10 | Intel Corporation | Built-in self test function for a processor including intermediate test results |
-
1995
- 1995-03-20 JP JP7061140A patent/JPH08263463A/ja active Pending
- 1995-09-25 US US08/533,650 patent/US5793945A/en not_active Expired - Lifetime
- 1995-09-27 GB GB9519727A patent/GB2299184B/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007091297A1 (ja) * | 2006-02-06 | 2009-06-25 | 富士通株式会社 | 情報処理装置、ｃｐｕ、診断プログラムおよび診断方法 |
| JP4576433B2 (ja) * | 2006-02-06 | 2010-11-10 | 富士通株式会社 | 情報処理装置、演算処理装置、情報処理装置の制御方法及びプログラム |
| US8090991B2 (en) | 2006-02-06 | 2012-01-03 | Fujitsu Limited | Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2299184B (en) | 1999-11-03 |
| GB2299184A (en) | 1996-09-25 |
| GB9519727D0 (en) | 1995-11-29 |
| US5793945A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525778A (en) | Computer memory control | |
| US8176220B2 (en) | Processor-bus-connected flash storage nodes with caching to support concurrent DMA accesses from multiple processors | |
| US7644252B2 (en) | Multi-processor system and memory accessing method | |
| US5673388A (en) | Memory testing in a multiple processor computer system | |
| US20060282624A1 (en) | Information processing apparatus, process control method and computer program therefor | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPS5834857B2 (ja) | 記憶階層における優先順位決定機構 | |
| US20030212922A1 (en) | Computer system and methods for acquiring dump information and system recovery | |
| JPH0934789A (ja) | 情報処理装置 | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| US7389398B2 (en) | Methods and apparatus for data transfer between partitions in a computer system | |
| JPH08263463A (ja) | プロセッサ初期診断装置及びその方法 | |
| US20110066813A1 (en) | Method And System For Local Data Sharing | |
| EP1103898A2 (en) | Microprocessor and memory | |
| US20080016296A1 (en) | Data processing system | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| JP2014119787A (ja) | プロセッサ | |
| JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
| JP2002367395A (ja) | Ｔａｇ−ｒａｍ試験方法およびそのための装置 | |
| JPH0553912A (ja) | キヤツシユメモリの制御方法 | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JPH03147042A (ja) | 仮想メモリシステムの試験方式 | |
| JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
| CN115203089A (zh) | 一种处理器内部存储访问结构及访问方法 | |
| WO2004023312A1 (en) | Methods for operating a cpu having an internal data cache |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |