JP4803275B2 - プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム - Google Patents
プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム Download PDFInfo
- Publication number
- JP4803275B2 JP4803275B2 JP2009069410A JP2009069410A JP4803275B2 JP 4803275 B2 JP4803275 B2 JP 4803275B2 JP 2009069410 A JP2009069410 A JP 2009069410A JP 2009069410 A JP2009069410 A JP 2009069410A JP 4803275 B2 JP4803275 B2 JP 4803275B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- server system
- memory
- added
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
次に、本発明の実施形態1について図面を参照して詳細に説明する。
実施形態1で説明したように、サーバシステム1では、第1の初期化処理において予備プロセッサ30の動作の設定および信頼性の診断を行う。そして、サーバシステム1は、第2の初期化処理において、組み込み先プロセッサ20内のメモリ領域29を用いて、第1の初期化処理に使用したキャッシュメモリ33の信頼性の診断を行う。
図5は、実施形態3に係るプロセッサ70の構成を示すブロック図である。図5に示すように、プロセッサ70は、第1の初期化手段71および第2の初期化手段72を備える。
11 動的構成変更通知手段
12 プロセッサ電源管理手段
20 組み込み先プロセッサ
21,31 プロセッサコア
22 メモリ確保手段
23 リンク確立手段
24 ルーティング手段
25 ルーティング完了通知手段
26,37 CSR
27,38 DCROM
28 メモリ
29 メモリ領域
30 予備プロセッサ
32,71 第1の初期化手段
33 キャッシュメモリ
34 リンク確立手段
35 ルーティング完了確認手段
36,72 第2の初期化手段
50 メモリコントローラ
51 障害検知手段
52 障害通知手段
53 障害ログ検出手段
60 障害管理手段
61 メモリ障害通知制御手段
62 メモリ障害検出手段
Claims (9)
- サーバシステムに追加されるプロセッサであって、
前記サーバシステムから送信される、前記プロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行する第1の初期化手段と、
前記実行が完了した際に、前記指示に応じて動作する前記サーバシステムが備える他のプロセッサが備えるリンク確立手段との間のリンクを確立するリンク確立手段と、
当該リンクに基づいて、前記他のプロセッサが備えるメモリの所定のメモリ領域と前記追加されるプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する第2の初期化手段とを備えるプロセッサ。 - 前記第2の初期化手段による処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する障害通知制御手段を備える請求項1に記載のプロセッサ。
- 前記追加されるプロセッサは、当該プロセッサの信頼性の診断のためのプログラムを記憶するメモリを備える請求項1または2に記載のプロセッサ。
- 第2のプロセッサを備え、第1のプロセッサが追加されるサーバシステムであって、
前記第2のプロセッサは、
前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示を受けると、前記第2のプロセッサが備える所定のメモリ領域を確保するメモリ確保手段と、
前記第1のプロセッサと前記第2のプロセッサとの間のリンクを確立するリンク確立手段と、
前記リンクに基づいて、前記メモリ領域と、前記第1のプロセッサとの間の通信経路を設定し、該通信経路を設定した旨を前記第1のプロセッサに通知するルーティング手段とを備え、
前記第1のプロセッサは、
前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行する第1の初期化手段と、
前記実行が完了した際に、前記第2のプロセッサが備えるリンク確立手段との間のリンクを確立するリンク確立手段と、
当該リンクに基づいて、前記メモリ領域と前記第1のプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する第2の初期化手段とを備えるサーバシステム。 - 前記第1のプロセッサは、前記第2の初期化手段による処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する障害通知制御手段を備える請求項4に記載のサーバシステム。
- 前記第1のプロセッサと第2のプロセッサは、それぞれのプロセッサの信頼性の診断のためのプログラムを記憶するメモリを備える請求項4または5に記載のサーバシステム。
- サーバシステムにプロセッサを追加するプロセッサ追加方法であって、
前記追加されるプロセッサは、前記サーバシステムから送信される、当該プロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行し、
前記追加されるプロセッサは、前記実行が完了した際に、前記指示に応じて動作する前記サーバシステムが備える他のプロセッサが備えるリンク確立手段との間のリンクを確立し、
前記追加されるプロセッサは、当該リンクに基づいて、前記他のプロセッサが備えるメモリの所定のメモリ領域と前記追加されるプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する、プロセッサ追加方法。 - 前記追加されるプロセッサは、前記キャッシュメモリの信頼性の診断処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する請求項7に記載のプロセッサ追加方法。
- 第2のプロセッサを備えるサーバシステムに第1のプロセッサを追加するプロセッサ追加方法であって、
前記第2のプロセッサは、
前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示を受けると、前記第2のプロセッサが備える所定のメモリ領域を確保し、
前記第1のプロセッサと前記第2のプロセッサとの間のリンクを確立し、
前記リンクに基づいて、前記メモリ領域と、前記第1のプロセッサとの間の通信経路をルーティングにより設定し、該通信経路を設定した旨を前記第1のプロセッサに通知し、
前記第1のプロセッサは、
前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行し、
前記実行が完了した際に、前記第2のプロセッサが備えるリンク確立手段との間のリンクを確立し、
当該リンクに基づいて、前記メモリ領域と前記第1のプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行するプロセッサ追加方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069410A JP4803275B2 (ja) | 2009-03-23 | 2009-03-23 | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
US12/698,593 US8601215B2 (en) | 2009-03-23 | 2010-02-02 | Processor, server system, and method for adding a processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069410A JP4803275B2 (ja) | 2009-03-23 | 2009-03-23 | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010224716A JP2010224716A (ja) | 2010-10-07 |
JP4803275B2 true JP4803275B2 (ja) | 2011-10-26 |
Family
ID=42738614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069410A Expired - Fee Related JP4803275B2 (ja) | 2009-03-23 | 2009-03-23 | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8601215B2 (ja) |
JP (1) | JP4803275B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8522066B2 (en) | 2010-06-25 | 2013-08-27 | Intel Corporation | Providing silicon integrated code for a system |
JP5816019B2 (ja) * | 2011-07-29 | 2015-11-17 | Ntn株式会社 | 冗長機能付きステアバイワイヤ式操舵装置の制御装置 |
US9110777B2 (en) * | 2012-02-14 | 2015-08-18 | International Business Machines Corporation | Reducing performance degradation in backup semiconductor chips |
JP6248738B2 (ja) * | 2014-03-25 | 2017-12-20 | 富士通株式会社 | 情報処理装置,制御プログラム及び制御方法 |
JP6337606B2 (ja) * | 2014-05-15 | 2018-06-06 | 富士通株式会社 | 情報処理装置、経路決定方法及びプログラム |
CN107662871B (zh) * | 2016-07-29 | 2021-04-06 | 奥的斯电梯公司 | 用于乘客运输装置的移动扶手监测系统、乘客运输装置及其监测方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155833A (en) * | 1987-05-11 | 1992-10-13 | At&T Bell Laboratories | Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory |
JP2513769B2 (ja) | 1988-03-03 | 1996-07-03 | 富士通株式会社 | システム構成制御装置 |
JPH0332143A (ja) | 1989-06-28 | 1991-02-12 | Nec Corp | マルチ分散制御交換システムのプロセッサ増設方法 |
JP3433809B2 (ja) * | 1992-08-24 | 2003-08-04 | 株式会社日立製作所 | メモリ診断/初期化方式 |
US5496349A (en) * | 1994-03-11 | 1996-03-05 | Physio-Control Corporation | Method and system for automatic or semi-automatic defilbrillation using redundant processing |
JPH0854966A (ja) | 1994-08-11 | 1996-02-27 | Fuji Electric Co Ltd | マイコンシステムの初期化方法 |
JPH08263463A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | プロセッサ初期診断装置及びその方法 |
JPH1031620A (ja) * | 1996-07-15 | 1998-02-03 | Nec Shizuoka Ltd | キャッシュメモリの診断装置 |
JPH10171676A (ja) * | 1996-12-10 | 1998-06-26 | Toshiba Corp | マイクロプロセッサのテスト容易化回路 |
US6128690A (en) * | 1998-03-24 | 2000-10-03 | Compaq Computer Corporation | System for remote memory allocation in a computer having a verification table contains information identifying remote computers which are authorized to allocate memory in said computer |
US6081890A (en) * | 1998-11-30 | 2000-06-27 | Intel Corporation | Method of communication between firmware written for different instruction set architectures |
JP4571056B2 (ja) * | 2005-10-17 | 2010-10-27 | 富士通株式会社 | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム |
US7805597B2 (en) * | 2007-03-30 | 2010-09-28 | Intel Corporation | Parallel link reset in link based system |
-
2009
- 2009-03-23 JP JP2009069410A patent/JP4803275B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-02 US US12/698,593 patent/US8601215B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010224716A (ja) | 2010-10-07 |
US20100241809A1 (en) | 2010-09-23 |
US8601215B2 (en) | 2013-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4803275B2 (ja) | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム | |
US7313717B2 (en) | Error management | |
US8892944B2 (en) | Handling a failed processor of multiprocessor information handling system | |
US9112887B2 (en) | Mirroring solution in cloud storage environment | |
JP5561622B2 (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
US20040221198A1 (en) | Automatic error diagnosis | |
US20090282142A1 (en) | Boot controlling method of managed computer | |
CN113342262B (zh) | 用以进行全快闪存储器阵列伺服器的碟管理的方法与设备 | |
JP2009009200A (ja) | ストレージシステム及びストレージシステムの制御方法 | |
JP2010092127A (ja) | コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム | |
WO2018045922A1 (zh) | 一种备电方法及装置 | |
EP1902368B1 (en) | Method and system for reconfiguring functional capabilities in a data processing system with dormant resources | |
CN111949320A (zh) | 提供系统数据的方法、系统及服务器 | |
KR20220008237A (ko) | 임시 스토리지에 대한 데이터 복원을 위한 시스템 및 장치 | |
US9342451B2 (en) | Processor management method | |
JP2008217265A (ja) | プールi/oデバイス動作確認方法、及び計算機システム | |
JP5186551B2 (ja) | ピア・プログラマブル・ハードウェア・デバイスの自動ファームウェア復元方法及びプログラム | |
US20140025903A1 (en) | Multi-core processor system | |
US8032791B2 (en) | Diagnosis of and response to failure at reset in a data processing system | |
CN111147615B (zh) | Ip地址的接管方法、系统、计算机可读存储介质及服务器 | |
US10768940B2 (en) | Restoring a processing unit that has become hung during execution of an option ROM | |
JP2006252429A (ja) | コンピュータシステム、コンピュータシステムの診断方法およびコンピュータシステムの制御プログラム | |
WO2010032291A1 (ja) | 情報処理装置、及びその制御方法 | |
US11620199B1 (en) | Method and system for detection of post routine deviation for a network device | |
JP7269508B2 (ja) | サーバ、システム、および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4803275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |