JP4803275B2 - プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム - Google Patents

プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム Download PDF

Info

Publication number
JP4803275B2
JP4803275B2 JP2009069410A JP2009069410A JP4803275B2 JP 4803275 B2 JP4803275 B2 JP 4803275B2 JP 2009069410 A JP2009069410 A JP 2009069410A JP 2009069410 A JP2009069410 A JP 2009069410A JP 4803275 B2 JP4803275 B2 JP 4803275B2
Authority
JP
Japan
Prior art keywords
processor
server system
memory
added
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009069410A
Other languages
English (en)
Other versions
JP2010224716A (ja
Inventor
大介 上石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009069410A priority Critical patent/JP4803275B2/ja
Priority to US12/698,593 priority patent/US8601215B2/en
Publication of JP2010224716A publication Critical patent/JP2010224716A/ja
Application granted granted Critical
Publication of JP4803275B2 publication Critical patent/JP4803275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1008Correctness of operation, e.g. memory ordering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Description

本発明は、プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラムに関する。
昨今、サーバの筐体内を複数の物理パーティションに分けて運用する物理パーティションニングが可能なサーバが注目されている。物理パーティションニング可能なサーバでは、一つの筐体内で、個々のパーティションが電気的に完全に分離されており、それぞれが単体のサーバと同等の独立性を備えている。したがって、このような技術を用いることにより、信頼性を保ちながらサーバを集約することが可能となる。物理パーティションニングが可能なサーバでは、プロセッサとメモリを持つセルという単位で物理パーティションに動的にプロセッサが追加される機能が実現されている。
図6は、プロセッサとメモリとが一つのモジュールとなるセルの単位で構築されるシステムの構成を示すブロック図である。図6のシステムでは、2つのセルが、それぞれ2つのプロセッサと、各プロセッサに対応するメモリとを備える。各プロセッサは、バスを介してメモリにアクセスする。
図6のようなセル単位で動的にプロセッサを追加するシステムでは、まず、追加するセルを予備パーティションとして立ち上げ、完全にプロセッサの初期化処理が終了したのちに、物理的にセルを組み込み先パーティションに組み込む。
予備パーティションとしてセルを立ち上げる背景には、2つの理由がある。1つは、追加されるプロセッサの初期化にあたる制限のためである。もう1つは、信頼性のあるプロセッサであることを事前に診断するためである。
追加されるプロセッサの初期化にあたる制限とは、追加されるプロセッサの初期化処理には、メモリが必要とされることである。Itanium(登録商標)を代表とするプロセッサの初期化処理は、プロセッサベンダにより開発された非公開コードであるPAL(Physics Abstraction Layer)とBIOS(Basic Input/Output System)ベンダが開発するSAL(System Abstraction Layer)により行われる。このPALとSALによるプロセッサの初期化処理の順序は仕様として規定されている。したがって、ユーザが予備のプロセッサを追加したい場合であっても、該プロセッサを初期化するための規定の順序を遵守しなければならない。プロセッサの初期化処理には、プロセッサが動作するために必要な値を設定することだけではなく、故障診断を行い、プロセッサの信頼性を高めることも含まれる。この故障診断処理にメモリが必要となる。予備のプロセッサを追加するときには、外部からアクセスして追加するプロセッサの初期化処理を行うことができないので、追加するセル内にプロセッサの初期化用のメモリを備えておく必要がある。
このように、あるパーティションに動的にプロセッサを追加する際には、初期化処理のために、追加するプロセッサと共にメモリを追加しなければいけないという制限がある。
例えば、特許文献1には、動的にプロセッサの増設を実施する技術が開示されている。この技術では、ホストプロセッサが、増設ローカルプロセッサのハードウエア接続を完了し、すべての準備が整うと外部記憶装置からシステムファイルを読み込む。ホストプロセッサは、次にホストプロセッサの運転中の常用側から増設ローカルプロセッサに対してイニシャルプログラムロードを行い、指令してシステムを立ち上げる。ホストプロセッサは、次にローカルプロセッサ診断プログラムを転送し、指令して増設ローカルプロセッサの装置診断を実行する。このように、特許文献1に記載の技術では、増設ローカルプロセッサには、増設される際にホストプロセッサがローカルプロセッサ診断プログラムをロードするためのメモリが必要である。
このように、動的にプロセッサを追加する際には、該プロセッサの初期化のためのメモリを併せて追加する必要である。したがって、ユーザは、新たにプロセッサだけを必要とする場合でも、プロセッサと共にメモリを購入する必要がある。そのため、ユーザがシステム構成の変更を柔軟に実現する妨げとなっている。
図7は、Itanium(登録商標)プロセッサの構成を示す図である。Itanium(登録商標)プロセッサは、CSI(Common System Interface)を採用している。CSIを採用するプロセッサは、図7に示すように、それぞれがCSR(Control Status Register)、メモリおよびDCROM(Direct Connect Read Only Memory)を備える。CSRは、CSIを採用するプロセッサのレジスタである。メモリは、プロセッサが処理を実行する際に使用するものである。DCROMは、不揮発性メモリであり、プロセッサを初期化するためのBIOSファームウエアを格納する。各プロセッサは、互いにリンクを確立して通信を行う。また各プロセッサは、NC(Node controller)と通信を行う。CSIを採用するプロセッサは、それぞれがDCROMを持つので、互いにリンクを確立する前にDCROMを読むことが可能である。
このようなCSIを採用するプロセッサを備えたシステムに、CSIを採用するプロセッサを、動的に追加する場合について説明する。ここでは、メモリを持たないプロセッサを動的に追加する場合について説明する。すなわち、図7に示すシステムに対して、CSRとDCROMのみを備えたプロセッサを追加する場合について説明する。この場合、追加するプロセッサは、初期化処理のために組み込み先のプロセッサが備えるメモリを使用する。
上述したように、動的にプロセッサを追加する際には、追加するプロセッサが信頼性のあるプロセッサであることを事前に診断した上で組み込む必要がある。このために、追加するプロセッサを、組み込み先のプロセッサと独立したメモリ空間で立ち上げることができる環境が必要である。
特開平3−32143
しかしながら、上述のように、追加するプロセッサが、初期化処理に組み込み先のプロセッサが備えるメモリを使用する場合、信頼できるプロセッサであると診断される前に、組み込み先のプロセッサのメモリとリンクを確立することになる。つまり、図6に示すようなシステムに、メモリを持たないプロセッサを動的に追加する場合、追加するプロセッサを、組み込み先のプロセッサと独立したメモリ空間で立ち上げて信頼性があるプロセッサであることを事前に診断することができない。したがって、追加するプロセッサが不正動作を行った場合、組み込み先のプロセッサにその影響を及ぼす恐れがある。よって、図6に示したCSIを採用するプロセッサを備えたシステムに対しても、図6に示したセルを単位とするシステムと同様に、メモリを持たないプロセッサを動的に追加することができないという課題がある。
そこで、本発明は、サーバシステムに動的にプロセッサを追加する際に、該プロセッサが初期化処理のためのメモリを持たなくても信頼性を保ちながら追加することができるプロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラムを提供することを目的とする。
本発明の第1のプロセッサは、起動されると、プロセッサの信頼性の診断のためのプログラムをキャッシュメモリに読み出して実行する第1の初期化手段と、組み込み先パーティションに属するプロセッサから、所定のメモリ領域と自プロセッサとの間の通信経路が設定された旨の通知を受けると、メモリ領域にキャッシュメモリの信頼性の診断のためのプログラムを読み出して実行する第2の初期化手段とを備える。
本発明の第2のプロセッサは、自身が属するパーティションに他プロセッサが組み込まれる旨の通知を受けると、他プロセッサの初期化のためのメモリ領域を確保するメモリ確保手段と、確保したメモリ領域と、他プロセッサとの間の通信経路を設定すると共に、通信経路を設定した旨を他プロセッサに通知するルーティング手段とを備える。
本発明の第1のサーバシステムは、第1のプロセッサと、第1のプロセッサの組み込み先パーティションに属する第2のプロセッサとを備えたサーバシステムであって、第2のプロセッサは、自身が属するパーティションに第1のプロセッサが組み込まれる旨の通知を受けると、第1のプロセッサの初期化のためのメモリ領域を確保するメモリ確保手段と、確保したメモリ領域と、第1のプロセッサとの間の通信経路を設定すると共に、通信経路を設定した旨を第1のプロセッサに通知するルーティング手段とを備え、第1のプロセッサは、起動されると、自プロセッサの信頼性の診断のためのプログラムをキャッシュメモリに読み出して実行する第1の初期化手段と、前記第2のプロセッサから、通信経路が設定された旨の通知を受けると、メモリ領域にキャッシュメモリの信頼性の診断のためのプログラムを読み出して実行する第2の初期化手段とを備える。
本発明の第1のプロセッサ追加方法は、プロセッサの信頼性の診断のためのプログラムをキャッシュメモリに読み出して実行し、組み込み先パーティションに属するプロセッサから、所定のメモリ領域と自プロセッサとの間の通信経路が設定された旨の通知を受けると、メモリ領域にキャッシュメモリの信頼性の診断のためのプログラムを読み出して実行することを備える。
本発明の第2のプロセッサ追加方法は、自身が属するパーティションに他プロセッサが組み込まれる旨の通知を受けると、他プロセッサの初期化のためのメモリ領域を確保し、確保したメモリ領域と、他プロセッサとの間の通信経路を設定すると共に、通信経路を設定した旨を前記他プロセッサに通知することを備える。
本発明の第1のプロセッサ追加プログラムは、プロセッサの信頼性の診断のためのプログラムをキャッシュメモリに読み出して実行する処理と、組み込み先パーティションに属するプロセッサから、所定のメモリ領域と自プロセッサとの間の通信経路が設定された旨の通知を受けると、メモリ領域にキャッシュメモリの信頼性の診断のためのプログラムを読み出して実行する処理とを、コンピュータに実行させる。
本発明の第2のプロセッサ追加プログラムは、自身が属するパーティションに他プロセッサが組み込まれる旨の通知を受けると、他プロセッサの初期化のためのメモリ領域を確保する処理と、確保したメモリ領域と、他プロセッサとの間の通信経路を設定すると共に、通信経路を設定した旨を他プロセッサに通知する処理とを、コンピュータに実行させる。
本発明によれば、サーバシステムに、初期化処理のためのメモリを持たないプロセッサを、信頼性を保ちながら動的に追加することができるという効果が得られる。
本発明の実施形態1に係るサーバシステムを示すブロック図である。 サーバシステムにおける予備プロセッサの組み込み動作を示すタイミングチャートである。 本発明の実施形態2に係るサーバシステムの構成を示すブロック図である。 障害管理手段の動作を示すフローチャートである。 本発明の実施形態3に係るプロセッサの構成を示すブロック図である。 プロセッサとメモリとが一つのモジュールとなるセルの単位で構築されるシステムの構成を示すブロック図である。 Itanium(登録商標)プロセッサの構成を示す図である。
第1の実施形態.
次に、本発明の実施形態1について図面を参照して詳細に説明する。
図1は、本発明の実施形態1に係るサーバシステム1を示すブロック図である。サーバシステム1は、BMC(Baseboard Management Controller)10、組み込み先プロセッサ20を含む。BMC10は、サーバシステム1を管理する。組み込み先プロセッサ20は、サーバシステム1内のあるパーティションのプロセッサである。実施形態1では、この組み込み先プロセッサ20が属するパーティションに、メモリを持たない予備プロセッサ30を動的に組み込むことについて説明する。組み込み先プロセッサ20と予備プロセッサ30は、ともに図6に示したCSIを採用する。
この実施形態1に係るサーバシステム1は、予備プロセッサ30を組み込み先プロセッサ20に組み込む前に、予備プロセッサ30の信頼性の診断を行う第1の初期化処理を行い、予備プロセッサ30を組み込み先プロセッサ20に組み込んだ後に、第2の初期化処理を行う。以下、その詳細を説明する。
BMC10は、動的構成変更通知手段11とプロセッサ電源管理手段12とを備える。動的構成変更通知手段11は、サーバシステム1の構成が動的に変更されることを検出し、その旨を運用中のパーティションに通知する。プロセッサ電源管理手段12は、追加される予備プロセッサ30の電源管理を行う。
組み込み先プロセッサ20は、プロセッサコア21、CSR26、DCROM27およびメモリ28を備える。予備プロセッサ30は、プロセッサコア31、CSR37、DCROM38を備える。
CSR26,37は、それぞれ組み込み先プロセッサ20と予備プロセッサ30のレジスタである。DCROM27,38は、不揮発性メモリであり、それぞれ組み込み先プロセッサ20と予備プロセッサ30を初期化するためのBIOSファームウエアを格納する。メモリ28は、プロセッサコア21が処理を実行する際に使用するものである。予備プロセッサ30は、メモリを持たないものとする。
組み込み先プロセッサ20のプロセッサコア21は、メモリ確保手段22、リンク確立手段23、ルーティング手段24、ルーティング完了通知手段25を備える。
予備プロセッサ30のプロセッサコア31は、第1の初期化手段32、キャッシュメモリ33、リンク確立手段34、ルーティング完了確認手段35および第2の初期化手段36を備える。
組み込み先プロセッサ20のメモリ確保手段22は、組み込まれる予備プロセッサ30の初期化に必要なメモリ領域29を、自身が保持するメモリ28内に確保する。リンク確立手段23は、予備プロセッサ30のリンク確立手段34と共に、組み込み先プロセッサ20と予備プロセッサ30との間のリンクを確立する。ここでは、物理層でのリンクを確立する。ルーティング手段24は、物理層でのリンクが確立された組み込みプロセッサ20と予備プロセッサ30とが、互いに論理的にアクセスできるように、通信の行先を設定する。ここでは、ネットワーク層での設定を行う。このとき、ルーティング手段24は、メモリ確保手段22が予備プロセッサ30の初期化用に確保したメモリ領域29に、第2の初期化手段36がアクセスできるように通信経路の設定も行う。ルーティング完了通知手段25は、ルーティング手段24により通信経路の設定が完了したことを予備プロセッサ30に通知する。
予備プロセッサ30の第1の初期化手段32は、プロセッサの初期化処理のうちメモリを必要としない第1の初期化処理を行う(詳細は後述する)。リンク確立手段34は、組み込み先プロセッサ20のリンク確立手段23と共に、組み込み先プロセッサ20と予備プロセッサ30との間のリンクを確立する。ここでは、物理層でのリンクを確立する。ルーティング完了確認手段35は、組み込み先のパーティションにおいて自プロセッサのルーティングが完了したことを確認する。すなわち、ルーティング完了確認手段35は、組み込み先プロセッサ20のルーティング完了通知手段25からルーティングが完了した旨の通知を受けることにより、ルーティングが完了したことを認識する。第2の初期化手段36は、メモリ確保手段22により確保された組み込み先のパーティションのメモリ28内のメモリ領域29を使用して、自プロセッサの第2の初期化処理を行う(詳細は後述する)。
次に、初期化処理について説明する。
上述したように、サーバシステム1は、予備プロセッサ30の初期化処理を第1の初期化処理と第2の初期化処理とに分けて実行する。第1の初期化処理は、メモリを必要としない初期化処理であり、第2の初期化処理は、メモリを使用した初期化処理である。
具体的には、第1の初期化処理は、予備プロセッサ30が動作するために必要な設定およびCSR37やプロセッサ内部のユニットの信頼性の診断処理である。第1の初期化処理は、予備プロセッサ30の第1の初期化手段32により行われる。DCROM38は、このような第1の初期化処理のための命令コードを格納する。第1の初期化手段32は、DCROM38から第1の初期化処理のための命令コードを、キャッシュメモリ33に読み出し、実行する。これにより、予備プロセッサ30の動作の設定と信頼性の診断が行われ、予備プロセッサ30が不正動作をしないことが保障される。このように、CSIを採用するプロセッサは、プロセッサ間のリンクを確立する前にDCROMに格納される情報を読み出すことができる。
一方、第2の初期化処理は、上記第1の初期化処理にて行われない初期化処理である。第2の初期化処理は、予備プロセッサ30の第2の初期化手段36により行われる。具体的には、第2の初期化手段36は、第1の初期化処理にて使用したキャッシュメモリ33の信頼性の診断を行う。キャッシュメモリ33の信頼性の診断は、プロセッサベンダが開発したPALにより行われる。よって、第2の初期化手段36は、BIOS開発者が使用するSALにより診断用のメモリ領域を指定してPALを呼び出すことにより、キャッシュメモリ33の信頼性の診断を実行する。この診断のための命令コードは、DCROM38に格納される。第2の初期化手段36は、この命令コードをメモリ領域29に読み出して実行する。第2の初期化手段36は、命令コードの実行によりキャッシュメモリ33の通常の動作、すなわちメモリ情報のバッファリングが行われるか否かによって、信頼性を診断する。
次に、サーバシステム1による予備プロセッサ30の組み込み動作について詳細に説明する。
図2は、サーバシステム1における予備プロセッサ30の組み込み動作を示すタイミングチャートである。図2を参照して、サーバシステム1による予備プロセッサ30の組み込み動作について説明する。
ユーザは、運用中のパーティションに予備プロセッサ30を組み込む指示をBMC10に出すと共に、サーバシステム1に対して予備プロセッサ30を物理的に接続する。上記指示に応答して(ステップST101)、BMC10の動的構成変更通知手段11は、運用中のパーティションに属する組み込み先プロセッサ20に、予備プロセッサ30が追加されることを通知する(ステップST102)。また、BMC10のプロセッサ電源管理手段12は、予備プロセッサ30の電源を投入する(ステップST103)。
組み込み先プロセッサ20は、予備プロセッサ30が組み込まれる指示を受けると、メモリ確保手段22において予備プロセッサ30の初期化に必要なメモリ領域29を確保する(ステップST104)。
また、電源が投入された予備プロセッサ30は、第1の初期化手段32において第1の初期化処理を行う(ステップST105)。上述したように、第1の初期化手段32は、DCROM38が格納する命令コードをキャッシュメモリ33に読み出して実行することにより、第1の初期化処理を行う。
メモリ確保手段22がメモリの確保を完了すると共に、第1の初期化手段32が第1の初期化処理を完了すると、リンク確立手段23,34が、互いに物理層でのリンクを確立する(ステップST106、ST107)。
上記リンクの確立が完了すると、組み込み先プロセッサ20のルーティング手段24が、ルーティングを実行する(ステップST108)。すなわち、ルーティング手段24は、リンク確立手段23,33により物理層でリンクされた組み込み先プロセッサ20と予備プロセッサ30とが互いに論理的にアクセスできるように通信経路を設定する。また、ルーティング手段24は、メモリ確保手段22により確保されたメモリ領域29に対して予備プロセッサ30の第2の初期化手段36が論理的にアクセスできるように経路を決定する。ルーティング手段24がルーティングを実行している間、予備プロセッサ30のルーティング完了確認手段35はルーティングの完了を待機している(ステップST109)。
ルーティング手段24は、ルーティングが完了するとその旨をルーティング完了通知手段25に通知する。ルーティング完了通知手段25は、上記通知に応答して、ルーティングが完了した旨を予備プロセッサ30に通知する(ステップST110)。予備プロセッサ30は、上記通知をルーティング完了確認手段35において受け取ると、ルーティングが完了したことを第2の初期化手段36に通知する。
第2の初期化手段36は、上記通知を受けると、メモリ領域29を使用して第2の初期化処理を行う(ステップST111)。すなわち、第2の初期化手段36は、第1の初期化処理にて使用したキャッシュメモリ33の信頼性の診断を行う。上述したように、第2の初期化手段36は、DCROM38が格納する命令コードをメモリ領域29に読み出して実行することにより、第2の初期化処理を行う。
第2の初期化処理が正常に終了すると、第2の初期化手段36は、その旨をBMC10に通知してもよい。以上の手順により、予備プロセッサ30の信頼性の診断と、組み込み先プロセッサ20への組み込みが完了する。
なお、もしキャッシュメモリ33に不具合があった場合、第1の初期化処理中に予備プロセッサ30が不正に動作する恐れがあるが、ルーティングを行う前であるため、組み込み先パーティションに影響を与えることはない。また、キャッシュメモリ33に不具合がある状態で第2の初期化処理に到達したプロセッサは、第1の初期化処理を終了しているので、キャッシュメモリ33を通常の動作、すなわちメモリ情報のバッファリング等に使用しなければ、不正な動作はしない。キャッシュメモリ33が通常の動作で使用されるのは、第2の初期化処理以降であるため、キャッシュメモリ33に不具合があったとしても、組み込み先パーティションに影響を与えることはない。
また、メモリ領域29は予備プロセッサ30の障害発生時に行われる診断処理に使用されてもよい。
以上のように、この実施形態1によれば、ユーザがサーバシステム1に対して予備プロセッサ30を組み込む指示を出すと、組み込み先プロセッサ20のメモリ確保手段22は、予備プロセッサ30の初期化用のメモリ領域29を確保する。ルーティング手段24は、組み込み先プロセッサ20と予備プロセッサ30との間の通信経路を設定すると共に、メモリ領域29と予備プロセッサ30の第2の初期化手段36との間の通信経路を設定する。また、予備プロセッサ30の第1の初期化手段32は、プロセッサの信頼性の診断のためのプログラムをキャッシュメモリ33に読み出して実行することにより、予備プロセッサ30の設定や内部の信頼性の診断を行う。第2の初期化手段36は、キャッシュメモリ33の信頼性の診断のためのプログラムをメモリ領域29に読み出して実行することにより、キャッシュメモリ33の信頼性の診断を行う。この構成により、ユーザは、予備プロセッサ30を組み込み先パーティションに動的に追加する際に、メモリを併せて追加しなくても、予備プロセッサ30の信頼性を保ちながら追加できるという効果が得られる。
またこのため、プロセッサのみを、動的にパーティションに追加できるので、ユーザはシステム構成の変更を柔軟に実現できるという効果が得られる。また、ユーザは、予備プロセッサと組み込み先のパーティションとが独立したメモリ空間を持てないようなシステムにも動的にプロセッサを追加できるという効果が得られる。
第2の実施形態.
実施形態1で説明したように、サーバシステム1では、第1の初期化処理において予備プロセッサ30の動作の設定および信頼性の診断を行う。そして、サーバシステム1は、第2の初期化処理において、組み込み先プロセッサ20内のメモリ領域29を用いて、第1の初期化処理に使用したキャッシュメモリ33の信頼性の診断を行う。
したがって、第1の初期化処理中に障害が発生した場合は予備プロセッサ30の外部にその影響が波及することはないが、第2の初期化処理中に障害が発生した場合はその影響が組み込み先のパーティションに波及する恐れがある。そこで、実施形態2では、第2の初期化処理中に障害が発生した場合に、組み込み先のパーティションへの影響を抑えることについて説明する。
図3は、実施形態2に係るサーバシステム2の構成を示すブロック図である。サーバシステム2は、図1に示したサーバシステム1に加えて、組み込み先プロセッサ20がメモリコントローラ50を、予備プロセッサ30が障害管理手段60をそれぞれ備える。メモリコントローラ50、障害管理手段60以外の各構成要素は、実施形態1で説明したのと同一の構成要素である。
組み込み先プロセッサ20のメモリコントローラ50は、メモリ28の管理を行う従来からの技術である。メモリコントローラ50は、障害検知手段51、障害通知手段52、障害ログ検出手段53を備える。障害検知手段51は、メモリ28に障害が発生したことを検知する。障害通知手段52は、メモリ28に障害が発生したことを自プロセッサの制御回路(図示せず)等に通知する。障害ログ検出手段53は、メモリ28に障害が発生したときにログデータを出力する。
予備プロセッサ30の障害管理手段60は、第2の初期化手段36による第2の初期化処理の実行中に、メモリ領域29に障害が発生したときに、その対処を行う。障害管理手段60は、メモリ障害通知制御手段(障害通知制御手段)61とメモリ障害検出手段(組み込み取り止め手段)62とを備える。メモリ障害通知制御手段61は、メモリコントローラ50の障害通知手段52の機能を抑止したり再開したりする。メモリ障害検出手段62は、メモリ領域29に障害が発生したことを検出すると、予備プロセッサ30の組み込みを停止する。
図4は、障害管理手段60の動作を示すフローチャートである。図4を参照して、障害管理手段60の動作について説明する。
障害管理手段60のメモリ障害通知制御手段61は、第2の初期化手段36による第2の初期化処理の実行中に、メモリコントローラ50の障害検知手段51を監視することにより、メモリ領域29に障害が発生したか否かを監視する(ステップST201)。そして、メモリ障害通知制御手段61は、メモリ領域29に障害が発生したことを検知すると、メモリコントローラ50の障害通知手段52の機能を抑止する(ステップST202)。ここで、メモリ領域29で障害が発生した場合、この障害は追加する予備プロセッサ30に起因するものであり、組み込み先プロセッサ20に起因するものではない。したがって、このような障害のために組み込み先のパーティションの動作をダウンさせないようにするために、メモリ障害通知制御手段61はメモリコントローラ50の障害通知手段52の機能を無効することにより、障害発生の通知を抑止する。
続いて、メモリ障害検出手段62は、予備プロセッサ30の組み込みをとりやめると共に、障害ログ検出手段53にログデータを出力させる(ステップST203)。続いて、メモリ障害通知制御手段61は、メモリコントローラ50の障害通知手段52の機能を再開させる(ステップST204)。以上の動作により、障害管理手段60は、第2の初期化処理の実行中にメモリ領域29に発生した障害への対処を行うことができる。
以上のように、メモリ障害通知制御手段61が、第2の初期化処理中にメモリ領域29において障害が発生したことを検出すると、メモリコントローラ50の障害通知手段52の障害通知機能を抑止する。そして、メモリ障害検出手段62が、予備プロセッサ30の組み込みを取り止める。この構成により、予備プロセッサ30が、動的に追加される際に組み込み先プロセッサ20のメモリ28を使用することにより生じうる信頼性の低下を防ぐことができるという効果が得られる。
第3の実施形態.
図5は、実施形態3に係るプロセッサ70の構成を示すブロック図である。図5に示すように、プロセッサ70は、第1の初期化手段71および第2の初期化手段72を備える。
第1の初期化手段71は、起動されると、プロセッサの信頼性の診断のためのプログラムをキャッシュメモリに読み出して実行する。第2の初期化手段72は、組み込み先パーティションに属するプロセッサから、所定のメモリ領域と自プロセッサとの間の通信経路が設定された旨の通知を受けると、メモリ領域にキャッシュメモリの信頼性の診断のためのプログラムを読み出して実行する。
上記構成により、実施形態3によれば、サーバシステムに、初期化処理のためのメモリを持たないプロセッサを、信頼性を保ちながら動的に追加することができるという効果が得られる。
10 BMC
11 動的構成変更通知手段
12 プロセッサ電源管理手段
20 組み込み先プロセッサ
21,31 プロセッサコア
22 メモリ確保手段
23 リンク確立手段
24 ルーティング手段
25 ルーティング完了通知手段
26,37 CSR
27,38 DCROM
28 メモリ
29 メモリ領域
30 予備プロセッサ
32,71 第1の初期化手段
33 キャッシュメモリ
34 リンク確立手段
35 ルーティング完了確認手段
36,72 第2の初期化手段
50 メモリコントローラ
51 障害検知手段
52 障害通知手段
53 障害ログ検出手段
60 障害管理手段
61 メモリ障害通知制御手段
62 メモリ障害検出手段

Claims (9)

  1. サーバシステムに追加されるプロセッサであって、
    前記サーバシステムから送信される、前記プロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行する第1の初期化手段と、
    前記実行が完了した際に、前記指示に応じて動作する前記サーバシステムが備える他のプロセッサが備えるリンク確立手段との間のリンクを確立するリンク確立手段と、
    当該リンクに基づいて、前記他のプロセッサが備えるメモリの所定のメモリ領域と前記追加されるプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する第2の初期化手段とを備えるプロセッサ。
  2. 前記第2の初期化手段による処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する障害通知制御手段を備える請求項1に記載のプロセッサ。
  3. 前記追加されるプロセッサは、当該プロセッサの信頼性の診断のためのプログラムを記憶するメモリを備える請求項1または2に記載のプロセッサ。
  4. 第2のプロセッサを備え、第1のプロセッサが追加されるサーバシステムであって、
    前記第2のプロセッサは、
    前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示を受けると、前記第2のプロセッサが備える所定のメモリ領域を確保するメモリ確保手段と、
    前記第1のプロセッサと前記第2のプロセッサとの間のリンクを確立するリンク確立手段と、
    前記リンクに基づいて、前記メモリ領域と、前記第1のプロセッサとの間の通信経路を設定し、該通信経路を設定した旨を前記第1のプロセッサに通知するルーティング手段とを備え、
    前記第1のプロセッサは、
    前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行する第1の初期化手段と、
    前記実行が完了した際に、前記第2のプロセッサが備えるリンク確立手段との間のリンクを確立するリンク確立手段と、
    当該リンクに基づいて、前記メモリ領域と前記第1のプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する第2の初期化手段とを備えるサーバシステム。
  5. 前記第1のプロセッサは、前記第2の初期化手段による処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する障害通知制御手段を備える請求項4に記載のサーバシステム。
  6. 前記第1のプロセッサと第2のプロセッサは、それぞれのプロセッサの信頼性の診断のためのプログラムを記憶するメモリを備える請求項4または5に記載のサーバシステム。
  7. サーバシステムにプロセッサを追加するプロセッサ追加方法であって、
    前記追加されるプロセッサは、前記サーバシステムから送信される、当該プロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行し、
    前記追加されるプロセッサは、前記実行が完了した際に、前記指示に応じて動作する前記サーバシステムが備える他のプロセッサが備えるリンク確立手段との間のリンクを確立し、
    前記追加されるプロセッサは、当該リンクに基づいて、前記他のプロセッサが備えるメモリの所定のメモリ領域と前記追加されるプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行する、プロセッサ追加方法。
  8. 前記追加されるプロセッサは、前記キャッシュメモリの信頼性の診断処理中に前記メモリ領域において障害が発生すると、前記他のプロセッサが備える制御回路に対して当該他のプロセッサが前記障害を通知する機能である障害通知機能を無効にするように抑止する請求項7に記載のプロセッサ追加方法。
  9. 第2のプロセッサを備えるサーバシステムに第1のプロセッサを追加するプロセッサ追加方法であって、
    前記第2のプロセッサは、
    前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示を受けると、前記第2のプロセッサが備える所定のメモリ領域を確保し、
    前記第1のプロセッサと前記第2のプロセッサとの間のリンクを確立し、
    前記リンクに基づいて、前記メモリ領域と、前記第1のプロセッサとの間の通信経路をルーティングにより設定し、該通信経路を設定した旨を前記第1のプロセッサに通知し、
    前記第1のプロセッサは、
    前記サーバシステムから送信される、前記第1のプロセッサが前記サーバシステムに追加されることを示す指示に応じて、前記サーバシステムから電源が投入されると、あらかじめ記憶されている当該プロセッサの信頼性の診断のためのプログラムを当該プロセッサが備えるキャッシュメモリに読み出して実行し、
    前記実行が完了した際に、前記第2のプロセッサが備えるリンク確立手段との間のリンクを確立し、
    当該リンクに基づいて、前記メモリ領域と前記第1のプロセッサとの間の通信経路が設定された旨の通知を受けると、あらかじめ記憶されている前記キャッシュメモリの信頼性の診断のためのプログラムを当該メモリ領域に読み出して実行するプロセッサ追加方法。
JP2009069410A 2009-03-23 2009-03-23 プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム Expired - Fee Related JP4803275B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009069410A JP4803275B2 (ja) 2009-03-23 2009-03-23 プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム
US12/698,593 US8601215B2 (en) 2009-03-23 2010-02-02 Processor, server system, and method for adding a processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069410A JP4803275B2 (ja) 2009-03-23 2009-03-23 プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム

Publications (2)

Publication Number Publication Date
JP2010224716A JP2010224716A (ja) 2010-10-07
JP4803275B2 true JP4803275B2 (ja) 2011-10-26

Family

ID=42738614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069410A Expired - Fee Related JP4803275B2 (ja) 2009-03-23 2009-03-23 プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム

Country Status (2)

Country Link
US (1) US8601215B2 (ja)
JP (1) JP4803275B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522066B2 (en) 2010-06-25 2013-08-27 Intel Corporation Providing silicon integrated code for a system
JP5816019B2 (ja) * 2011-07-29 2015-11-17 Ntn株式会社 冗長機能付きステアバイワイヤ式操舵装置の制御装置
US9110777B2 (en) * 2012-02-14 2015-08-18 International Business Machines Corporation Reducing performance degradation in backup semiconductor chips
JP6248738B2 (ja) * 2014-03-25 2017-12-20 富士通株式会社 情報処理装置,制御プログラム及び制御方法
JP6337606B2 (ja) * 2014-05-15 2018-06-06 富士通株式会社 情報処理装置、経路決定方法及びプログラム
CN107662871B (zh) * 2016-07-29 2021-04-06 奥的斯电梯公司 用于乘客运输装置的移动扶手监测系统、乘客运输装置及其监测方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155833A (en) * 1987-05-11 1992-10-13 At&T Bell Laboratories Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
JP2513769B2 (ja) 1988-03-03 1996-07-03 富士通株式会社 システム構成制御装置
JPH0332143A (ja) 1989-06-28 1991-02-12 Nec Corp マルチ分散制御交換システムのプロセッサ増設方法
JP3433809B2 (ja) * 1992-08-24 2003-08-04 株式会社日立製作所 メモリ診断/初期化方式
US5496349A (en) * 1994-03-11 1996-03-05 Physio-Control Corporation Method and system for automatic or semi-automatic defilbrillation using redundant processing
JPH0854966A (ja) 1994-08-11 1996-02-27 Fuji Electric Co Ltd マイコンシステムの初期化方法
JPH08263463A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd プロセッサ初期診断装置及びその方法
JPH1031620A (ja) * 1996-07-15 1998-02-03 Nec Shizuoka Ltd キャッシュメモリの診断装置
JPH10171676A (ja) * 1996-12-10 1998-06-26 Toshiba Corp マイクロプロセッサのテスト容易化回路
US6128690A (en) * 1998-03-24 2000-10-03 Compaq Computer Corporation System for remote memory allocation in a computer having a verification table contains information identifying remote computers which are authorized to allocate memory in said computer
US6081890A (en) * 1998-11-30 2000-06-27 Intel Corporation Method of communication between firmware written for different instruction set architectures
JP4571056B2 (ja) * 2005-10-17 2010-10-27 富士通株式会社 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム
US7805597B2 (en) * 2007-03-30 2010-09-28 Intel Corporation Parallel link reset in link based system

Also Published As

Publication number Publication date
JP2010224716A (ja) 2010-10-07
US20100241809A1 (en) 2010-09-23
US8601215B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
JP4803275B2 (ja) プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム
US7313717B2 (en) Error management
US8892944B2 (en) Handling a failed processor of multiprocessor information handling system
US9112887B2 (en) Mirroring solution in cloud storage environment
JP5561622B2 (ja) 多重化システム、データ通信カード、状態異常検出方法、及びプログラム
US20040221198A1 (en) Automatic error diagnosis
US20090282142A1 (en) Boot controlling method of managed computer
CN113342262B (zh) 用以进行全快闪存储器阵列伺服器的碟管理的方法与设备
JP2009009200A (ja) ストレージシステム及びストレージシステムの制御方法
JP2010092127A (ja) コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム
WO2018045922A1 (zh) 一种备电方法及装置
EP1902368B1 (en) Method and system for reconfiguring functional capabilities in a data processing system with dormant resources
CN111949320A (zh) 提供系统数据的方法、系统及服务器
KR20220008237A (ko) 임시 스토리지에 대한 데이터 복원을 위한 시스템 및 장치
US9342451B2 (en) Processor management method
JP2008217265A (ja) プールi/oデバイス動作確認方法、及び計算機システム
JP5186551B2 (ja) ピア・プログラマブル・ハードウェア・デバイスの自動ファームウェア復元方法及びプログラム
US20140025903A1 (en) Multi-core processor system
US8032791B2 (en) Diagnosis of and response to failure at reset in a data processing system
CN111147615B (zh) Ip地址的接管方法、系统、计算机可读存储介质及服务器
US10768940B2 (en) Restoring a processing unit that has become hung during execution of an option ROM
JP2006252429A (ja) コンピュータシステム、コンピュータシステムの診断方法およびコンピュータシステムの制御プログラム
WO2010032291A1 (ja) 情報処理装置、及びその制御方法
US11620199B1 (en) Method and system for detection of post routine deviation for a network device
JP7269508B2 (ja) サーバ、システム、および方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4803275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees