JP6337606B2 - 情報処理装置、経路決定方法及びプログラム - Google Patents
情報処理装置、経路決定方法及びプログラム Download PDFInfo
- Publication number
- JP6337606B2 JP6337606B2 JP2014101263A JP2014101263A JP6337606B2 JP 6337606 B2 JP6337606 B2 JP 6337606B2 JP 2014101263 A JP2014101263 A JP 2014101263A JP 2014101263 A JP2014101263 A JP 2014101263A JP 6337606 B2 JP6337606 B2 JP 6337606B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cpu
- processors
- group
- communication path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17312—Routing techniques specific to parallel machines, e.g. wormhole, store and forward, shortest path problem congestion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7206—Reconfiguration of flash memory system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサ
を有し、
前記複数のプロセッサのうち第1のプロセッサが、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路、又は、通信経路上のプロセッサのうち前記第2のプロセッサ及び前記第3のプロセッサ以外のプロセッサが動的再構成の対象ではない通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
情報処理装置。
前記複数のプロセッサの各々は、複数のグループのいずれかに属し、
前記第1のプロセッサは動的再構成の対象ではなく、
前記第1のプロセッサは、
前記複数のグループのうち削除されるべきグループに含まれる1又は複数のプロセッサのうち前記第1のプロセッサを含むグループまでのホップ数が多いプロセッサから順に、前記情報処理装置から削除し、
追加すべきグループに含まれる1又は複数のプロセッサのうち前記第1のプロセッサを含むグループまでのホップ数が少ないプロセッサから順に、前記情報処理装置に追加する
処理をさらに実行する付記1記載の情報処理装置。
前記第1のプロセッサが属する第1のグループは動的再構成の対象ではなく、
前記通信経路を特定する処理が、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路、及び、通信経路上のプロセッサのうち前記第2のプロセッサ及び前記第3のプロセッサ以外のプロセッサが動的再構成の対象ではない通信経路が無い場合に、前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路を特定する
処理を含む付記2記載の情報処理装置。
前記通信経路を特定する処理が、
前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路が無い場合に、前記第2のプロセッサが属するグループに属し、且つ、前記第1のグループのプロセッサまでのホップ数が前記第2のプロセッサから前記第1のグループのプロセッサまでのホップ数より少ないプロセッサを含む通信経路を特定する
処理を含む付記3記載の情報処理装置。
各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサのうちいずれかのプロセッサである第1のプロセッサが、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路、又は、通信経路上のプロセッサのうち前記第2のプロセッサ及び前記第3のプロセッサ以外のプロセッサが動的再構成の対象ではない通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
処理を実行する経路決定方法。
各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサのうちいずれかのプロセッサである第1のプロセッサに、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路、又は、通信経路上のプロセッサのうち前記第2のプロセッサ及び前記第3のプロセッサ以外のプロセッサが動的再構成の対象ではない通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
処理を実行させるための経路決定プログラム。
A,B,C,D セル 15 I/O部
100 バックプレーン 0,1,2,3,4,5,6,7 CPU
110,120,130,140 不揮発性メモリ
112,113,122,123,132,133,142,143 メモリ
111,121,131,141 制御プログラム
150 スイッチ 151,152,153,154 I/Oデバイス
155 記憶装置 156 アプリケーションプログラム
157 OSのプログラム 1111 経路決定プログラム
1112 設定プログラム 1113 生成プログラム
Claims (5)
- 各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサ
を有し、
前記複数のプロセッサの各々は、複数のグループのいずれかに属し、
前記複数のプロセッサのうち第1のプロセッサが属する第1のグループは動的再構成の対象ではなく、
前記動的再構成は、前記複数のグループのうち前記第1のグループ以外のグループ単位で指定され、
前記第1のプロセッサが、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がある場合には、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路を特定し、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がない場合には、前記第1のグループに属するプロセッサのみを経由する通信経路を特定し、
前記第1のグループに属するプロセッサのみを経由する通信経路がない場合には、前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
情報処理装置。 - 前記第1のプロセッサは、
前記複数のグループのうち削除されるべきグループに含まれる1又は複数のプロセッサのうち前記第1のプロセッサを含むグループまでのホップ数が多いプロセッサから順に、前記情報処理装置から削除し、
追加すべきグループに含まれる1又は複数のプロセッサのうち前記第1のプロセッサを含むグループまでのホップ数が少ないプロセッサから順に、前記情報処理装置に追加する
処理をさらに実行する請求項1記載の情報処理装置。 - 前記通信経路を特定する処理が、
前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路が無い場合に、前記第2のプロセッサが属するグループに属し、且つ、前記第1のグループのプロセッサまでのホップ数が前記第2のプロセッサから前記第1のグループのプロセッサまでのホップ数より少ないプロセッサを含む通信経路を特定する
処理を含む請求項1又は2記載の情報処理装置。 - 各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサのうちいずれかのプロセッサである第1のプロセッサが実行する経路決定方法であって、
前記複数のプロセッサの各々は、複数のグループのいずれかに属し、
前記第1のプロセッサが属する第1のグループは動的再構成の対象ではなく、
前記動的再構成は、前記複数のグループのうち前記第1のグループ以外のグループ単位で指定され、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がある場合には、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路を特定し、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がない場合には、前記第1のグループに属するプロセッサのみを経由する通信経路を特定し、
前記第1のグループに属するプロセッサのみを経由する通信経路がない場合には、前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
処理を含む経路決定方法。 - 各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサのうちいずれかのプロセッサである第1のプロセッサに実行させるための経路決定プログラムであって、
前記複数のプロセッサの各々は、複数のグループのいずれかに属し、
前記第1のプロセッサが属する第1のグループは動的再構成の対象ではなく、
前記動的再構成は、前記複数のグループのうち前記第1のグループ以外のグループ単位で指定され、
前記第1のプロセッサに、
前記複数のプロセッサのうち第2のプロセッサと、前記複数のプロセッサのうち前記第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、
算出された前記1又は複数の通信経路の中から、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がある場合には、前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路を特定し、
前記第2のプロセッサと前記第3のプロセッサとが直接接続された通信経路がない場合には、前記第1のグループに属するプロセッサのみを経由する通信経路を特定し、
前記第1のグループに属するプロセッサのみを経由する通信経路がない場合には、前記第1のグループのプロセッサ、前記第2のプロセッサが属するグループのプロセッサ及び前記第3のプロセッサが属するグループのプロセッサのみを含む通信経路を特定し、
特定された前記通信経路の情報を、特定された前記通信経路上のプロセッサに送信する
処理を実行させるための経路決定プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101263A JP6337606B2 (ja) | 2014-05-15 | 2014-05-15 | 情報処理装置、経路決定方法及びプログラム |
US14/700,294 US9916236B2 (en) | 2014-05-15 | 2015-04-30 | Information processing device and path determination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101263A JP6337606B2 (ja) | 2014-05-15 | 2014-05-15 | 情報処理装置、経路決定方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220522A JP2015220522A (ja) | 2015-12-07 |
JP6337606B2 true JP6337606B2 (ja) | 2018-06-06 |
Family
ID=54538634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101263A Active JP6337606B2 (ja) | 2014-05-15 | 2014-05-15 | 情報処理装置、経路決定方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9916236B2 (ja) |
JP (1) | JP6337606B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700975B (zh) * | 2016-01-08 | 2019-05-24 | 华为技术有限公司 | 一种中央处理器cpu热移除、热添加方法及装置 |
US11379389B1 (en) * | 2018-04-03 | 2022-07-05 | Xilinx, Inc. | Communicating between data processing engines using shared memory |
CN114968902B (zh) * | 2022-07-28 | 2022-10-25 | 沐曦科技(成都)有限公司 | 一种多处理器互联系统 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471580A (en) * | 1991-10-01 | 1995-11-28 | Hitachi, Ltd. | Hierarchical network having lower and upper layer networks where gate nodes are selectively chosen in the lower and upper layer networks to form a recursive layer |
JPH05204876A (ja) | 1991-10-01 | 1993-08-13 | Hitachi Ltd | 階層型ネットワークおよび階層型ネットワークを用いたマルチプロセッサシステム |
US6973559B1 (en) | 1999-09-29 | 2005-12-06 | Silicon Graphics, Inc. | Scalable hypercube multiprocessor network for massive parallel processing |
US6775274B1 (en) * | 2000-01-27 | 2004-08-10 | International Business Machines Corporation | Circuit and method for providing secure communication over data communication interconnects |
US6725317B1 (en) * | 2000-04-29 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | System and method for managing a computer system having a plurality of partitions |
US7577727B2 (en) * | 2003-06-27 | 2009-08-18 | Newisys, Inc. | Dynamic multiple cluster system reconfiguration |
JP4764790B2 (ja) * | 2006-09-20 | 2011-09-07 | 富士通株式会社 | 信号中継装置、ノード装置、ネットワークシステム、リンク生成方法およびリンク生成プログラム |
JP5136550B2 (ja) * | 2007-06-01 | 2013-02-06 | 富士通株式会社 | 情報処理装置及び情報処理装置の再構成方法 |
US7856551B2 (en) * | 2007-06-05 | 2010-12-21 | Intel Corporation | Dynamically discovering a system topology |
US8111615B2 (en) * | 2008-07-07 | 2012-02-07 | Intel Corporation | Dynamic update of route table |
JP4803275B2 (ja) * | 2009-03-23 | 2011-10-26 | 日本電気株式会社 | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
US20120120959A1 (en) * | 2009-11-02 | 2012-05-17 | Michael R Krause | Multiprocessing computing with distributed embedded switching |
US8516493B2 (en) * | 2011-02-01 | 2013-08-20 | Futurewei Technologies, Inc. | System and method for massively multi-core computing systems |
-
2014
- 2014-05-15 JP JP2014101263A patent/JP6337606B2/ja active Active
-
2015
- 2015-04-30 US US14/700,294 patent/US9916236B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015220522A (ja) | 2015-12-07 |
US20150331822A1 (en) | 2015-11-19 |
US9916236B2 (en) | 2018-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI620072B (zh) | 可擴充集中式非揮發性記憶體儲存盒、電腦實施方法以及非暫態電腦可讀取儲存裝置 | |
US10333865B2 (en) | Transformation of peripheral component interconnect express compliant virtual devices in a network environment | |
US8732270B2 (en) | Controlling communication among multiple industrial control systems | |
US9460049B2 (en) | Dynamic formation of symmetric multi-processor (SMP) domains | |
US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
KR102147629B1 (ko) | 플렉시블 서버 시스템 | |
TWI591485B (zh) | 用於減少多節點機箱系統之管理埠之電腦可讀取儲存裝置、系統及方法 | |
JP2017199367A (ja) | ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム | |
US8612973B2 (en) | Method and system for handling interrupts within computer system during hardware resource migration | |
EP3226147B1 (en) | Cpu, and method of managing multi-cpu system | |
US20220210030A1 (en) | SYNTHESIS OF A NETWORK-ON-CHIP (NoC) USING PERFORMANCE CONSTRAINTS AND OBJECTIVES | |
KR102383041B1 (ko) | 자기 식별 인터커넥트 토폴로지 | |
WO2017118080A1 (zh) | 一种中央处理器cpu热移除、热添加方法及装置 | |
US10725890B1 (en) | Program testing service | |
CN113992569B (zh) | Sdn网络中多路径业务收敛方法、装置及存储介质 | |
JP6337606B2 (ja) | 情報処理装置、経路決定方法及びプログラム | |
CN118176699A (zh) | 用于云原生工作负载的自动加密 | |
CN110324202B (zh) | 一种探测线路质量的方法和装置 | |
JP2010039729A (ja) | I/o管理システム、サーバシステム及びそのi/oスイッチの管理方法 | |
CN111654559A (zh) | 一种容器数据传输方法及装置 | |
CN103401721A (zh) | 基于网络虚拟化的tor交换机配置方法及装置 | |
WO2019169582A1 (zh) | 处理中断的方法和装置 | |
JP6657910B2 (ja) | 帯域設定方法、帯域設定プログラム、情報処理装置及び情報処理システム | |
CN106708551B (zh) | 一种热添加中央处理器cpu的配置方法及系统 | |
JP2016038649A (ja) | 並列計算機システム及び並列計算機システムの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6337606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |