JP2017199367A - ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム - Google Patents

ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム Download PDF

Info

Publication number
JP2017199367A
JP2017199367A JP2017082353A JP2017082353A JP2017199367A JP 2017199367 A JP2017199367 A JP 2017199367A JP 2017082353 A JP2017082353 A JP 2017082353A JP 2017082353 A JP2017082353 A JP 2017082353A JP 2017199367 A JP2017199367 A JP 2017199367A
Authority
JP
Japan
Prior art keywords
server system
post
memory module
package repair
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017082353A
Other languages
English (en)
Inventor
豐 州 呉
Feng-Chou Wu
豐 州 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of JP2017199367A publication Critical patent/JP2017199367A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】サーバシステムのデュアルインラインメモリモジュール（ＤＩＭＭ）におけるポストパッケージリペア（ＰＰＲ）の使用を追跡するシステム及び方法を提供する。【解決手段】ポストパッケージリペアの流れを実行する前、サーバシステムのＢＩＯＳはＰＰＲの使用記録を確認して、ＤＩＭＭの複数のバンクグループのスペアロウの使用状態をサーバシステムのコントローラ（例えば、ＢＭＣ）に送信することにより、ユーザ又はサーバシステムはサーバシステムの各ＤＩＭＭのＰＰＲ状態を確認することができる。対応のＤＩＭＭを取り替えるかどうかの判断は、サーバシステムにより自動的に又はユーザにより手動的に行われることができる。【選択図】図２Ａ

Description

本発明の技術は、一般に通信ネットワークにおけるサーバシステムに関するものである。
ポストパッケージリペア（Ｐｏｓｔ Ｐａｃｋａｇｅ Ｒｅｐａｉｒ，ＰＰＲ）はダブル．データ．レート４（ＤＤＲ４）同期型ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）の特徴である。ＰＰＲは、ＳＤＲＡＭのバンクグループ（ｂａｎｋ ｇｒｏｕｐ）内の使用可能なスペアロウを使用してメモリの欠陥を修復するメカニズムを提供するものである。しかし、ＰＰＲは永久的な修復であるため、一旦修復を実行した場合、逆戻りができなくなる。よって、ＤＤＲ４ ＳＤＲＡＭ内のＰＰＲ機能を向上させる需要が存在する。
本技術の様々な実施例によるシステム及び方法は、ポストパッケージリペア（ＰＰＲ）をサポートするメモリモジュールの複数のバンクグループ（例えば、デュアルインラインメモリモジュール（ｄｕａｌ ｉｎ−ｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ，ＤＩＭＭ））を追跡・管理することにより、上記サーバシステムの問題を解決するものである。具体的には、本技術の様々な実施例は、サーバシステムの各ＤＩＭＭ内のＰＰＲの使用状況を追跡するための方法を提供するものである。サーバシステムのＢＩＯＳはＰＰＲの流れの前にＰＰＲの使用状況の記録を確認することができる。ターゲットバンクグループの全てのスペアロウが使用された判断に応じて、無効な修復動作をスキップすることで、無効な修復動作ごとに電源投入時の自己診断（ｐｏｗｅｒ−ｏｎ ｓｅｌｆ−ｔｅｓｔ，ＰＯＳＴ）の所定時間、例えば２秒を省くことができる。ＢＩＯＳは、ユーザ又はサーバシステムがサーバシステムの各ＤＩＭＭのＰＰＲ状態を確認するように、ターゲットバンクの使用状況をサーバシステムのコントローラ（例えば、ＢＭＣ）へ送信することもできる。対応のＤＩＭＭを取り替えるかどうかの判断は、サーバシステムにより自動的に又はユーザにより手動的に行われる。一部の実施例では、ユーザはインテリジェント・プラットフォーム管理インターフェイス（ｉｎｔｅｌｌｉｇｅｎｔ ｐｌａｔｆｏｒｍ ｍａｎａｇｅｍｅｎｔ ｉｎｔｅｒｆａｃｅ，ＩＰＭＩ）の命令（Ｃｏｍｍａｎｄｓ，ＣＭＤｓ）により各ＤＩＭＭＳのＰＰＲ状態を確認することができる。
従来のサーバシステムでは、ＤＤＲ４ ＳＤＲＡＭはユーザがＳＤＲＡＭ内の複数のバンクグループ状態を確認するための登録を提供しない。故に、ユーザ又はサーバシステムは、ＰＰＲのための余分容量を有するバンクグループの数が確認できない。それに比べて、本技術の様々な実施例は、ＳＤＲＡＭのＰＰＲ使用状態を管理する、より速い且つコストがより低い方法を提供すると共に、ユーザ又はサーバシステムによりデュアルインラインメモリモジュール（ＤＩＭＭ）のＰＰＲ状態を確認して、ＤＩＭＭを取り替えるかどうかの判断を行う選択を提供することができる。
一部の実施例では、ＤＩＭＭのＰＰＲ状態が特定のストレージに記憶されることができる。例えば、ＰＰＲ状態がＤＤＲ４直列プレゼンス検出（ｓｅｒｉａｌ ｐｒｅｓｅｎｃｅ ｄｅｔｅｃｔ，ＳＰＤ）モジュール、ＢＩＯＳ可変モジュール又はコントローラ（例えば、ベースボード管理コントローラ（ｂａｓｅｂｏａｒｄ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒ，ＢＭＣ））又はラック管理コントローラ（ｒａｃｋ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒ，ＲＭＣ）に記憶されることができる。一部の実施例では、ＤＤＲ ＳＰＤモジュールは、対応するサーバシステムのＢＩＯＳ又はコントローラから独立して操作可能であることにより、ＤＤＲ ＳＰＤモジュールに記憶されたＰＰＲ状態もＢＩＯＳ又はコントローラから独立することができる。
一部の実施例では、ＤＤＲ４ ＳＰＤモジュールの１つ又は複数の「エンドユーザ・プログラマブル（Ｅｎｄ Ｕｓｅｒ Ｐｒｏｇｒａｍｍａｂｌｅ）」領域を用いてＰＰＲ状態を記憶することができる。ＰＰＲ状態は、対応するＤＩＭＭ内の複数のバンクグループの第１サブセット状態及び複数のバンクグループの第２サブセット状態を含むことができる。複数のバンクグループの第１サブセットにおけるバンクグループは未使用の少なくとも１のスペアロウを有する。複数のバンクグループの第２サブセットにおけるバンクグループは未使用のスペアロウを有しない。一部の実施例では、全てのＰＰＲ修復を実行する前、サーバシステムのＢＩＯＳはＳＰＤモジュールからＰＰＲ状態を検索することができる。ＰＰＲ状態は、第１サブセットバンクグループ及び第２サブセットバンクグループの情報を含む。複数のバンクグループの第１サブセットが少なくとも１つのスペアロウを有するバンクグループを含む判断に応じて、ＢＩＯＳはＰＰＲ修復を実行してからＳＰＤモジュールに記憶されたＰＰＲ状態をアップデートすることができる。
複数のバンクグループの第１サブセットにおけるバンクグループを有しない判断に応じて、ＢＩＯＳがＰＰＲ修復をスキップすることができる。一部の実施例では、複数のバンクグループにおけるスペアロウを有しない判断に応じて、ＢＩＯＳがＰＰＲ修復をスキップすることができる。メモリエラーが発生した場合、ＢＩＯＳはメモリエラーの物理場所アドレス（ｐｈｙｓｉｃａｌ ｌｏｃａｔｉｏｎ ａｄｄｒｅｓｓ）をメモリ・マスク・テーブル（ｍｅｍｏｒｙ ｍａｓｋ ｔａｂｌｅ）に記録することができる。対応するアドレスは、その後のＰＯＳＴ期間にマスクされることができる。
本発明に係る実施例のネットワークにおける例示的なサーバシステムを示す概略ブロック図である。 本発明に係る実施例のＤＩＭＭのＳＰＤモジュールにおける例示的なＰＰＲ状態表を示す概略ブロック図である。 本発明に係る実施例の例示的なサーバシステムを示す概略ブロック図である。 本発明に係る実施例のＰＰＲ修復の例示的な方法を示す図である。 本発明に係る実施例のサーバシステムのＰＰＲ状態表を管理する例示的な方法を示す図である。 本発明に係る各実施例の例示的な計算装置を示す図である。 本発明に係る各実施例の例示的なシステムを示す図である。 本発明に係る各実施例の例示的なシステムを示す図である。
本開示を、上述の長所及び特徴、その他の長所の記述方式において分かりやすくするため、上述した要約的な原理は、図面中の特定範例により具体的に描写される。ここで示される図面は、単に本発明の実施例を例示するものであり、本発明の範囲に対して何ら限定を成すものではなく、本発明の原理は、これら図面を用いて、具体的且つ詳細に説明される。
図１Ａは、本発明に係る実施例のネットワークにおける例示的なサーバシステム（ラックシステム）１００Ａを示す概略ブロック図である。本例では、サーバシステム１００Ａは、複数のノード（例えば、サーバシステム１０１および１０２）と、マイクロコントローラ１０３（例えば、ＲＭＣ）とを備える。複数のノードにおける各ノードは、プロセッサ（例えば、１０１２又は１０２２）と、ＢＩＯＳ（例えば、１０１６又は１０２６）と、ＢＭＣ（例えば、１１１８又は１１２８）と、メモリ（例えば、１０１４又は１０２４）とを備えることができる。複数のノードは、互いに独立して操作されることができる。一部の実施例では、複数のノードは、同様の計算能力と同様のメモリ容量を有することができる。一部の実施例では、複数のノードは、様々なサイズ、様々な計算能力及び様々なメモリ容量を有することができる。
本例では、ＢＩＯＳ（例えば、１０１６又は１０２６）及びＢＭＣ（例えば、１１１８又は１１２８）は、プロセッサ（例えば、１０１２又は１０２２）を介してメモリ（例えば、１０１４又は１０２４）に接続されることができる。ＢＩＯＳ又はＢＭＣは、プロセッサのメモリ制御モジュール（例えば、１０１３又は１０２３）によりメモリをアクセス又は管理することができる。
一部の実施例では、ＢＩＯＳは、リードオンリーメモリ（ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ，ＲＯＭ）又は他のストレージ装置のソフトウェアに記憶される。ＢＩＯＳは、出力／入力装置（例えば、キーボード、ディスプレイ）と相互作用するように、ハードウェア部材、アプリケーションプログラム及びオペレーティングシステムのための抽象化層（ａｂｓｔｒａｃｔｉｏｎ ｌａｙｅｒ）を提供することができる。一部の実施例では、オペレーティングシステムがロードされた後、ＢＩＯＳによって提供される抽象化層を無視して、対応のノード又は複数のノードのハードウェア部材を直接にアクセスすることができる。
一部の実施例では、メモリ（例えば、１０１４又は１０２４）は、１つ又は複数のＤＩＭＭ（例えば、ＳＰＤモジュールのＳＤＲＡＭモジュール又はＤＤＲ ＳＤＲＡＭを備える）である。ＳＰＤモジュールは、対応するノードにおけるＢＩＯＳ及びＢＭＣから独立して操作され、対応するＤＩＭＭのＰＰＲ状態を記憶するために使用される。例えば、ＳＰＤのエンドユーザ・プログラマブル領域は、ＰＰＲ状態を記憶するために使用される。
ＢＩＯＳ及びＢＭＣは、対応するＳＰＤモジュールに記憶されるＤＩＭＭのＰＰＲの使用を追跡することができる。ＤＩＭＭの複数のバンクグループのターゲットバンクにスペアロウが残ってない判断に応じて、ＢＩＯＳ及びＢＣＭはＰＰＲ修復を実行して、ＳＰＤモジュールに記憶されるＰＰＲ状態をアップデートすることができる。
ＤＩＭＭの複数のバンクグループのターゲットバンクにスペアロウが残ってない判断に応じて、ＢＩＯＳ及びＢＣＭはＰＰＲ修復動作をスキップして、ＤＩＭＭのターゲットバンクの使用状況を送信することができる。ＢＣＭは対応するノードの各ＤＩＭＭのＰＰＲ状態を自動的に確認することができる。ＤＩＭＭにスペアロウが残ってない判断に応じて、ＢＣＭは、そのＤＩＭＭの交換の通知をノードのユーザへ送信することができる。
表１は、本実施例に係る例示的なＰＰＲ状態表である。本例では、１２８バイトは、ＤＩＭＭのＤＤＲ４ ＳＰＤの「エンドユーザ・プログラマブル」領域のために保留する。ビットマップ（ｂｉｔ ｍａｐ）フォーマットは、ＤＩＭＭの複数のバンクグループのＰＰＲ状態を記録するために使用される。一部の実施例では、ＤＩＭＭの情報は、ＤＤＲ４ ＳＰＤの他の領域から取り出されて、ＤＩＭＭにおけるバンクグループの数を判断するために使用されることができる。ＰＰＲ修復がＤＩＭＭで一度も実行されてない判断に応じて、ＢＩＯＳ又はＢＭＣは、新しいＰＰＲ状態表を生成して、状態表をＳＰＤに書き込むことができる。
本例では、ＰＰＲ状態表のフィールドは、識別のための「シグネチャ（Ｓｉｇｎａｔｕｒｅ）」フィールドと、状態表全体のサイズを記述する「長さ（Ｌｅｎｇｔｈ）」フィールドと、データが正しいか否かを確認するための「チェックサム（Ｃｈｅｃｋｓｕｍ）」フィールドとを含む。次のフィールドは、ＰＰＲ状態表であり、ＤＩＭＭにおける複数のバンクグループ内の各バンクグループのＰＰＲ状態を説明する情報を含む。例えば、４バイトは、ＤＩＭＭ内の０から３までのバンクグループのＰＰＲ状態を説明するために使用されることができる。図１Ｂは、本実施例によってＳＰＤに記憶されるＰＰＲ状態表の例を示す図である。
図１Ｃは、本実施例の例示的なサーバシステム１００Ｃを示す概略ブロック図である。本例では、サーバシステム１００Ｃは、キャッシュ（Ｃａｃｈｅ）１４２と、メインメモリ１８４とに接続し、且つ電源をサーバシステム１００Ｃの１つ又は複数のＰＳＵに供給する少なくとも１つのマイクロプロセッサ又はＣＰＵ１４０を備える。メインメモリ１８４はノースブリッジ（ｎｏｒｔｈ ｂｒｉｄｇｅ，ＮＢ）論理回路１８２を介してＣＰＵ１４０に接続されることができる。メモリ制御モジュール（図示せず）は、メモリの操作期間内に判断が必要な制御信号によりメインメモリ１８４の操作を制御するために使用されることができる。メインメモリ１８４は、ＤＲＡＭ、ＳＤＲＡＭ、ＤＤＲ ＤＲＡＭ、スタティックＲＡＭ（ＳＲＡＭ）又は他の適切なメモリ種類を含んでもよいが、これらに限定されない。
一部の実施例では、ＣＰＵ１４０は多重コアプロセッサであってもよい。各ＣＰＵ１４０はＮＢ論理回路１８２に接続されたＣＰＵバスを介して互いに接続されることができる。一部の実施例では、ＮＢ論理回路１８２はＣＰＵ１４０に集積にされることができる。ＮＢ論理回路は複数の周辺機器相互接続エクスプレス（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ，ＰＣＩｅ）ポート１６０に接続され、サウスブリッジ（ＳＢ）論理回路１４４に選択的に接続されることもできる。複数のＰＣＩｅポート１６０は接続及びバス、例えば、ＰＣＩＥｘｐｒｅｓｓ ｘ１、ＵＳＢ ２．０、ＳＭＢｕｓ、ＳＩＭカード、将来の拡張用のための他のＰＣＩｅ ｌａｎｅ、１．５Ｖと３．３Ｖ電源及びサーバシャーシ上のＬＥＤ診断のためのワイヤーとすることができる。
本例では、ＮＢ論理回路１８２は周辺機器相互接続（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ，ＰＣＩ）バス１４６を介してサウスブリッジ論理回路１４４に接続される。ＰＣＩバスはＣＰＵ１４０の機能をサポートすることができるが、より好ましくは、任意のＣＰＵのネイティブバス（ｎａｔｉｖｅ ｂｕｓ）から独立する標準化の形式である。ＰＣＩバス１４６は、さらに複数のＰＣＩスロット１７０（例えば、ＰＣＩスロット１７２）に接続されることができる。ＰＣＩバス１４６に接続される装置は、バスコントローラ（図示せず）に表示されることにより、ＣＰＵバスに直接に接続され、ＣＰＵのアドレス空間におけるアドレスを割り当て、単一のバスクロックに同期することができる。複数のＰＣＩスロット１７０に使用可能なＰＣＩカードは、ネットワークインタフェースカード（ｎｅｔｗｏｒｋ ｉｎｔｅｒｆａｃｅ ｃａｒｄｓ，ＮＩＣｓ）、音声カード（ｓｏｕｎｄ ｃａｒｄ）、モデム（ｍｏｄｅｍ）、ＴＶチューナカード（ＴＶ ｔｕｎｅｒ ｃａｒｄ）、ディスクコントローラ（ｄｉｓｋ ｃｏｎｔｒｏｌｌｅｒ）、ビデオカード（ｖｉｄｅｏ ｃａｒｄ）、小型計算機システムインタフェース（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ，ＳＣＳＩ）アダプタ、パーソナル・コンピュータ・メモリ・カード国際協会（ＰＣＭＣＩＡ）カードを含んでもよいが、これらに限定されない。
ＳＢ論理回路１４４は、拡張バスを介してＰＣＩバス１４６を複数の周辺ＩＯ装置１５０（例えば、ＴＰＭコントローラ１５２）と接続されることができる。拡張バスは、ＳＢ論理回路１４４と周辺装置との間に通信可能なバスであり、業界標準アーキテクチャ（ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ，ＩＳＡ）バス、ＰＣ／１０４バス、ローピンカウント（ｌｏｗ ｐｉｎ ｃｏｕｎｔ）バス、拡張ＩＳＡ（ｅｘｔｅｎｄｅｄ ＩＳＡ，ＥＩＳＡ）バス、ユニバーサル・シリアル・バス（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ，ＵＳＢ）、アドバンスド・テクノロジー・アタッチメント、ＩＤＥ（ｉｎｔｅｇｒａｔｅｄ ｄｒｉｖｅ ｅｌｅｃｔｒｏｎｉｃｓ）バス又は周辺装置のデータ通信に使用可能な他の適切なバスであってもよいが、これらに限定されない。
本例では、ＳＢ論理回路１４４は、１つ又は複数のＰＳＵ１１０と接続されるコントローラ１１２に更に接続される。１つ又は複数のＰＳＵ１１０は、電源をサーバシステム１００Ｃの各部材、例えば、ＣＰＵ１４０、キャッシュ１４２、ＮＢ論理回路１８２、ＰＣＩｅポート１６０、メモリ１８４、ＳＢ論理回路１４４、周辺ＩＯ装置１５０、ＰＣＩスロット１７０及びコントローラ１１２に供給するように構成される。電源が入れた後、サーバシステム１００Ｃは、各種の操作を実行するため、メモリ、コンピュータストレージ装置又は外部ストレージ装置からソフトウェアアプリケーションをロードするように構成される。
一部の実施例では、コントローラ１１２は、ベースボード管理コントローラ（ｂａｓｅｂｏａｒｄ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒ，ＢＭＣ）、ラック管理コントローラ（ｒａｃｋ ｍａｎａｇｅｍｅｎｔ ｃｏｎｔｒｏｌｌｅｒ，ＲＭＣ）、キーボードコントローラ又は任意の他の適切なシステムコントローラであってもよい。一部の実施例では、コントローラ１１２は、サーバシステム１００Ｃの装置を制御及び／又は管理者と通信するように構成されることができる。
一部の実施例では、コントローラ１１２は、サーバシステム１００Ｃに内蔵される様々なセンサーからのパラメータ（例えば、温度、冷却ファンの速度、電源状態、メモリ及び／又はオペレーティングシステム（ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ，ＯＳ）状態を収集することができる。一部の実施例では、コントローラ１１２は、必要時に、適切な操作を実行するように構成されることもできる。例えば、サーバシステム１００Ｃに内蔵される様々なセンサー内の任意のパラメータが所定の制限を超えた時、サーバシステム１００Ｃの潜在的な欠陥を示し、コントローラ１１２はこの潜在的な欠陥に応じて適切な操作を実行するように構成されることができる。ここでの適切な操作は、警告をネットワークによりＣＰＵ１４０またはシステムの管理者に送信する、或いはノードのリセットや電力循環（ｐｏｗｅｒ ｃｙｃｌｉｎｇ）などの是正処置を実行して、ハングアップＯＳを再起動させることができるが、これらに限定されない。
図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステム１００Ａには特定の部品しか表示されないが、データを処理又は記憶可能、或いは信号を受信又は送信可能な様々な種類の電子部品や計算部品も、図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステムに含まれることができる。さらに、図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステム１００Ａにおける電子部品又は計算部品は、様々な種類のアプリケーションを実行する、及び／又は、様々な種類のオペレーティングシステムを用いることができる。これらのオペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ）、バークレイソフトウェアディストリビューション（Ｂｅｒｋｅｌｅｙ ｓｏｆｔｗａｒｅ ｄｉｓｔｒｉｂｕｔｉｏｎ，ＢＳＤ）、ｉＰｈｏｎｅ（登録商標） ＯＳ（ｉＯＳ）、Ｌｉｎｕｘ（登録商標）、ＯＳ Ｘ、ユニックスライクリアルタイムオペレーティングシステム（Ｕｎｉｘ（登録商標）−ｌｉｋｅ Ｒｅａｌ−ｔｉｍｅ Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）（例えば、ＱＮＸ）、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、Ｗｉｎｄｏｗｓ（登録商標） Ｐｈｏｎｅ、および、ＩＢＭ ｚ／ＯＳを含むが、これらに限定されない。
図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステムが、所望の実施例に基づいて、様々な種類のネットワークおよびメッセージングプロトコルが用いられることができる。各種のネットワークおよびメッセージングプロトコルには、これに限定されないが、ＴＣＰ／ＩＰ、開放型システム間相互接続（ｏｐｅｎ ｓｙｓｔｅｍｓ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ，ＯＳＩ）、ファイル転送プロトコル（ｆｉｌｅ ｔｒａｎｓｆｅｒ ｐｒｏｔｏｃｏｌ，ＦＴＰ）、ユニバーサルプラグアンドプレイ（ｕｎｉｖｅｒｓａｌ ｐｌｕｇ ａｎｄ ｐｌａｙ，ＵｐｎＰ）、ネットワークファイルシステム（ｎｅｔｗｏｒｋ ｆｉｌｅ ｓｙｓｔｅｍ，ＮＦＳ）、共通インターネットファイルシステム（ｃｏｍｍｏｎ ｉｎｔｅｒｎｅｔ ｆｉｌｅ ｓｙｓｔｅｍ，ＣＩＦＳ）、ＡｐｐｌｅＴａｌｋ等を含む。当業者が理解できるように、図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステムは説明目的で用いられる。よって、ネットワークシステムは、状況によって各種な変更を加えて実現されることもできるが、それでもなお本発明の各種実施例によるネットワークプラットフォームの配置を提供する。
図１Ｃ及び図１Ａの例示的な配置では、図１Ｃに示すサーバシステム１００Ｃ及び図１Ａに示すラックシステム１００Ａは、特定のワイヤレスチャネルの演算範囲内の１つ又は複数の電子装置と通信のために操作する１つ又は複数のワイヤレス部品を備える。ワイヤレスチャネルは、装置が無線方式で通信できるようにするための任意の適切なチャネル、例えば、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、セルラー（ｃｅｌｌｕｌａｒ）、近距離無線通信（ＮＦＣ）、または、Ｗｉ−Ｆｉチャネルである。その装置は、当技術分野で周知のように、１つ又は複数の従来の有線通信接続を有してもよいことが理解されるべきである。各種の他の部品及び／又はそれらの組み合わせも、各実施例の範囲内に含まれる。
図２Ａは、本発明に係る実施例のＰＰＲ修復の例示的な方法２００Ａを示す図である。理解すべきことは、例示的な方法２００Ａは、説明的な目的のためのものであり、本発明によるその他の方法は、追加、減少、または代替のステップを含んでもよく、それを類似または代替の順序で、或いは並行的に実行しても良い。
ステップ２０２において、例示的な方法２００Ａは、サーバシステムの特定のストレージ（例えば、ＤＩＭＭのＤＤＲ４ ＳＰＤ、ＢＩＯＳ可変モジュール又はサーバシステムのコントローラ）からＤＩＭＭのＰＰＲ状態を受信することから開始される。一部の実施例では、図１Ａ及び図１Ｃを示すように、サーバシステムのＢＩＯＳ又はコントローラ（例えば、ＢＭＣ）は、プロセッサのメモリコントローラによりＳＰＤからＰＰＲ状態が受信される。ＳＰＤはメモリコントローラから独立して操作されることができる。一部の実施例では、ＳＰＤの「エンドユーザ・プログラマブル」領域は、ＰＰＲのＰＰＲ状態の記憶のために使用される。
ＰＰＲ状態は、対応する複数のバンクグループの状態を含むことができ、その状態は、複数のバンクグループにおける少なくとも１つのスペアロウを有する第１サブセットの状態と、複数のバンクグループにおけるスペアロウを有しない第２サブセットの状態とを含む。
ステップ２０４において、ＢＩＯＳは、特定のストレージからＰＰＲ変数を受信することができる。ＰＰＲ変数は、メモリエラーが発生したＣＰＵ、チャネル、ＤＩＭＭ、ランク、装置、バンクグループ、バンク又はロウのアドレス位置情報のリストを含む。ＢＩＯＳは、ＰＰＲ変数によりターゲットメモリ位置をテストし、ＰＰＲ動作を開始するか否か判断することができる。
ステップ２０６において、ＢＩＯＳまたはコントローラは、ＰＰＲリストが空であるかどうかを判断することができる。ステップ２０８において、ＰＰＲリストが空である判断に応じて、ＢＩＯＳまたはコントローラは、サーバシステムのメモリ（例えば、対応するＤＩＭＭ）を作動させることができる。
ステップ２１０において、ＰＰＲリストが空でなく、修復必要のメモリエラーがあるとの判断に応じて、ＢＩＯＳまたはコントローラは、少なくともＤＩＭＭのＰＰＲ状態及び複数のＰＰＲ変数に基づいて対応するＤＩＭＭの複数のバンクグループ内にいずれかのスペアロウがあるかどうかを判断する。複数のバンクグループにスペアロウが残ってない場合、ＢＩＯＳ及びコントローラは、メモリエラーに対応してサーバシステムのメモリ・マスク・テーブルをアップデートし、ＤＩＭＭの物理アドレスをマスクすることができる。そして、２００Ａの流れはステップ２０６に戻る。
ステップ２１２において、複数のバンクグループにメモリエラーが存在し、複数のバンクグループ内に少なくとも１つのスペアロウを有する場合、ＢＩＯＳまたはコントローラは、ＰＰＲを実行して、少なくとも１つのスペアロウを使用してメモリエラーを修復することができる。ＢＩＯＳまたはコントローラは、サーバシステムに記憶される特定のストレージのＰＰＲ状態を更にアップデートすることができる。そして、２００Ａの流れはステップ２０６に戻る。
ステップ２１４において、複数のバンクグループにメモリエラーが存在し、複数のバンクグループ内にスペアロウを有しない場合、ＢＩＯＳまたはコントローラは、メモリエラーをマスクして、メモリ・マスク・テーブルをアップデートすることができる。
図２Ｂは、本発明に係る実施例のサーバシステムにおけるＰＰＲ状態表を管理する例示的な方法２００Ｂを示す図である。ステップ２２２において、例示的な方法２００Ｂは、サーバシステムを作動させることから開始される。そして、ステップ２２４において、サーバシステムのＢＩＯＳ又はコントローラは、ＰＰＲ表が存在するかどうか、或いはチェックサムエラー（Ｃｈｅｃｋｓｕｍ Ｅｒｒｏｒ）が存在するかどうかを確認することができる。図１Ｂは、ＰＰＲ表の例を示す図である。
ステップ２２６において、ＰＰＲ表が存在する、或いはチェックサムエラーが存在しない判断に応じて、ＢＩＯＳ又はコントローラは、対応するＤＩＭＭの複数のバンクグループ内にいずれかのスペアロウがあるかどうかを判断する。ステップ２２８において、図１Ａ、図１Ｂ及び図１Ｃに示すように、複数のバンクグループ内に少なくとも１つのスペアロウを有する判断に応じて、ＢＩＯＳ又はコントローラは、検出されたメモリエラーを修復するように、ＰＰＲの流れを実行することができる。テップ２３０において、図１Ａ、図１Ｂ及び図１Ｃに示すように、ＢＩＯＳ又はコントローラは、ＰＰＲ状態をサーバシステムのコントローラ（例えば、ＢＭＣ）に送信することができる。例えば、ＰＰＲの流れは、ＰＰＲ状態表に基づいて少なくとも１つのスペアロウを使用して検出されたメモリエラーのメモリ位置を修復することを含んでもよい。テップ２３２において、複数のバンクグループにスペアロウを有しない判断に応じて、ＢＩＯＳ又はコントローラは、ＤＩＭＭのメモリ・マスク・テーブル又はサーバシステムのメモリに基づいて検出されたメモリエラーのメモリ位置をマスクすることができる。
ステップ２３４において、ＰＰＲ表が存在しない、或いはチェックサムエラーが存在する判断に応じて、ＢＩＯＳ又はコントローラは、少なくともＤＩＭＭの非ＳＰＤ領域から収集したＤＩＭＭ情報又は状態に基づいて複数のバンクグループの数を判断することができる。ステップ２３６において、ＢＩＯＳ又はコントローラは、少なくともＤＩＭＭにおける複数のバンクグループの数及びＰＰＲ変数に基づいてＰＰＲ状態表を生成するができる。ステップ２３８において、ＢＩＯＳ又はコントローラは、ＰＰＲ状態表をＤＩＭＭのＳＰＤモジュールに書き込むことができる。そして、２００Ｂの流れはステップ２０６に戻る。
（専門用語）
コンピュータネットワークは、ノードの地理的に分布した集合であり、これらのノードは、通信リンクとセグメントにより相互接続されて、２つの端点、例えば、パソコンやワークステーションの間でデータを送信する。あらゆるタイプのネットワークが応用でき、そのタイプの範囲は、ローカルエリアネットワーク（ＬＡＮ）と広域ネットワーク（ＷＡＮ）から、オーバーレイネットワークとソフトウェア定義型のネットワーク、例えば、仮想拡張可能ＬＡＮ（ｖｉｒｔｕａｌ ｅｘｔｅｎｓｉｂｌｅ ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋｓ，ＶＸＬＡＮｓ）である。
ＬＡＮは、通常、ほぼ同じ物理位置、例えば、ビルやキャンパスに位置する専用のプライベート通信リンクに通じてノードを接続する。一方、ＷＡＮは、通常、長距離通信リンク、例えば、コモンキャリア（ｃｏｍｍｏｎ ｃａｒｒｉｅｒ）電話回路、光学光路（ｏｐｔｉｃａｌ ｌｉｇｈｔｐａｔｈ）、同期型光ネットワーク（ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋｓ，ＳＯＮＥＴ）、または、同期デジタルハイアラーキ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ，ＳＤＨ）リンクにより、地理的に分散するノードを接続する。ＬＡＮとＷＡＮは、レイヤ２（Ｌ２）、及び／又は、レイヤ３（Ｌ３）のネットワークおよび装置を含むことができる。
インターネットは、ＷＡＮの一例であり、世界各地のネットワークを接続すると共に、各ネットワークにおけるノードの間でグローバル通信を提供する。ノードは、通常、所定のプロトコル、例えば、通信制御プロトコル／インターネットプロトコル（ＴＣＰ／ＩＰ）に従って、データのフレーム（ｆｒａｍｅ）及びパケット（ｐａｃｋｅｔ）の交換によりネットワークを介して通信する。本文におけるプロトコルは、ノード間の相互作用を定義する一組のルールを表す。コンピュータネットワークは、さらに中間ネットワークノード、例えば、ルーターにより相互接続されて、各ネットワークの有効範囲を拡張する。
オーバーレイネットワーク（ｏｖｅｒｌａｙ ｎｅｔｗｏｒｋ）は、通常、仮想ネットワークを構築すると共に、物理的なネットワーク・インフラストラクチャー上に積層される。オーバーレイネットワークプロトコル、例えば、仮想拡張可能ＬＡＮ（ＶＸＬＡＮ）、一般ルーティングのカプセル化（Ｇｅｎｅｒｉｃ Ｒｏｕｔｉｎｇ Ｅｎｃａｐｓｕｌａｔｉｏｎ，ＮＶＧＲＥ）を用いたネットワーク仮想化（Ｎｅｔｗｏｒｋ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ）、ネットワーク仮想化オーバーレイ（Ｎｅｔｗｏｒｋ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｏｖｅｒｌａｙｓ，ＮＶＯ３）、およびステートレストランスポートトンネリング（Ｓｔａｔｅｌｅｓｓ Ｔｒａｎｓｐｏｒｔ Ｔｕｎｎｅｌｉｎｇ，ＳＴＴ）は、ネットワークトラフィックを論理トンネルによりＬ２とＬ３のネットワークを通過するトラフィックカプセル化スキームを提供する。このような論理トンネルは、仮想トンネルエンドポイント（ｖｉｒｔｕａｌ ｔｕｎｎｅｌ ｅｎｄ ｐｏｉｎｔｓ，ＶＴＥＰｓ）を経由して開始され、且つ終了することができる。
さらに、オーバーレイネットワークは、仮想セグメント、例えば、ＶＸＬＡＮオーバーレイネットワーク中のＶＸＬＡＮセグメントを含み、ＶＭが通信する仮想Ｌ２、及び／又はＬ３オーバーレイネットワークを含むことができる。仮想セグメントは、仮想ネットワーク識別子（ｖｉｒｔｕａｌ ｎｅｔｗｏｒｋ ｉｄｅｎｔｉｆｉｅｒ，ＶＮＩ）、例えば、ＶＸＬＡＮネットワーク識別子により識別され、この識別子は、関連する仮想セグメント又はドメインを明確に識別することができる。
ネットワーク仮想化は、ハードウェアとソフトウェア資源を仮想ネットワーク中に組み合わせることを可能にする。例えば、ネットワーク仮想化は、多くのＶＭを個別の仮想ＬＡＮ（ＶＬＡＮ）を介して物理ネットワークに接続させることができる。ＶＭは、それらの個別のＶＬＡＮに基づいてグループ化されて、内部ネットワーク又は外部ネットワークの他のＶＭ及び他の装置と通信することができる。
ネットワークセグメント、例えば、物理、または、仮想セグメント、ネットワーク、装置、ポート、物理リンク、または、論理リンク及び／又はトラフィックは、通常、ブリッジドメイン（ｂｒｉｄｇｅ ｄｏｍａｉｎ）、又はフラッドドメイン（ｆｌｏｏｄ ｄｏｍａｉｎ）にグループ化される。ブリッジドメイン又はフラッドドメインは、ブロードキャストドメイン、例えば、Ｌ２ブロードキャストドメインを表す。ブリッジドメイン又はフラッドドメインは、単一サブネットを含むが、複数のサブネットを含んでもよい。さらに、ブリッジドメインは、ネットワーク装置のブリッジドメインインターフェイス、例えば、切替装置と接続されることができる。ブリッジドメインインターフェイスは、論理インターフェイスであり、Ｌ２ブリッジネットワークとＬ３ルートネットワークとの間のトラフィックをサポートする。また、ブリッジドメインインターフェイスは、インターネットプロトコル（ＩＰ）終端、ＶＰＮ終端、アドレス解析処理、ＭＡＣアドレス（ＭＡＣ ａｄｄｒｅｓｓｉｎｇ）などをサポートすることができる。ブリッジドメインとブリッジドメインインターフェイスは、同一の索引、または、識別子により識別される。
さらに、エンドポイントグループ（ＥＰＧ）がネットワークに用いられて、アプリケーションプログラムをネットワークにマッピングする。特に、ＥＰＧは、ネットワークにグループ化されたアプリケーションプログラムエンドポイントの使用により当該グループのアプリケーションに接続性及び方針を適用することができる。ＥＰＧは、アプリケーションプログラム部品、或いはアプリケーションプログラムのバケット又は集合のコンテナ及び転送とポリシーロジックを実行する層（ｔｉｅｒ）とする。ＥＰＧは、さらに、論理的なアプリケーションの境界使用の代わりに、アドレス指定からのネットワークポリシー、セキュリティ、および転送を分離することもできる。
クラウドコンピューティングは、共有資源のコンピューティングサービスを提供するように、１つ又は複数のネットワークに設置されることができる。クラウドコンピューティングは、通常、インターネットベースの計算を含み、このコンピューティング資源は利用可能な資源の集合からネットワーク（例えば、「クラウド」）を介して需要があるクライアント、ユーザコンピュータ又は他の装置に動的に供給され又は割り当てられることができる。クラウドコンピューティング資源は、例えば、任意のタイプの資源、例えば、計算、保存、ネットワーク装置、仮想マシン（ＶＭ）等を備えることができる。資源は、例えば、サービス装置（ファイヤーウォール、ディープ・パケット・インスペクション、トラフィックモニター、ロードバランサ等）、計算／処理装置（サーバ、ＣＰＵ、メモリ、総当たり処理能力（ｂｒｕｔｅ ｆｏｒｃｅ ｐｒｏｃｅｓｓｉｎｇ ｃａｐｐａｂｉｌｉｔｙ））、ストレージ装置（例えば、ネットワーク接続ストレージ、ストレージエリアネットワーク装置）等を含んでもよい。また、このような資源は、仮想ネットワーク、仮想マシン（ＶＭ）、データベース、アプリケーション（Ａｐｐｓ）などをサポートするように使用される。
クラウドコンピューティング資源は、プライベートクラウド（ｐｒｉｖａｔｅ ｃｌｏｕｄ）、パブリッククラウド（ｐｕｂｌｉｃ ｃｌｏｕｄ）、及び／又はハイブリッドクラウド（ｈｙｂｒｉｄ ｃｌｏｕｄ）を有することができる。ハイブリッドクラウドは、１つ又は複数のクラウドが技術により相互運用する、あるいは連合するクラウドインフラストラクチャである。実質的に、ハイブリッドクラウドは、プライベートとパブリッククラウドとの間の相互運用であり、プライベートクラウドとパブリッククラウドと連携すると共に、安全かつ拡張可能な方式でパブリッククラウド資源を利用する。クラウドコンピューティング資源は、オーバーレイネットワークにおける仮想ネットワーク、例えば、ＶＸＬＡＮを介して供給されることもできる。
ネットワークスイッチシステムでは、ルックアップデータベース（ｌｏｏｋｕｐ ｄａｔａｂａｓｅ）を維持することにより、スイッチシステムに接続される複数のエンドポイントの間の通路を追跡し保持することができる。しかし、エンドポイントは様々な配置を有し、且つ複数のテナント（ｔｅｎａｎｔｓ）と接続される。これらのエンドポイントは、様々なタイプの識別子、例えば、ＩＰｖ４、ＩＰｖ６又はレイヤ２を有する。ルックアップデータベースは、異なるモードで設置されることにより、様々なタイプのエンドポイント識別子を処理する必要がある。ルックアップデータベースの一部の容量が割り当てられることにより、異なるアドレスタイプの着信パケットを処理する。さらに、ネットワークスイッチシステム上のルックアップデータベースは、通常、１Ｋ仮想ルーティングと転送（ｖｉｒｔｕａｌ ｒｏｕｔｉｎｇ ａｎｄ ｆｏｒｗａｒｄｉｎｇ，ＶＲＦｓ）に限定される。よって、検索アルゴリズムの向上により、各種のタイプのエンドポイント識別子を処理することが望まれる。本発明に開示された技術は、従来技術が電気通信網におけるアドレス検索の需要を満たす。本発明は、均一な空間へのエンドポイント識別子のマッピング及び様々な形式の検索を均一に処理することにより様々なタイプのエンドポイント識別子を統合するシステム、方法及びコンピュータ可読記憶媒体が開示されている。本発明に開示されたシステム及びネットワークの例に関する簡単な説明は、図３と図４に示すように、以下に記述される。これらの変形も様々な実施例としてここに記述される。以下、図３に示す本発明の技術を説明する。
図３は、本発明に係る各実施例の計算装置３００の例を示す図である。計算装置３００は、マスター中央処理装置（ＣＰＵ）３６２、インターフェイス３６８、およびバス３１５（例えば、ＰＣＩバス）を備える。適切なソフトウェア又はファームウェアの制御下で作動する場合、ＣＰＵ３６２は、パケット管理、エラー検出、及び／又はルーティング機能、例えば、ミスケーブル検出機能を実行する。ＣＰＵ３６２は、好ましくは、ソフトウェアの制御下ですべての機能を実行し、そのソフトウェアはオペレーティングシステムと任意の適切なアプリケーションソフトウェアを含む。ＣＰＵ３６２は、１つ又は複数のプロセッサ３６３、例えば、マイクロプロセッサのＭｏｔｏｒｏｌａ系列またはマイクロプロセッサのＭＩＰＳ系列からのプロセッサを含む。別の実施例では、プロセッサ３６３は、計算装置３００の操作を制御するために特別に設計されたハードウェアである。特定の具体例では、メモリ３６１（例えば、非揮発性ＲＡＭ及び／又はＲＯＭ）も、ＣＰＵ３６２の一部とする。しかし、メモリは様々な方法によりシステムと接続されることができる。
インターフェイス３６８は、通常、インターフェイスカード（時に、「ラインカード（ｌｉｎｅ ｃａｒｄ）」と称される）として提供される。一般に、インターフェイスは、ネットワークを介してデータパケットの送・受信を制御し、時に、計算装置３００と共に用いられる他の周辺装置をサポートする。提供可能なインターフェイスは、イーサネット（登録商標）（Ｅｔｈｅｒｎｅｔ（登録商標））インターフェイス、フレームリレー（ｆｒａｍｅ ｒｅｌａｙ）インターフェイス、ケーブルインターフェイス、ＤＳＬインターフェイス、トークンリング（ｔｏｋｅｎ ｒｉｎｇ）インターフェイス等である。また、各種の超高速インターフェイス、例えば、高速トークンリング（ｆａｓｔ ｔｏｋｅｎ ｒｉｎｇ）インターフェイス、ワイヤレスインターフェイス、イーサネット（登録商標）インターフェイス、ギガビットイーサネット（登録商標）（Ｇｉｇａｂｉｔ Ｅｔｈｅｒｎｅｔ（登録商標））インターフェイス、非ＡＴＭインターフェイス、ＨＳＳＩインターフェイス、ＰＯＳインターフェイス、ＦＤＤＩインターフェイス等が提供される。一般に、これらのインターフェイスは、適切な媒体の通信に適したポートを有することができる。一部の例では、それらは、独立プロセッサ、及び場合によっては揮発性ＲＡＭを含むことができる。独立プロセッサは、通信集中タスク、例えば、パケット切替、媒体制御及び管理を制御することができる。通信集中タスクのための独立プロセッサを設置することにより、これらのインターフェイスは、ＣＰＵ３６２にルーティング計算、ネットワーク診断、セキュリティ機能等のタスクを効果的に実行させる。
図３に示すシステムは、本発明の具体的な計算装置であるが、本発明を実現可能な唯一のネットワーク装置配置ではない。例えば、通信及びルーティング計算等が処理可能な単一プロセッサの配置も使用される。さらに、他のタイプのインターフェイス及び媒体がルーターと共に使用される。
ネットワーク装置の配置にかかわらず、装置は、汎用ネットワーク操作及び本文に記載のローミング、ルート最適化、およびルーティング機能のためのメカニズムに使用されるプログラム命令を記憶するように配置される１つ又は複数のメモリ又はメモリモジュール（メモリ３６１を含む）を使用することができる。例えば、プログラム命令は、オペレーティングシステム及び／又は１つ又は複数のアプリケーションプログラムの操作を制御することができる。１つ又は複数のメモリも表、例えば、モビリティバインディング（ｍｏｂｉｌｉｔｙ ｂｉｎｄｉｎｇ）表、登録表および関連表などを記憶するように構成されることができる。
図４と図５は、本発明に係る各実施例の例示的なシステムを示す図である。本技術を実施する場合、より適切な例が当業者には自明である。また、当業者であれば、他のシステム例も実現可能であることが理解される。
図４は、従来のコンピュータシステムアーキテクチャ４００を示す図で、システムにおける部品は、バス４０５を用いて相互に電気通信する。例示的なシステム４００は、処理ユニット（ＣＰＵ、または、プロセッサ）４１０及びシステムバス４０５を備え、システムバス４０５は、システムメモリ４１５、例えば、リードオンリーメモリ（ＲＯＭ）４２０とランダムアクセスメモリ（ＲＡＭ）４２５を含む各システム部品をプロセッサ４１０に接続される。システム４００は、高速メモリのキャッシュを備え、このキャッシュは、システムに直接接続され、またはプロセッサ４１０の一部に集積される。システム４００は、メモリ４１５及び／又はストレージ装置４３０からのデータをキャッシュ４１２に複製することにより、プロセッサ４１０により早くアクセスすることができる。この方法により、キャッシュは、パフォーマンスブーストを提供して、プロセッサ４１０がデータを待つための遅延を回避することにより、性能を向上させることができる。これらのモジュールおよび他のモジュールは各種動作を実行するため、プロセッサ４１０を制御するように設置される。その他のシステムメモリ４１５も使用することができる。メモリ４１５は、異なる性能特性を有する異なるタイプの複数のメモリを含むことができる。プロセッサ４１０は、任意の汎用のプロセッサとハードウェアモジュール、または、ソフトウェアモジュール、例えば、ストレージ装置４３０中に記憶されるモジュール４３２、モジュール４３４、および、モジュール４３６を備え、プロセッサ４１０、および、ソフトウェア命令が実際のプロセッサ設計に組み込まれた特殊目的のプロセッサを制御するように構成される。プロセッサ４１０は、実質的に、完全自給式の計算システムであり、多重コアプロセッサと、バスと、メモリコントローラと、キャッシュとなどを備えることができる。多重コアプロセッサは対称、または非対称である。
ユーザが計算装置４００と対話するため、入力装置４４５は、任意の数の入力機構は、例えば、スピーチのマイクロフォン、ジェスチャー又はグラフィカル入力のタッチ式スクリーン（ｔｏｕｃｈ−ｓｅｎｓｉｔｉｖｅ ｓｃｒｅｅｎ）、キーパッド、マウス、動作入力（ｍｏｔｉｏｎ ｉｎｐｕｔ）、スピーチ等を表示することができる。出力装置４３５は、当業者により知られている１つ又は複数の数量の出力機構であってもよい。場合によって、マルチモーダル（ｍｕｌｔｉｍｏｄａｌ）システムは、ユーザが複数のタイプの入力を提供することにより、計算装置４００と通信することができる。通信インターフェイス４４０は、通常、ユーザの入力及びシステムの出力を支配して管理することができる。本発明は、任意の特定のハードウェア配置での操作に限定されないため、その開発に従って、基本的特徴は改良されたハードウェア又はファームウェア配置により容易に置換されることができる。本発明に係る任意の例において、任意の特徴又はステップは他の例における任意の特徴又はステップと組み合わせることができる。
ストレージ装置４３０は、非揮発性メモリであり、ハードディスク又はコンピュータによりアクセス可能なデータを記憶する他のタイプのコンピュータ可読媒体、例えば、磁気カセット（ｍａｇｎｅｔｉｃ ｃａｓｓｅｔｔｅ）、フラッシュメモリカード（ｆｌａｓｈ ｍｅｍｏｒｙ ｃａｒｄ）、ソリッドステートメモリ（ｓｏｌｉｄ ｓｔａｔｅ ｍｅｍｏｒｙ）、デジタル汎用ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）、カートリッジ（ｃａｒｔｒｉｄｇｅ）、ランダムアクセスメモリ（ＲＡＭ）４２５、リードオンリーメモリ４２０、およびそれらのハイブリッドな媒体であってもよい。
ストレージ装置４３０は、ソフトウェアモジュール４３２、４３４、４３６を備え、プロセッサ４１０を制御することができる。他のハードウェア又はソフトウェアモジュールも考えられる。ストレージ装置４３０は、システムバス４０５に接続されることができる。一態様では、特定の機能を実行するためのハードウェアモジュールは、機能を実行するように、必要なハードウェア部品、例えば、プロセッサ４１０、バス４０５、出力装置４３５（例えば、ディスプレイ）などと接続されるコンピュータ読み取り可能媒体中に記憶されるソフトウェア部品を含むことができる。
図５は、記述された方法を実行して、グラフィカルユーザインターフェイス（ｇｒａｐｈｉｃａｌ ｕｓｅｒ ｉｎｔｅｒｆａｃｅ，ＧＵＩ）を生成して表示するチップセットアーキテクチャを有するコンピュータシステム５００を示す図である。コンピュータシステム５００は、本発明に開示された技術を実現するコンピュータハードウェア、ソフトウェアとファームウェアの例である。システム５００は、任意の数の物理的及び／又は論理的な異なる資源を表すプロセッサ５５５を備え、その資源は識別された計算を実行するソフトウェア、ファームウェアおよびハードウェアを実行することができる。プロセッサ５５５はプロセッサ５５５の入・出力を制御可能なチップセット５６０と通信することができる。この例では、チップセット５６０は、情報を出力装置５６５、例えば、ディスプレイに出力し、ストレージ装置５７０に情報を読み書きすることができる。ストレージ装置５７０は、磁気メディア、及びソリッドステート媒体を含んでもよい。チップセット５６０は、ＲＡＭ５７５にデータを読み書きすることができる。各種のユーザインターフェイス部品５８５と接続されるブリッジ５８０はチップセット５６０と接続されるように構成される。このようなユーザインターフェイス部品５８５は、キーボード、マイクロフォン、タッチ検出と処理回路、ポインティング装置、例えば、マウス等を含んでもよい。一般的に、システム５００への入力は、生成、機械的な生成及び／又は人工的な生成からの任意の各種ソースである。
チップセット５６０は、異なる物理インターフェイスを有する１つ又は複数の通信インターフェイス５９０と接続されることができる。このような通信インターフェイスは、有線と無線のローカルエリアネットワーク、ブロードバンドワイヤレスネットワークおよびパーソナルエリアネットワーク（ｐｅｒｓｏｎａｌ ａｒｅａ ｎｅｔｗｏｒｋ）のインターフェイスを含むことができる。本文に開示されるＧＵＩの生成、表示、及び利用のための方法のいくつかのアプリケーションプログラムは、物理インターフェイスを介して順序付きのデータセットを受信すること、或いはストレージ装置５７０又はＲＡＭ５７５に記憶されるデータを分析するプロセッサ５５５が機械自体により生成されることを含むことができる。さらに、機械は、ユーザインターフェイス部品５８５を介してユーザからの入力を受信すると共に、その対応する機能、例えば、プロセッサ５５５によりこれらの入力を解釈することによりブラウジング（ｂｒｏｗｓｉｎｇ）機能を実行することができる。
ここで理解すべきことは、上記の例のシステム４００及び５００は、２つ以上のプロセッサ４１０を備え、またはより高い処理能力を提供するため、ネットワークにより接続される計算装置のグループまたは群の一部であってもよい。
また、明確に説明するため、本発明は、場合によって、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせで実施される方法において個々の機能ブロックを含むこととして示されてもよく、その機能ブロックは、装置、装置部品、ステップまたはルーティンを有する機能ブロックを含む。
一部の例では、コンピュータ可読ストレージ装置、媒体、および、メモリは、ケーブル又は無線信号を含み、無線信号はビットストリーム等を含む。しかし、持続性コンピュータ可読記憶媒体であれば、エネルギー、搬送波信号、電磁波、信号などの媒体は明確に排除される。
上記の例による方法は、コンピュータ可読媒体に記憶される命令、又はコンピュータ可読媒体で使用可能なコンピュータ実行可能命令を用いて実行される。例えば、このような命令は、例えば、汎用コンピュータ、特殊用途コンピュータ、又は特殊用途の処理装置が特定の機能又は機能のグループを実行するように設定する命令とデータを含むことができる。一部のコンピュータ資源の使用は、ネットワークを介してアクセスすることができる。コンピュータ実行可能命令は、例えば、バイナリー（ｂｉｎａｒｙ）、中間フォーマット命令、例えば、アセンブリ言語（ａｓｓｅｍｂｌｙ ｌａｎｇｕａｇｅ）、ファームウェア又はソースコード（ｓｏｕｒｃｅ ｃｏｄｅ）である。上述の実施例による方法の期間において、命令、使用される情報及び／又は生成される情報を記憶するためのコンピュータ可読媒体の例は、磁気又は光ディスク、フラッシュ、非揮発性メモリを有するＵＳＢ装置、ネットワークストレージ装置等を含む。
本発明に係る方法を実施する装置は、ハードウェア、ファームウェア及び／又はソフトウェアを含み、任意の各種のフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）を採用することができる。このようなフォームファクタの例は、ラップトップ、スマートフォン、小フォームファクタパソコン、携帯情報端末（ＰＤＡ）などを含む。本発明で記述される機能は、周辺設備又はアドインカードで実現されることができる。さらに例を挙げると、その機能性は、単一装置で実行される異なるチップの間又は異なるプロセスの間の回路板で実現されることができる。
命令、これらの命令を送信する媒体、これらの命令を実行するコンピューティング資源及びこれらのコンピューティング資源をサポートする他の構造は、本発明に記載される機能を提供する手段である。
本発明の各態様は、サーバシステムにおけるメモリモジュールの管理のためのシステム及び方法を提供する。上記に記載の具体的な例では、異なる命令で任意の操作がどのように行われることを示すが、他の例で異なる命令に任意の操作を組み込むことができる。明確に説明するため、本発明は、場合によって、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせで実施される方法において個々の機能ブロックを含むこととして示されてもよく、その機能ブロックは、装置、装置部品、ステップまたはルーティンを有する機能ブロックを含む。
各種の例は、各種操作環境中でさらに実現され、一部の例は、複数のアプリアプリケーションプログラム内の任意の数のアプリケーションプログラムを実行する１つ又は複数のサーバコンピュータ、ユーザコンピュータ又は計算装置を備えることができる。ユーザ又はクライアント装置は、任意の数の汎用のパソコン、例えば、標準オペレーティングシステムを実行するデスクトップ又はラップトップコンピュータ、及びモバイルソフトウェアを実行して、複数のネットワークとメッセージングプロトコルをサポートすることができるセルラー、無線及びハンドヘルド装置を含む。このようなシステムは、各種の市販オペレーティングシステム及び開発とデータベースの管理などを目的とする既知のアプリケーションプログラムを実行するための複数のワークステーションを備えることができる。これらの装置は、他の電子装置、例えば、ダミー端子（ｄｕｍｍｙ ｔｅｒｍｉｎａｌ）、シンクライアント（ｔｈｉｎ−ｃｌｉｅｎｔｓ）、ゲームシステム（ｇａｍｉｎｇ ｓｙｓｔｅｍ）及びネットワークを介して通信可能な他の装置をさらに備える。
本発明の例又はその一部がハードウェアで実施される場合、以下技術のいずれか又はその組み合わせにより実施することができる：データ信号で論理機能の実行のための論理ゲートを有するディスクリート論理回路（ｄｉｓｃｒｅｔｅ ｌｏｇｉｃ ｃｉｒｃｕｉｔ）、適切な組み合わせの論理ゲートを有する特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＡＳＩＣ）、プログラマブルハードウェア、例えば、プログラマブルゲートアレイ（ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ，ＰＧＡ）、フィールドプログラマブルゲートアレイ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ，ＦＰＧＡ）等。
多くの例では、少なくとも１つのネットワークを利用し、それは当業者が熟知している任意の各種の市販プロトコル、例えば、ＴＣＰ／ＩＰ、ＯＳＩ、ＦＴＰ、ＵＰｎＰ、ＮＦＳ、ＣＩＦＳ、ＡｐｐｌｅＴａｌｋ等による通信をサポートするネットワークである。ネットワークは、例えば、ローカルエリアネットワーク、広域ネットワーク、仮想プライベートネットワーク、インターネット、イントラネット、エクストラネット、公衆交換電話網、赤外線ネットワーク、ワイヤレスネットワーク及びそれらの組み合わせであってもよい。
上記の例による方法は、コンピュータ可読媒体に記憶される命令、又はコンピュータ可読媒体で使用可能なコンピュータ実行可能命令を用いて実行される。例えば、このような命令は、例えば、汎用コンピュータ、特殊用途コンピュータ、又は特殊用途の処理装置が特定の機能又は機能のグループを実行するように設定する命令とデータを含むことができる。一部のコンピュータ資源の使用は、ネットワークを介してアクセスすることができる。コンピュータ実行可能命令は、例えば、バイナリー、中間フォーマット命令、例えば、アセンブリ言語、ファームウェア又はソースコードである。上述の実施例による方法の期間において、命令、使用される情報及び／又は生成される情報を記憶するためのコンピュータ可読媒体の例は、磁気又は光ディスク、フラッシュ、非揮発性メモリを有するＵＳＢ装置、ネットワークストレージ装置等を含む。
本発明に係る方法を実施する装置は、ハードウェア、ファームウェア及び／又はソフトウェアを含み、任意の各種のフォームファクタを採用することができる。このようなフォームファクタの例は、サーバーコンピュータ、ラップトップ、スマートフォン、小フォームファクタパソコン、携帯情報端末などを含む。本発明で記述される機能は、周辺設備又はアドインカードで実現されることができる。さらに例を挙げると、その機能性は、単一装置で実行される異なるチップの間又は異なるプロセスの間の回路板で実現されることができる。
ウェブサーバ（Ｗｅｂ ｓｅｖｅｒ）の使用の例において、ウェブサーバは、任意の各種サーバ又は中間層アプリケーション（ｍｉｄ−ｔｉｅｒ ａｐｐｌｉｃａｔｉｏｎ）を実行し、ＨＴＴＰサーバ、ＦＴＰサーバ、ＣＧＩサーバ、データサーバ（ｄａｔａ ｓｅｒｖｅｒ）、Ｊａｖａ（登録商標）サーバ、および、ビジネスアプリケーションサーバ（ｂｕｓｉｎｅｓｓ ａｐｐｌｉｃａｔｉｏｎ ｓｅｒｖｅｒ）を含む。サーバは、ユーザ装置からの要求に対応してプログラム又はスクリプト（ｓｃｒｉｐｔｓ）を実行することができ、例えば、１つ又は複数のスクリプト又はプログラムの実行により１つ又は複数のＷｅｂアプリケーションを実現し、その１つ又は複数のスクリプト又はプログラムは、任意のプログラミング言語又は任意のスクリプト言語で書き込まれる。プログラム言語は、例えば、Ｊａｖａ（登録商標）、Ｃ、Ｃ♯またはＣ＋＋であり、スクリプト言語は、例えば、Ｐｅｒｌ、Ｐｙｔｈｏｎ、ＴＣＬ、又はそれらの組み合わせである。サーバは、開放市場で市販されているサーバを含むデータベースサーバをされに含むが、これらに限定されない。
サーバファームは、上述したように、各種のデータストレージ、他のメモリ及び記憶媒体を有する。これらは、各種の場所に存在することができ、例えば、１つ又は複数のコンピュータの記憶媒体に存在（及び／又は内蔵）される、又はネットワークを介してコンピュータの一部又は全部から遠隔の記憶媒体上にある。特定組の例では、情報は、当業者が熟知しているストレージエリアネットワーク（ｓｔｏｒａｇｅ−ａｒｅａ ｎｅｔｗｏｒｋ，ＳＡＮ）に存在する。同様に、コンピュータ、サーバ又は他のネットワーク装置に搭載される機能を実行が必要なファイルは、状況に応じてローカル及び／又はリモート記憶されることができる。システムがコンピュータ化装置を備える場合、その各装置は、バスを介して電気的に接続されるハードウェア部品を備え、例えば、その部品は、少なくとも１つの中央処理装置（ＣＰＵ）と、少なくとも１つの入力装置（例えば、マウス、キーボード、コントローラ、タッチセンサー式ディスプレイ部品又はキーパッド（ｋｅｙｐａｄ））と、少なくとも１つの出力装置（例えば、ディスプレイ、プリンター又はスピーカー）とを備えることができる。そのシステムは、１つ又は複数のストレージ装置、例えば、ディスクドライブ（ｄｉｓｋ ｄｒｉｖｅ）、光学ストレージ装置及びソリッドステートストレージ装置、例えば、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリーメモリ（ＲＯＭ）及び取り外し可能な媒体装置、メモリカード、フラッシュメモリカード（ｆｌａｓｈ ｃａｒｄ）等を含んでもよい。
このような装置は、上述のように、コンピュータ可読媒体リーダー、通信装置（例えば、モデム、ネットワークカード（無線又は有線）、赤外線計算装置（ｉｎｆｒａｒｅｄ ｃｏｍｐｕｔｉｎｇ ｄｅｖｉｃｅ））及びワーキングメモリを含んでも良い。コンピュータ可読媒体リーダーは、コンピュータ可読記憶媒体を受信するように接続又は配置され、リモート、ローカル、固定及び／又は取り外し可能なストレージ装置又は記憶媒体がコンピュータ可読情報を一時的に及び／又は永久的に含有、記憶、送信および回収することを示す。このシステムと各種装置は、通常、オペレーティングシステム及びアプリケーションプログラム、例えば、クライアントアプリケーション又はウェブブラウザを含む少なくとも１つのワーキングメモリ装置中に位置される複数のソフトウェアアプリケーション、モジュール、サービス（ｓｅｒｖｉｃｅ）又は他の部品を備えることができる。理解すべきことは、代替の実施例は上述の各種実施例が多く変化する例である。例えば、カスタマイズされたハードウェアが使用可能であり、及び／又は特定の部品がハードウェア、ソフトウェア（携帯可能なソフトウエア、例えば、アプレット（ａｐｐｌｅｔ）を含む）又は両方で実現されることもできる。さらに、他の計算装置、例えばネットワーク入力／出力装置への接続を使用することもできる。
コード（ｃｏｄｅ）、一部のコードを含む記憶媒体及びコンピュータ可読媒体は、記憶媒体と計算媒体を含む任意の適切な既知の媒体を含み、例えば、これに限定されないが、揮発性及び非揮発性、取り外し可能及び非取り外し可能な媒体であり、これらの媒体は、情報を記憶及び／又は送信するため、コンピュータ可読命令、データ構造、プログラムモジュール又は他のデータなどの任意の方法や技術で実現されるものであり、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュ又は他のメモリ技術、ＣＤ−ＲＯＭ、デジタル汎用ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ，ＤＶＤ）又は他の光学ストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又は他の磁気ストレージ装置、或いは所望の情報を記憶するためのシステム装置がアクセス可能な任意の媒体である。本発明により提供される技術と教示に基づいて、当業者であれば、本発明の各態様の他の方式及び／又は方法を実現することが理解できる。
よって、上記説明及び図面は限定的でなく例示的であることが理解されるべきである。しかし、本開示のより広い趣旨および範囲から逸脱しない限り、これらの実施形態に対して様々な修正及び変更をしてもよいことは明らかである。
１００Ａ：ラックシステム
１００Ｃ、１０１、１０２：サーバシステム
１０１２、１０２２、４１０、５５５：プロセッサ
１０１３、１０２３：メモリ制御モジュール
１０１４、１０２４、３６１、１８４：メモリ
１０１６、１０２６：ＢＩＯＳ
１０３：マイクロコントローラ
１１０：ＰＳＵ
１１１８、１１２８：ＢＭＣ
１１２：コントローラ
１４０、３６２：ＣＰＵ
１４２、４１２：キャッシュ
１４４：サウスブリッジ（ＳＢ）論理回路
１４６：周辺機器相互接続（ＰＣＩ）バス
１５０：周辺ＩＯ装置
１５２：ＴＰＭコントローラ
１６０：ＰＣＩｅポート
１７０、１７２：ＰＣＩスロット
１８２：ノースブリッジ（ＮＢ）論理回路
２００Ａ、２００Ｂ：例示的な方法
２０２、２０４、２０６、２０８、２１０、２１２、２１４、２２４、２２６、２２８、２３０、２３２、２３４、２３６、２３８：ステップ
３００：計算装置
３１５、４０５：バス
３６８：インターフェイス
４１５：システムメモリ
４２０：リードオンリーメモリ
４２５：ランダムアクセスメモリ
４３０、５７０：ストレージ装置
４３２、４３４、４３６：モジュール
４３５、５６５：出力装置
４４０、５９０：通信インターフェイス
４４５：入力装置
５６０：チップセット
５７５：ＲＡＭ
５８０：ブリッジ
５８５：ユーザインターフェイス部品

Claims (10)

  1. サーバシステムの特定のストレージから前記サーバシステムのメモリモジュールのポストパッケージリペア状態を受信して、前記メモリモジュールはポストパッケージリペアをサポートするステップと、
    前記特定のストレージから複数のポストパッケージリペア変数を受信するステップと、
    前記メモリモジュールにおいて、修復が必要なメモリエラーがあるかどうか判断するステップと、
    少なくとも前記メモリモジュールの前記ポストパッケージリペア状態及び前記複数のポストパッケージリペア変数に基づいて、前記メモリモジュールの複数のバンクグループが少なくとも１つのスペアロウを有することを判断するステップと、
    前記複数のバンクグループの前記少なくとも１つのスペアロウを使用して前記メモリエラーを修復するステップと、
    前記サーバシステムの前記特定のストレージの前記ポストパッケージリペア状態をアップデートするステップと、
    を含むことを特徴とする、サーバシステムでのポストパッケージリペア（ＰＰＲ）のコンピュータ実行方法。
  2. 前記メモリモジュールはデュアルインラインメモリモジュール（ＤＩＭＭ）であることを特徴とする、請求項１に記載のコンピュータ実行方法。
  3. 少なくとも前記デュアルインラインメモリモジュールの前記ポストパッケージリペア状態及び前記複数のポストパッケージリペア変数に基づいて、前記デュアルインラインメモリモジュールの前記複数のバンクグループが少なくとも１つのスペアロウを有することを判断するステップと、
    前記少なくとも１つのスペアロウを使用して前記メモリエラーを修復するステップと、
    前記特定のストレージの前記ポストパッケージリペア状態をアップデートするステップと、
    をさらに含むことを特徴とする、請求項２に記載のコンピュータ実行方法。
  4. 前記デュアルインラインメモリモジュールはダブル・データ・レート４（ＤＤＲ４）同期型ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）モジュールであることを特徴とする、請求項２に記載のコンピュータ実行方法。
  5. 前記特定のストレージは、前記サーバシステムの直列プレゼンス検出（ＳＰＤ）モジュール、ＢＩＯＳ可変モジュール又はコントローラであり、前記特定のストレージは前記サーバシステムのＢＩＯＳ又は前記コントローラから独立して操作可能であることを特徴とする、請求項２に記載のコンピュータ実行方法。
  6. 前記ポストパッケージリペア状態は、前記複数のバンクグループの第１サブセットの状態と、前記複数のバンクグループの第２サブセットの状態とを含み、前記複数のバンクグループの前記第１サブセットにおけるいずれか１つのバンクグループは少なくとも１つのスペアロウを有し、前記複数のバンクグループの前記第２サブセットにおけるバンクグループはスペアロウを有しないことを特徴とする、請求項２に記載のコンピュータ実行方法。
  7. サーバシステムであって、プロセッサと、コンピュータ可読媒体と、
    を備え、
    前記コンピュータ可読媒体は命令を記憶し、前記プロセッサにより前記命令が実行される場合、前記サーバシステムは以下のステップを実行し、そのステップは、
    サーバシステムの特定のストレージから前記サーバシステムのメモリモジュールのポストパッケージリペア状態を受信して、前記メモリモジュールはポストパッケージリペアをサポートするステップと、
    前記特定のストレージから複数のポストパッケージリペア変数を受信するステップと、
    前記メモリモジュールにおいて、修復が必要なメモリエラーがあるかどうか判断するステップと、
    少なくとも前記メモリモジュールの前記ポストパッケージリペア状態及び前記複数のポストパッケージリペア変数に基づいて、前記メモリモジュールの複数のバンクグループが少なくとも１つのスペアロウを有することを判断するステップと、
    前記複数のバンクグループの前記少なくとも１つのスペアロウを使用して前記メモリエラーを修復するステップと、
    前記サーバシステムの前記特定のストレージの前記ポストパッケージリペア状態をアップデートするステップと、
    を含むことを特徴とする、サーバシステム。
  8. 前記メモリモジュールはデュアルインラインメモリモジュール（ＤＩＭＭ）であることを特徴とする、請求項７に記載のサーバシステム。
  9. 前記プロセッサにより前記命令が実行される場合、前記サーバシステムは以下のステップを実行し、そのステップは、
    少なくとも前記デュアルインラインメモリモジュールの前記ポストパッケージリペア状態及び前記複数のポストパッケージリペア変数に基づいて、前記デュアルインラインメモリモジュールの前記複数のバンクグループが少なくとも１つのスペアロウを有することを判断するステップと、
    前記少なくとも１つのスペアロウを使用して前記メモリエラーを修復するステップと、
    前記特定のストレージの前記ポストパッケージリペア状態をアップデートするステップと、
    をさらに含むことを特徴とする、請求項８に記載のサーバシステム。
  10. 前記デュアルインラインメモリモジュールはダブル・データ・レート４（ＤＤＲ４）同期型ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）モジュールであることを特徴とする、請求項８に記載のサーバシステム。
JP2017082353A 2016-04-26 2017-04-18 ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム Pending JP2017199367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/138,865 2016-04-26
US15/138,865 US20170308447A1 (en) 2016-04-26 2016-04-26 Methods and systems for analyzing record and usage in post package repair

Publications (1)

Publication Number Publication Date
JP2017199367A true JP2017199367A (ja) 2017-11-02

Family

ID=58692289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017082353A Pending JP2017199367A (ja) 2016-04-26 2017-04-18 ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム

Country Status (5)

Country Link
US (1) US20170308447A1 (ja)
EP (1) EP3239984B1 (ja)
JP (1) JP2017199367A (ja)
CN (1) CN107315690A (ja)
TW (1) TWI626537B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057257A (ja) * 2018-10-03 2020-04-09 富士通株式会社 情報処理装置及び修復管理プログラム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992885B (zh) * 2017-03-28 2020-07-24 联想(北京)有限公司 一种服务器系统中识别设备的方法及服务器系统
US10854242B2 (en) * 2018-08-03 2020-12-01 Dell Products L.P. Intelligent dual inline memory module thermal controls for maximum uptime
CN111507483A (zh) * 2019-01-30 2020-08-07 鸿富锦精密电子(天津)有限公司 返修板检测装置、方法及计算机可读存储介质
US11394693B2 (en) * 2019-03-04 2022-07-19 Cyxtera Cybersecurity, Inc. Establishing network tunnel in response to access request
US11373726B2 (en) * 2019-04-03 2022-06-28 Texas Instruments Incorporated Management of multiple memory in-field self-repair options
US10770164B1 (en) 2019-05-02 2020-09-08 International Business Machines Corporation Soft post package repair function validation
CN110795267B (zh) * 2019-10-29 2023-07-07 Oppo（重庆）智能科技有限公司 分层自动恢复方法及相关设备
US11107549B2 (en) * 2019-12-16 2021-08-31 Microsoft Technology Licensing, Llc At-risk memory location identification and management
US11307785B2 (en) * 2020-02-26 2022-04-19 Dell Products L.P. System and method for determining available post-package repair resources
CN113821364B (zh) 2020-06-20 2025-07-04 华为技术有限公司 内存故障的处理方法、装置、设备及存储介质
US11106529B1 (en) * 2020-07-22 2021-08-31 Dell Products L.P. Post package repair failure memory location reporting system
CN113064773B (zh) * 2021-03-08 2023-03-24 山东英信计算机技术有限公司 一种内存ppr测试与修复方法、系统及存储介质
US11829635B2 (en) * 2021-10-21 2023-11-28 Dell Products L.P. Memory repair at an information handling system
CN114816939B (zh) * 2022-05-31 2024-06-28 苏州浪潮智能科技有限公司 一种内存通信方法、系统、设备及介质
KR20240069474A (ko) 2022-11-11 2024-05-20 삼성전자주식회사 메모리 장치 및 사용 기록 관리 방법
TWI845166B (zh) * 2023-02-16 2024-06-11 神雲科技股份有限公司 記憶體模組錯誤之顯示方法
US12512180B2 (en) * 2023-03-31 2025-12-30 Samsung Electronics Co., Ltd. Method and system for repairing a dynamic random access memory (dram) of memory device
US12578969B2 (en) * 2023-10-17 2026-03-17 Dell Products L.P. Bios code storage subsystem modification system wherein based on first or second initialization of computing device perform a reboot

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258560A (ja) * 1992-02-10 1993-10-08 Tsuoi Chii Ie 透過性メモリ体の欠陥マスク装置
JP2015207329A (ja) * 2014-04-21 2015-11-19 マイクロン テクノロジー， インク． 半導体装置およびその制御方法
WO2015199700A1 (en) * 2014-06-26 2015-12-30 Hewlett-Packard Development Company, L.P. Post package repair (ppr) data in non-volatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7835207B2 (en) * 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
US8902638B2 (en) * 2011-09-16 2014-12-02 Inphi Corporation Replacement of a faulty memory cell with a spare cell for a memory circuit
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
TWI492049B (zh) * 2013-02-06 2015-07-11 Ibm 記憶體模組狀態指示方法及裝置
US9438675B2 (en) * 2013-08-29 2016-09-06 International Business Machines Corporation Dispersed storage with variable slice length and methods for use therewith
US9202595B2 (en) * 2013-11-12 2015-12-01 Micron Technology, Inc. Post package repair of memory devices
US9213491B2 (en) * 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) * 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
US9043638B1 (en) * 2014-11-14 2015-05-26 Quanta Computer Inc. Method for enhancing memory fault tolerance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258560A (ja) * 1992-02-10 1993-10-08 Tsuoi Chii Ie 透過性メモリ体の欠陥マスク装置
JP2015207329A (ja) * 2014-04-21 2015-11-19 マイクロン テクノロジー， インク． 半導体装置およびその制御方法
WO2015199700A1 (en) * 2014-06-26 2015-12-30 Hewlett-Packard Development Company, L.P. Post package repair (ppr) data in non-volatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057257A (ja) * 2018-10-03 2020-04-09 富士通株式会社 情報処理装置及び修復管理プログラム

Also Published As

Publication number Publication date
EP3239984B1 (en) 2020-01-01
CN107315690A (zh) 2017-11-03
US20170308447A1 (en) 2017-10-26
TWI626537B (zh) 2018-06-11
EP3239984A1 (en) 2017-11-01
TW201738746A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
JP2017199367A (ja) ポストパッケージリペアにおける記録及び使用を分析するための方法及びシステム
JP6484316B2 (ja) ファームウェアを遠隔更新するシステム及び方法
JP6463814B2 (ja) ブートのハードウェア周波数を動的に最適化するシステム及び方法
US10541868B2 (en) System and method for automatically updating bios setup options
JP6559842B2 (ja) マルチノードシステムファン制御スイッチ
US10127055B2 (en) iSCSI based bare metal OS image deployment and diskless boot
CN107346292B (zh) 服务器系统及其计算机实现的方法
JP6462034B2 (ja) ダウンストリームコンポーネンツに新鮮な空気を送る冷却システム
JP6805116B2 (ja) Ｐｓｕの待機電源が機能しない場合に動作可能なサーバシステム
US9043638B1 (en) Method for enhancing memory fault tolerance
EP3985508A1 (en) Network state synchronization for workload migrations in edge devices
US9967139B2 (en) Remote zone management of JBOD systems
CN108334421A (zh) 使用wol的系统恢复
US20250036783A1 (en) Network interface device-based memory access to reduce write amplification factor and provide attestation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402