JPH08263445A

JPH08263445A - 電子計算機

Info

Publication number: JPH08263445A
Application number: JP6040395A
Authority: JP
Inventors: Fumio Goto; 文男後藤; Kiyoshi Watanabe; 清渡辺
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-03-20
Filing date: 1995-03-20
Publication date: 1996-10-11
Anticipated expiration: 2019-03-22
Also published as: JP3509263B2

Abstract

(57)【要約】【目的】本発明は、「メモリクリア」キーの入力順序
に自由度を持たせることができる電子計算機を提供す
る。【構成】本発明の電子計算機は、キー入力された１回
目の計算式と２回目の計算式の入力順序を比較して検算
を行う検算機能を備え、メモリクリアキー１０ａの入力
の有無を記憶する記憶手段を設け、メモリクリアキー１
０ａの入力は入力順序によらず検算を行うようにしたも
のである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、検算機能付きの電子計
算機に関する。

【０００２】

【従来の技術】従来の検算機能付きの電子計算機は、１
回目の計算でキー入力された置数、ファンクションデー
タをメモリに順次記憶させておき、２回目の計算では１
回目に同じキー入力を行い、キー入力された置数、ファ
ンクションデータがメモリに記憶されている１回目のデ
ータと同一であるか否かを順次検出していくものであ
る。そして、２回目のキー入力がされたデータがメモリ
に記憶されたデータと異なった場合には、異なった部分
訂正して更に次のキー入力を行うようになっている。

【０００３】しかして、この種の従来の検算機能付きの
電子計算機の場合、１回目の計算操作を行った後、２回
目の検算処理を行う際には１回目における場合と全く同
一の順序で各キーの入力操作を行う必要があり、たとえ
答が同じになる場合であってもキーの入力操作順序を怠
ると入力キーエラーとなり検算を続行できない事態とな
ってしまう欠点があった。

【０００４】たとえば、メモリ計算を含む１回目の計算
操作として［ＭＣ］１２［＋］３４［＋］５６［Ｍ＋］
７８［Ｍ−］［ＭＲ］のような操作を行ったとする。こ
の計算は１２［ＭＣ］［＋］３４［＋］５６［Ｍ＋］７
８［Ｍ−］［ＭＲ］の計算操作と同じであり、両者とも
同じ答えである。尚、［ＭＣ］は、「ＭＣ（メモリクリ
ア）」キーの入力操作、［＋］は「＋」キーの入力操
作、［Ｍ＋］は「Ｍ＋」キーの入力操作、［Ｍ−］は
「Ｍ−」キーの入力操作、［ＭＲ］は「ＭＲ」キーの入
力操作を各々意味する。

【０００５】さらに、１２［＋］３４［ＭＣ］［＋］５
６［Ｍ＋］７８［Ｍ−］［ＭＲ］の計算操作、１２
［＋］３４［＋］［ＭＣ］５６［Ｍ＋］７８［Ｍ−］
［ＭＲ］の計算操作、１２［＋］３４［＋］５６［Ｍ
Ｃ］［Ｍ＋］７８［Ｍ−］［ＭＲ］の計算操作において
も各々同じ答えとなる。

【０００６】即ち、メモリ計算を含む計算操作の場合、
「ＭＣ」キーの入力操作の順序は、「Ｍ＋」キー、「Ｍ
−」キー、「ＭＲ」キー等のメモリをアクセスするキー
の入力操作前であればどこでも良い同じ答となるもので
あるが、従来の検算機能付きの電子計算機の場合、１回
目の計算操作と全く同一の順序で２回目のキーの入力操
作を行う必要があり、「ＭＣ」キーの入力操作順序を誤
ると入力キーエラーとなり検算を続行できない事態とな
って、「ＭＣ」キーの入力順序に自由度がないという問
題がある。

【０００７】また、従来の検算機能付きの電子計算機の
場合、１回目の計算で独立メモリの内容に加減算処理を
施す「Ｍ＋」キー、「Ｍ−」キー等を使用して計算操作
を行い、この後、検算においてそのまま２回目の各キー
の入力操作を繰り返して検算を行うと、１回目で独立メ
モリの内容に対して「Ｍ＋」キー、「Ｍ−」キー等の操
作により加工が加えられてしまうので、１回目の答と、
２回目の答とが一致しないという問題もある。

【０００８】例えば、予め独立メモリに「７７７」が記
憶されていた場合に、演算記憶モードで、１２３［＋］
４５６［Ｍ＋］［＋］［ＭＲ］［＝］の計算操作を行う
と、答は「１９３５」である。このとき、独立メモリの
内容は当初の「７７７」から「Ｍ＋」キーの操作による
「５７９」が加算された「１３５６」になっている。

【０００９】次に、検算のモードに入り、１回目と同様
な１２３［＋］４５６［Ｍ＋］［＋］［ＭＲ］［＝］の
検算操作を行うと、初期状態で独立メモリの内容は「１
３５６」になっていたため、検算の答は「２５１４」に
なり、１回目の答と、検算での答とが不一致となってし
まう。

【００１０】

【発明が解決しようとする課題】上述したように従来の
電子計算機の場合、「ＭＣ」キーの入力順序に自由度が
なく、また、メモリ計算を含む計算操作を行うと検算に
入った場合正常な検算が実行できなくなるという問題が
あった。

【００１１】そこで、本発明は、キーの入力順序に自由
度を持たせることができ、また、メモリ計算を含む計算
操作を行っても検算での整合性を保つことができる検算
機能付きの電子計算機を提供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の電子計算
機は、キー入力された１回目の計算式と２回目の計算式
の入力順序を比較して検算を行う検算機能を備えてなる
電子計算機において、メモリクリアキーの入力の有無を
記憶する記憶手段を設け、メモリクリアキーの入力は入
力順序によらずに検算するようにした事を特徴とするも
のである。

【００１３】請求項２記載の電子計算機は、キー入力さ
れた１回目の計算式と２回目の計算式の入力順序を比較
して検算を行う検算機能を備えてなる電子計算機におい
て、１回目の計算式の入力の開始時にメモリに記憶され
ている数値データを２回目の計算式の入力の開始時に前
記メモリに設定する設定手段を備えてなる事を特徴とす
るものである。

【００１４】請求項３記載の電子計算機は、キー入力さ
れた１回目の計算式と２回目の計算式の入力順序を比較
して検算を行う検算機能を備えてなる電子計算機におい
て、１回目および２回目の計算式の入力の開始時にメモ
リに記憶されている数値データをクリアするクリア手段
を備えてなる事を特徴とするものである。

【００１５】請求項４記載の電子計算機は、キー入力さ
れた１回目の計算式と２回目の計算式の入力順序を比較
して検算を行う検算機能を備えてなる電子計算機におい
て、１回目もしくは２回目の計算式の入力の開始時にメ
モリに数値データが記憶されている事を検出する検出手
段と、この検出手段による検出がなされた際に計算を不
可能にする手段とを備えてなる事を特徴とするものであ
る。

【００１６】

【作用】以下に、本発明の作用を説明する。

【００１７】請求項１記載の電子計算機によれば、記憶
手段により、１回目の計算式のキー入力の際のメモリク
リアキーの入力の有無を記憶し、検算モードでは２回目
の計算式のキー入力におけるメモリクリアキーの入力順
序によらず検算を行うようにしたので、検算モードにお
けるメモリクリキーの入力順序に自由度を持たせること
ができる。

【００１８】請求項２記載の電子計算機によれば、設定
手段により、１回目の計算式の入力の開始時にメモリに
記憶されている数値データを２回目の計算式の入力の開
始時に前記メモリに設定するので、１回目と２回目とで
メモリ計算の整合性を保つことができる。

【００１９】請求項３記載の電子計算機によれば、クリ
ア手段により、１回目および２回目の計算式の入力の開
始時に、メモリに記憶されている数値データをクリアす
るようにしたので、１回目と２回目とでメモリ計算の整
合性を保つことができる。

【００２０】請求項４記載の電子計算機によれば、検出
手段により、１回目または２回目の計算式の入力の開始
時にメモリに数値データが記憶されていることを検出
し、数値データが検出されれば計算を不可能にするの
で、メモリの記憶数値を用いた検算処理を行うことを防
止できる。

【００２１】

【実施例】図１乃至図６は本発明の第１実施例である。
図１は、本実施例の電子計算機の構成を示す回路ブロッ
ク図であり、この電子計算機は、全体の制御を行う制御
手段として例えばＣＰＵ（中央処理ユニット）等から構
成される制御部１を備えている。

【００２２】この制御部１には後述する演算記憶処理及
び検算処理を行う制御プログラムを格納したＲＯＭ（リ
ード・オンリ・メモリ）２と、詳細は後述するＲＡＭ
（ランダム・アクセス・リメモリ）３と、各種のデータ
の入力操作を行う、テンキー、ファンクションキー等を
備えたキー入力部４と、例えば液晶ディスプレイを用い
て構成した表示手段としての表示部５と、スピーカー等
により構成され例えばビープ音を発する報音部６とを接
続している。

【００２３】図２は本実施例の電子計算機の外観を示す
ものであり、箱型状の筐体の表面上部に表示部５を配置
している。この表示部５は、図示の如く、例えば１２桁
の数値表示が可能で且つ図示していないが数値表示の上
方でも、入力されたファンクションキー記号を表示でき
るように構成される。この表示部５の下側にはキー入力
部４を配置している。

【００２４】キー入力部４は、計算式等の数値入力を行
う際に使用する０乃至９の「数字」キー７ａ、「＋」キ
ー７ｂ、「−」キー７ｃ、「×」キー７ｄ、「÷」キー
７ｅ、「＝」キー８ａ、からなる演算子（ファンクショ
ン）キー、「５」キー８ｂ、「±」キー８ｃ、「Ｃ」
（クリア）キー９ａ、「ＡＣ」（オールクリア）キー９
ｂを備えるとともに、「ＭＣ」（メモリクリア）キー１
０ａ、「Ｍ＋」キー１０ｂ、「Ｍ−」キー１０ｃ及び
「ＭＲ」キー１０ｄからなるメモリアクセスキーを備え
ている。

【００２５】さらに、キー入力部４は、この電子計算機
の動作モードとして、ノーマル（通常演算）モード、演
算記憶モード、検算モードを設定するモードキー１１ａ
と、入力数値及び入力ファンクションを訂正する際に押
下する「訂正」キー１１ｂとを備えている。

【００２６】図３は前記ＲＡＭ３の記憶領域を示すもの
であり、このＲＡＭ３は入力データや演算結果（答）等
前記表示部５に表示すべき数値、ファンクション等が書
き込まれる表示レジスタ１２ａと、入力された置数、フ
ァンクションに従った演算を行う為に使用される演算レ
ジスタ１２ｂ，１２ｃと、計算式の入力過程で「Ｍ＋」
キー１０ｂ、「Ｍ−」キー１０ｃを使用したメモリ計算
がなされた場合にそのメモリ計算の結果を記憶する記憶
手段としての記憶レジスタ１２ｄとを備えている。ま
た、この電子計算機の動作モードを示す値として、前記
モードキー１１ａの操作に連動してノーマルモードであ
るＮ＝０、演算記憶モードであるＮ＝１、検算モードで
あるＮ＝２が設定されるモードレジスタ１３ａと、後述
する演算式記憶レジスタ１４ａ，１４ｂ，１４ｃのいず
れか１つのアドレスを指定するアドレスポインタＰＯを
記憶するレジスタ１３ｂと、前記「ＭＣ」キー１０ａの
入力操作の際に前記記憶レジスタに対するアクセスを禁
止するステイタス（フラグ）（Ｆ＝１）が設定されるフ
ラグレジスタ１３ｃとを有している。

【００２７】次に、前記電子計算機の作用を説明する。
まず図４を参照して全体のゼネラルフローチャートを説
明する。

【００２８】キー入力部４において、何らかのキー入力
がなされるとステップＳ１において前記キー入力部４か
らのキー入力の有りが判断され、ステップＳ２に進む。
ステップＳ２においては、入力されたキーが前記モード
キー１１ａによるキー入力か否かが判断されモードキー
１１ａのキー入力でなければ、さらにステップＳ３にお
いて前記モードレジスタ１３ａのＮの値が０か否か判断
され、０であればステップＳ４においてキー入力された
キーに従ったノーマルモードでの通常演算処理が実行さ
れる。

【００２９】また、ステップＳ３において前記モードレ
ジスタ１３ａのＮの値が０でないと判断された場合に
は、ステップＳ５に移り前記モードレジスタ１３ａのＮ
の値が１か否か判断される。そして、前記モードレジス
タ１３ａのＮの値が１であれば、ステップＳ６において
入力キーに従って記録演算モードでの記憶演算処理が実
行される。一方、ステップＳ５において前記モードレジ
スタ１３ａのＮの値が１ではなく、２であると判断され
るとステップＳ７において入力キーに従って検算モード
での検算処理が実行される。

【００３０】次に、上述したステップＳ２の処理で、前
記モードキー１１ａによるキー入力であると判断された
場合には、ステップＳ８に移り、前記モードレジスタ１
３ａのＮの値が０か否か判断される。そして、前記モー
ドレジスタ１３ａのＮの値が０であれば、ステップＳ９
において前記モードレジスタ１３ａのＮの値を１にセッ
トするとともに、前記モードレジスタ１３ａのＮの値が
０でなければステップＳ１０においてさらに前記モード
レジスタ１３ａのＮの値が１か否かが判断され、１であ
ればステップＳ１１において前記モードレジスタ１３ａ
のＮの値を２にセットし、また、前記モードレジスタ１
３ａのＮの値が１でなく２であれば、ステップＳ１２に
おいてこのモードレジスタ１３ａのＮの値を０にセット
する。即ち、ステップＳ８乃至ステップＳ１２の動作
は、前記モードキー１１ａが一回操作される毎にモード
レジスタ１３ａのＮの値が０，１，２，０というように
循環して切り替わり、これに応じてノーマルモード、演
算記憶モード、検算モードの順にモード切り替えが行わ
れることを意味している。

【００３１】Ｎの値が０の時、ステップＳ４で処理され
る通常演算処理は、入力された置数、ファンクションに
従って演算を行うもので、従来の計算機と同様の処理で
あるので、その詳細な内容については説明を省略する。

【００３２】次に、図５を参照してＮの値が１の演算記
憶モードでのステップＳ６の演算記憶処理について説明
する。この演算記憶処理では、ステップＳ２１において
入力されたキーが前記「ＭＣ」キー１０ａからのキー入
力か否かが判断され、「ＭＣ」キー１０ａからのキー入
力でなければ、ステップＳ２２に移り、前記「数字」キ
ー７ａからのキー入力か否か、即ち置数入力か否かが判
断されて「数字」キー７ａからのキー入力であればステ
ップＳ２２でこのときキー入力された数値を前記表示レ
ジスタ１２ａに書き込み表示部５に表示する。

【００３３】また、上述したステップＳ２１において前
記「ＭＣ」キー１０ａからのキー入力であると判断され
た場合には、ステップＳ２４に移り前記記憶レジスタ１
２ｄの値が０にクリアされ、さらに、ステップＳ２５で
前記フラグレジスタ１３ｃに１がセットされてこのとき
の処理が終了となる。

【００３４】一方、上述したステップＳ２２で前記「数
字」キー７ａからのキー入力でないと判断された場合に
はステップＳ２６に移り、「Ｍ＋」キー１０ｂ、「Ｍ
−」キー１０ｃ、「ＭＲ」キー１０ｄ、「＋」キー７
ｂ、「−」キー７ｃ、「×」キー７ｄ、「÷」キー７
ｅ、「＝」キー８ａ、等の演算子キー（ファンクション
キー）からのキー入力か否かが判断され演算子キーから
のキー入力でなければステップＳ３０に移り訂正やクリ
ア等の他のキー処理が実行され、また、演算子キーから
のキー入力であればステップＳ２７で、表示レジスタ１
２ａに既に記憶されている置数と今回キー入力された演
算子とからなる計算式データをアドレスポインタＰＯで
指定されているレジスタ１４のうちの１つに記憶させ、
且つアドレスポインタを更新してアドレスを指定させ
る。次に、ステップＳ２８では前記計算式の演算処理を
行い、ステップＳ２９で演算結果の表示部５への表示処
理が行われる。

【００３５】次に、図６を参照してステップＳ７の検算
モードでの検算処理について説明する。この検算処理に
おいては、ステップＳ３１において前記「ＭＣ」キー１
０ａからのキー入力か否かが判断され、「ＭＣ」キー１
０ａからのキー入力であれば、ステップＳ３２に移り、
前記フラグレジスタ１３ｃのＦの値が１か否か判断し
て、Ｆの値が１であればステップＳ３３においてこのＦ
の値をクリアするとともに、前記記憶レジスタ１２ｄの
既入力の数値もクリアして終了となる。また、ステップ
Ｓ３２において前記フラグレジスタ１３ｃのＦの値が１
でなければステップＳ３６に移りエラー処理となる。

【００３６】即ち、演算記憶モードで「ＭＣ」キー１０
ａが操作された場合には、Ｆの値は１になっているもの
であり、この検算モードでの「ＭＣ」キー１０ａの操作
は正しいのでステップＳ３３で「ＭＣ」キー１０ａの処
理を行い、一方、Ｆの値が０になっているときには、演
算記憶モードで「ＭＣ」キー１０ａの操作がなされなか
ったものにもかかわらずこの検算モードで「ＭＣ」キー
１０ａの操作がなされたものであり、それ故エラー処理
を行なわせるものである。

【００３７】一方、ステップＳ３１において前記「Ｍ
Ｃ」キー１０ａからのキー入力でない判断されたときに
は、ステップＳ３４に移り、メモリアクセスキーである
「Ｍ＋」キー１０ｂ又は「Ｍ−」キー１０ｃからのキー
入力か否かが判断され、「Ｍ＋」キー１０ｂ又は「Ｍ
−」キー１０ｃからのキー入力であれば、ステップＳ３
５において、前記フラグレジスタ１３ｃのＦの値が１か
否か判断して、Ｆの値が１であればステップＳ３６に移
りエラー処理となる。また、ステップＳ３５において、
前記フラグレジスタ１３ｃのＦの値が１でないと判断さ
れた場合には、後述するステップＳ４１に移る。

【００３８】即ち、「Ｍ＋」キー或いは「Ｍ−」キーの
操作によって、ステップＳ３５に進んだ際のＦの値が１
になっている場合は、演算記憶モードで「ＭＣ」キー１
０ａが操作され且つ、この検算モードで「ＭＣ」キー１
０ａが操作されることなく「Ｍ＋」キー或いは「Ｍ−」
キーの操作がなされた場合なので、ステップＳ３６でエ
ラー処理を行わせるものである。

【００３９】次に、ステップＳ３４において、「Ｍ＋」
キー１０ｂ又は「Ｍ−」キー１０ｃからのキー入力でな
いと判断された場合には、ステップＳ３７に移り、前記
「数字」キー７ａからのキー入力か否か判断され、「数
字」キー７ａからのキー入力であれば、ステップＳ３８
でこのときの数値を表示レジスタ１２ａに書き込むとと
もに表示部５に表示する。また、ステップＳ３７で前記
「数字」キー７ａからのキー入力でなければ、さらにス
テップＳ３９で「＋」キー７ｂ等の演算子キー（ファン
クションキー）からのキー入力か否かが判断され演算子
キーからのキー入力でなければステップＳ４０の他のキ
ー処理を実行し、また、演算子キーからのキー入力であ
ればステップＳ４１に移り、前記入力式レジスタ１２ｂ
に記憶している入力項毎の計算式と前記「数字」キー７
ａ及び演算子キーからなる検算モードでの入力項毎の計
算式との一致、不一致が判断され、一致していればステ
ップＳ４２で検算モードでの計算式の演算処理が行わ
れ、さらに、ステップＳ４３でその結果が前記表示部５
に表示される。また、ステップＳ４１で不一致と判断さ
れた場合には、ステップＳ４４に移り、前記報音部６に
よりビープ音が発せられ、この後、前記「訂正」キー１
１ｂの操作によるステップＳ４５の訂正モードに移る。
このようなステップＳ４１乃至ステップＳ４５の動作
は、上述したステップＳ３１、ステップＳ３４、ステッ
プＳ３５の「ＭＣ」キー１０ａからのキー入力でなく、
「Ｍ＋」キー１０ｂ又は「Ｍ−」キー１０ｃからのキー
入力であり、かつ、前記フラグレジスタ１３ｃのＦの値
が１でない場合に対しても同様に行われる。

【００４０】次に、本発明の第２実施例につき図７を参
照して説明する。この実施例は、第１実施例の図４のフ
ローチャートの代わりに図７のフローチャートを用いた
もので、これ以外の点は第１実施例と同一なのでその説
明は省略する。また、図７において図４に同一ステップ
部分には同一ステップ番号を付して詳細な説明は省略す
る。

【００４１】しかして、ステップＳ１でキー入力有りが
検出されるとステップＳ２に進み、入力されたキーがモ
ードキーであるか否かを判断し、モードキーであった場
合にはステップＳ１０１で記憶レジスタ１２ｄに数値デ
ータが存在するか否かを判断する。そして、データが存
在する場合にはステップＳ１０２でエラー処理を行わな
いキー入力による計算ができないようにする。即ちモー
ド変更したした時、メモリ計算で使用される記憶レジス
タ１２ｄに数値データが存在しなかった時だけ通常演算
処理、演算記憶処理、演算処理ができるようにしたの
で、演算記憶処理と検算処理とで記憶レジスタ１２ｄの
記憶内容が異なり検算エラーになってしまうのを防止で
きるものである。

【００４２】そして、上記ステップＳ１０２でエラーと
なってしまった時には、ＡＣ（オールクリア）キー９ｂ
を操作して記憶レジスタ１２ｄの数値データをクリアし
てからモードキーを操作すれば、図７のステップＳ１０
１からステップＳ１０３に進みＮの値が更新されたモー
ド切り換えが可能になるものである。

【００４３】尚、上記例では、ステップＳ１０２でエラ
ー処理を行いキー入力による計算が出来ないように下
が、例えばステップＳ１０２で記憶レジスタ１２ｄの数
値データをクリアしてかつＮの値を更新する処理を行え
ば、いずれのモードであっても常に記憶レジスタ１２ｄ
にデータ無しの状態から計算を開始できるものである。

【００４４】図８および図９は本発明の第３実施例を示
している。この実施例は第１次の図３のＲＡＭ３の代わ
りに図８のＲＡＭ２３を用いているもので、図３のＲＡ
Ｍ３に記憶領域に加えて、記憶レジスタ１２ｄの内容を
記憶する記憶レジスタ２２が設けられている。また、こ
の第３実施例では第１実施例の図４のフローチャートの
代わりに図９のフローチャートを用いたもので、これ以
外の点は第１実施例と同一なのでその説明は省略する。
また、図９において第１実施例と同一部分には同一番号
を付して詳細な説明は省略する。

【００４５】しかして、図９において、ステップＳ１に
おいてキー入力部４からのキー入力があると判断された
場合には、さらにステップＳ２においてモードキー１１
ａによるキー入力か否かが判断されモードキー１１ａの
キー入力でなければ、さらにステップＳ３に進むがモー
ドキー１１ａによるキー入力であると判断された場合に
は、ステップＳ１０４に移り、前記モードレジスタ１３
ａのＮの値が２か否か判断される。そして、前記モード
レジスタ１３ａのＮの値が２であれば、即ち、検算処理
モードステップＳ１０５において前記モードレジスタ１
３ａのＮの値を０にセットし、この電子計算機を通常演
算処理モードにして終了となる。

【００４６】また、ステップＳ１０４において、前記モ
ードレジスタ１３ａのＮの値が２でなければ、ステップ
Ｓ１０６に移り、前記モードレジスタ１３ａのＮの値が
０か否かが判断される。そして、前記モードレジスタ１
３ａのＮの値が０であれば、ステップＳ８１で前記記憶
レジスタ１２ａに記憶しているの数値データを前記記憶
レジスタ２２に転送し、さらに、ステップＳ１０８で前
記モードレジスタ１３ａのＮの値を１にセットしてこの
電子計算機を演算記憶モードにして終了となる。

【００４７】また、ステップＳ１０６において、前記モ
ードレジスタ１３ａのＮの値が１であれば、ステップＳ
１０９に移り、前記記憶レジスタ２２に記憶されている
データを記憶レジスタ１２ｂに転送し、さらに、ステッ
プＳ１０２で前記モードレジスタ１３ａのＮの値を２に
セットしてこの電子計算機を検算モードにして終了とな
る。

【００４８】即ち、上記実施例においては、演算記憶処
理のモードに入った時メモリ計算用の記憶レジスタ１２
ｄに数値データが記憶されていれば、この数値データを
記憶レジスタ２２に一時記憶させておき、検算処理モー
ドに入った時記憶レジスタ２２に一時記憶された数値デ
ータを記憶レジスタ１２ｄに転送するようにしているの
で、演算記憶処理と検算処理とでは、いずれも同じ数値
データが記憶レジスタ１２ｄに記憶された状態から計算
が開始されるので、異なった答えになる事がないもので
ある。

【００４９】以上詳述した本発明によれば、以下の効果
を奏する。

【００５０】請求項１記載の発明によれば、検算モード
におけるメモリクリアキーの入力順序に自由度を持たせ
ることができる電子計算機を提供することができる。

【００５１】請求項２記載の発明によれば、メモリを使
用しても演算記憶モードと検算モードとでメモリ計算の
整合性を保つことができる電子計算機を提供することが
できる。

【００５２】請求項３記載の発明によれば、メモリに記
憶している数値が演算記憶モードにおいて用いられるこ
とはなく、演算記憶モードと検算モードとでメモリ計算
の整合性を保つことができる電子計算機を提供すること
ができる。

【００５３】請求項４記載の発明によれば、メモリの記
憶数値を用いた検算処理を行うことを防止することがで
きる電子計算機を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の電子計算機の外観を示
す平面図である。

【図２】第１の実施例の電子計算機の構成を示すブロッ
ク図であり、

【図３】第１の実施例の電子計算機におけるＲＡＭの記
憶エリアを示す説明図である。

【図４】第１の実施例の電子計算機における記録演算処
理を示すフローチャートである。

【図５】第１の実施例の電子計算機における検算処理を
示すフローチャートである。

【図６】第１の実施例の電子計算機におけるモード切り
替え処理を示すフローチャートである。

【図７】第２の実施例の電子計算機における検算モード
におけるキー入力処理を示すフローチャートである。

【図８】第３の実施例の電子計算機におけるＲＡＭの記
憶エリアを示す説明図である。

【図９】第３の実施例の電子計算機における動作を示す
フローチャートである。

【符号の説明】

１制御部２ＲＯＭ３ＲＡＭ４キー入力部５表示部１２ａ表示レジスタ１２ｂ演算レジスタ１２ｃ演算レジスタ１２ｄ記憶レジスタ１３ａモードレジスタ１３ｂレジスタ１３ｃフラグレジスタ

Claims

【特許請求の範囲】

【請求項１】キー入力された１回目の計算式と２回目
の計算式の入力順序を比較して検算を行う検算機能を備
えてなる電子計算機において、メモリクリアキーの入力
の有無を記憶する記憶手段を設け、メモリクリアキーの
入力は入力順序によらずに検算するようにした事を特徴
とする電子計算機。
【請求項２】キー入力された１回目の計算式と２回目
の計算式の入力順序を比較して検算を行う検算機能を備
えてなる電子計算機において、１回目の計算式の入力の
開始時にメモリに記憶されている数値データを２回目の
計算式の入力の開始時に前記メモリに設定する設定手段
を備えてなる事を特徴とする電子計算機。
【請求項３】キー入力された１回目の計算式と２回目
の計算式の入力順序を比較して検算を行う検算機能を備
えてなる電子計算機において、１回目および２回目の計
算式の入力の開始時にメモリに記憶されている数値デー
タをクリアするクリア手段を備えてなる事を特徴とする
電子計算機。
【請求項４】キー入力された１回目の計算式と２回目
の計算式の入力順序を比較して検算を行う検算機能を備
えてなる電子計算機において、１回目もしくは２回目の
計算式の入力の開始時にメモリに数値データが記憶され
ている事を検出する検出手段と、この検出手段による検
出がなされた際に計算を不可能にする手段とを備えてな
る事を特徴とする電子計算機。