JPH08263222A - 制御装置の識別システム - Google Patents
制御装置の識別システムInfo
- Publication number
- JPH08263222A JPH08263222A JP8023104A JP2310496A JPH08263222A JP H08263222 A JPH08263222 A JP H08263222A JP 8023104 A JP8023104 A JP 8023104A JP 2310496 A JP2310496 A JP 2310496A JP H08263222 A JPH08263222 A JP H08263222A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- master
- memory
- data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
維持するための複数の制御装置を設けたディスク記憶シ
ステムにおいて、制御装置の初期化段階にどれがマスタ
ー制御装置であるかの判定を行う手段を提供すること。 【解決手段】複数の制御装置を設けたディスク記憶シス
テムにおいて、その筐体内にそのシステムを識別するた
めのシステムID番号を記憶するメモリと、交換可能な
複数の制御装置を設ける。各制御装置にはそれぞれの制
御装置識別子データとメモリ・イメージを格納するメモ
リが設けられる。初期化時に当該データとシステムID
番号とを比較し、一致した場合、その制御装置をマスタ
ー制御装置として選択し、当該マスター制御装置のメモ
リ・イメージが有効である場合はこれを他の制御装置へ
複写し、システムID番号も複写する。
Description
・ディスク記憶制御装置に関し、より詳細には、2重制
御装置を設けたディスク記憶システムにおけるミラー・
メモリ制御装置(mirrored memory controllers)のた
めの制御装置対識別システムに関する。
においては、データ損失の可能性および部品不良時のダ
ウン時間を減少させるために、サブシステムを構成する
あらゆる物理的部品において重複性を有することが望ま
れている。それぞれ独自のメモリを有する2重ディスク
記憶制御装置の使用により、ディスク記憶システムにい
くつかの主要な利点がもたらされる。たとえば、(1)
記憶情報の重複性が維持されて、ある制御装置またはそ
のメモリの故障または損失の場合の回復を可能にする、
(2)二次制御装置のフェイル・オーバー(failover)
機能により、操作中に動作不能になった制御装置の修理
を行うことが可能である、(3)二次制御装置が使用可
能であることにより、システムのより長い稼動時間が達
成される、などである。
た性能を求めて、キャッシング、および一時的記憶装置
としてのメモリの使用が一般化している。2重制御装置
におけるリアル・タイムの、同期化した重複メモリ(ミ
ラーリングされたメモリ)を使用することによって、一
方の制御装置からもう一方の制御装置にフェイル・オー
バーする場合の速度および精度を向上させることができ
る。
スター制御装置であるかについての判定は、ミラーリン
グされたメモリ内容の完全な状態を維持する上で非常に
重要である。すなわち、コンピュータ・ディスク・アレ
イが、共通のアレイを制御する2つの制御装置を含む場
合、初期化段階でいずれの制御装置が有効メモリ・イメ
ージを有するかについての判定がなされ、ミラーリング
されたメモリの正しい方がアクセスされ、使用されるよ
うになっている。有効メモリ・イメージは、メモリ内に
格納されたデータが、ディスク・ドライブ・アレイ内に
現在インストールされているディスク・ドライブと関連
していることを意味している。以下本明細書において
は、有効メモリ・イメージを備える制御装置を、マスタ
ー制御装置と呼ぶ。制御装置の電源投入時またはリセッ
ト中に、すなわち、エラーまたは制御装置カード交換が
あった後に、初期化が行われる。この判定における1つ
の要素は、これらの2つの制御装置が以前ともに動作し
たかどうか、すなわち、同一のディスク・ドライブ・セ
ット上の同一のアセンブリ内で動作し、制御装置対を構
成したか、ということである。
目的は、ミラーリングされたメモリ内容の完全な状態を
維持するための2重制御装置を設けたディスク記憶シス
テムにおいて、制御装置の初期化段階にどれがマスター
制御装置であるかの判定を行う手段を提供する。
本発明の原則にしたがって、2重制御装置およびその間
のミラーリング・メモリを有するディスク記憶システム
内で、制御装置識別システムは、いずれの制御装置がマ
スター装置であるかの判定のための、両制御装置によっ
てアクセス可能な独自のシステム識別子(ID)データ
(数字、パスワードなど)を提供する。この識別子は、
ドライブ・アレイを含む筺体のように、制御装置によっ
て常にアクセス可能な領域に物理的に搭載されている。
通常は、読取り専用メモリ(ROM)が識別子を格納す
る。
識別子データを読取り、それを各制御装置の不揮発性メ
モリ領域に以前格納された制御装置識別子とそれぞれ比
較する。システム識別子が制御装置識別子と一致した場
合、制御装置は移行されておらず、したがって有効メモ
リ・イメージを有する。その後、この制御装置はマスタ
ー制御装置となることができる。さらに、マスター・ビ
ット信号が検査される。信号がセットされている場合、
この制御装置はこれまでマスター制御装置であったが、
その後もマスター制御装置として動作し続ける。識別子
が一致しない場合は、制御装置は新たに加わったもので
あり、システム識別子は、制御装置の不揮発性メモリ内
に格納されて、このメモリの有効性が確認された後、次
の初期化時に参照される。
スク・システム・アセンブリ内の共通システム識別子番
号にアクセスし、初期化中にこのシステム識別子番号を
読み取る。番号読取りが終了すると、各制御装置は、シ
ステム番号を自身のメモリ内に格納された制御装置識別
子番号とを比較する。この比較の結果は、次の3通りで
ある。 (1)システム識別子が制御装置識別子と一致する、し
たがって制御装置は以前このアセンブリ内で使用されて
いた。 (2)システム識別子は、制御装置識別子と一致しな
い、したがってこの制御装置は、このアセンブリ内で以
前使用されていなかった。 (3)制御装置内には、システム識別子と比較すべき制
御装置識別子が格納されていない(これは、制御装置が
これまで使用されていない、新たなものであることを示
す)。
置間でも比較される。すなわち制御装置Aの結果は、制
御装置Bの結果と比較される。この制御装置間の比較
は、次のようなオプションおよび結果をもたらす。 (1)2つの制御装置の、格納されたシステム識別子番
号が一致する場合、いずれの制御装置がマスターである
かについての任意の判定が行われる。好ましい実施例に
おいては、以前のマスター制御装置がマスター装置とし
て選択される。「以前の」マスター装置は、各制御装置
の不揮発性メモリ内のマスター・ビット信号を読み取る
ことにより判定される。マスター・ビット信号は、制御
装置がマスターである時に制御装置によってセットされ
る。したがって、マスター・ビットがセットされている
制御装置が「以前の」マスター制御装置であって、その
後もマスター制御装置として動作し続ける。 (2)制御装置AがシステムID番号と一致し、制御装
置BがシステムID番号と一致しない場合、制御装置A
はマスター装置であり、制御装置Bのメモリは制御装置
Aと一致させる。 (3)制御装置Bが、システムID番号と一致し、制御
装置Aが一致しない場合、制御装置Bはマスター装置で
あり、制御装置Aのメモリは制御装置Bと一致させる。 (4)いずれの制御装置もシステムID番号と一致しな
い場合、制御装置A(またはB)はマスター制御装置と
して任意に選択され、2つのメモリは一致させる。 (5)制御装置のどちらか一方、または両方が、システ
ム識別子番号に一致する制御装置識別子番号を有してい
ない場合、システムID番号がその制御装置メモリに書
き込まれる。
ディスク記憶制御装置システムは、以下のものから構成
されている。それぞれが互いにミラーリングされたメモ
リを有する第1および第2のディスク制御装置;制御装
置間で通信するための手段;各制御装置が、ディスク記
憶制御装置システム内のディスク・ドライブ・アレイに
通信するための手段;システム識別子番号を読み取る手
段を有する各制御装置;その中にシステム識別子番号を
格納する手段を有する各制御装置;システム識別子番号
を、各ミラーリングされたメモリ内に格納された制御装
置識別子番号と比較する手段を有する各制御装置;マス
ター制御装置を選択する手段を有する各制御装置;選択
手段はさらに以下のものから構成されている:2つの制
御装置番号が、システム識別子番号と一致する場合の、
新たなマスター制御装置の任意の選択;第1の制御装置
番号がシステム識別子番号と一致し、第2の制御装置番
号がシステム識別子番号と一致しない場合の、マスター
装置としての第1の制御装置の選択;第2の制御装置番
号がシステム識別子番号と一致し、第1の制御装置番号
がシステム識別子番号と一致しない場合の、マスター装
置としての第2の制御装置の選択;いずれの制御装置番
号もシステム識別子番号と一致しない場合の、マスター
装置としての第1の制御装置の選択
いては、以下の実施例によってより明らかとなるであろ
う。
ける制御装置対を識別するための、本発明によるシステ
ムの概観を表すシステム図である。一般にディスク・ド
ライブ・アレイ15に示されるディスク・ドライブ1
2、および筺体27内に20および25で示された2重
ディスク記憶制御装置を有する、ディスク記憶システム
全体が図1の10で示されている。制御装置「A」20
および「B」25は、それぞれメモリ30および35を
有している(図2)。
メモリ(RAM)は、メモリ30および35として使用
するのに適しているが、好ましい実施例においては、不
揮発性RAM(または電源バックアップ使用により不揮
発性になる揮発性RAM)が使用され、停電時にデータ
を保持することができる。
リングされたメモリである。当該技術分野において周知
のように、ミラーリングされたメモリとは単に、あるメ
モリ内のデータが他のメモリに複写される、すなわち
「映される(mirrored)」ことを意味している。本発明
において使用されるように、ミラーリングされたメモリ
は、1つの制御装置のメモリ内のデータが、他の制御装
置のメモリ内に複写される、すなわち「映される」こと
を意味している。
置20および25は、ディスク制御論理回路54および
55を含んでおり、これは特に、どの制御装置がマスタ
ー装置であるかの選択を制御する機能を有する。代替実
施例において、制御論理回路は、制御装置から独立した
中央領域に置くこともできる。ディスク記憶システム1
0は、コンピュータ40から独立した構成要素として示
され、周辺装置45は共通の筺体内に収容することもで
きる。
・システム識別子(ID)番号は、メモリ装置50(図
2)内に格納され、好ましい実施例においては、これは
液晶表示画面(LCD)アセンブリ52上にある。装置
50は、通常ROMである。
は、初期化中に各制御装置20および25によって読み
取られる。このシステムID番号はその後、将来の初期
化手順に備えて、各不揮発性メモリ30および35内に
格納される。システムIDは、制御装置20または25
が新たな制御装置に交換されたかどうかを識別するため
に、共通の参照番号として使用される。したがって、各
制御装置は、どの装置がマスター制御装置になるかを判
定することができる。
ク記憶システムから以前に格納された制御装置ID番号
を有することもあるであろうし、または未使用かつ新た
な制御装置の場合には番号を持たないこともあるであろ
う。いずれの場合にも、各制御装置は、首尾一貫したメ
モリ・イメージ、およびそれらのメモリに書き込まれた
アレイ・アセンブリのシステムID番号を有することに
なる。
信は、56のディスク・アセンブリ・バックプレーンを
介して行われる。制御装置20と25の間の通信、およ
びそれらとシステムIDメモリ装置50との間の通信
は、それぞれバックプレーン57および58を介して行
われる。
図3の流れ図を参照して述べる。以下に各ボックスの内
容を示す。 62:システムIDを読む。 64:システムIDをメモリAに格納された制御装置I
D番号と比較する。 67:システムIDがメモリAに格納された制御装置I
D番号と一致するか。 69:システムIDがメモリBに格納された制御装置I
D番号と一致するか。 70:メモリA、Bに格納された制御装置ID番号が共
にシステムIDと一致するか。 75:以前のマスター制御装置が現行のマスター制御装
置。 90:メモリAに格納された制御装置ID番号がシステ
ムIDと一致し、メモリBに格納された制御装置ID番
号がシステムIDと一致しない。 105:メモリBに格納された制御装置ID番号がシス
テムIDと一致し、メモリAに格納された制御装置ID
番号がシステムIDと一致しない。 110:制御装置Aをマスター装置として指定。 112:制御装置Aのメモリ・イメージを制御装置Bに
複写する。 115:制御装置Aのマスター・ビットをセット。 120:メモリBにシステムIDデータを書込む。 125:制御装置Bをマスター装置として指定。 127:制御装置Bのメモリ・イメージを制御装置Aに
複写する。 130:制御装置Bのマスター・ビットをセット。 135:メモリAにシステムIDデータを書込む。 140:制御装置Aをマスター装置として指定。 145:制御装置Aのマスター・ビットをセット。 147:メモリAおよびメモリBをフォーマットおよび
初期化する。 150:メモリA、メモリB両方にシステムIDデータ
を書込む。
ぶ)および制御装置25(「B」と呼ぶ)は、メモリ装
置50内のシステムIDデータを読み取る(62)。そ
の後各制御装置は、システムIDデータをそれぞれのメ
モリ30および35内の格納された制御装置データと比
較する(64)。
Dと一致する(67、69、70)第1の場合、以前の
マスター装置を現行のマスター装置として任意に割り当
てることができる(75)。
システムIDデータと一致し(67、68)、かつ
「B」制御装置内に格納された番号がシステムIDと一
致しない(69、85)第2の場合、(参照ポイント8
0、85および90を介して)「A」制御装置がマスタ
ー装置となる(110)。その後、制御装置「A」上の
メモリ・イメージは、制御装置「B」に複写される(1
12)。制御装置「A」は、そのメモリ30内のマスタ
ー・ビット信号にTRUEまたは1つの値を設定(格
納)する。マスター・ビットが設定されると、この制御
装置がマスター装置であることを示す。この時点で、シ
ステムIDデータは、「B」メモリ35に書き込まれ
(120)、「B」メモリ・マスタ・ビットは、FAL
SEまたはゼロに設定される。
システムIDデータと一致し(69、66)、「A」制
御装置内に格納されたデータが、システムIDデータと
一致しない(67、95)第3の場合、(参照ポイント
95、80、90、100、および105を介して)制
御装置「B」がマスター装置になる(125)。そし
て、制御装置「B」上のメモリ・イメージが制御装置
「A」に複写される(127)。「B」マスター・ビッ
トは、TRUEに設定され(130)、システムIDデ
ータは、制御装置「A」に書き込まれる(135)。
タを格納していない第4の場合、制御装置「A」は、マ
スター装置として任意に指定され(140)、「A」マ
スター・ビットはセット(格納)され(145)、メモ
リAおよびBはフォーマットおよび初期化され(14
7)、システムIDが「A」、「B」両方の制御装置に
書き込まれる(150)。
れるのは、制御装置の初期化段階で制御装置対からマス
ター制御装置を選択するシステムおよび手順である。こ
こで、マスター装置は、ミラーリングされたメモリの完
全な状態を維持するために、ディスク記憶システムにお
いてそれまでマスターであった制御装置であることが好
ましい。いずれの制御装置も以前にマスターではなかっ
た場合、任意の選定が行われる。
ードウェア・ツール並びにソフトウェア・ツールを利用
して、本発明を容易に実施できることが明らかであろ
う。
が、その精神および範囲から逸脱することなく、他の代
替実施例および実施方法または変更方法を適用できるこ
とは、明らかであろう。
を以下に示す。
5)を有するコンピュータ・ディスク記憶システム(1
0)用の制御装置識別システムにおいて、システム識別
子データ(50)を読み取る手段と、それぞれのシステ
ム識別子データを、各制御装置と関連する制御装置識別
子データと比較し(64)、各制御装置の比較結果を生
成する手段と、前記比較結果に基づき、マスター制御装
置を選択する手段とを含むことを特徴とする制御装置識
別システム。
システム識別子データと一致する場合、制御装置の1つ
が新たなマスター制御装置として任意に選択されること
を特徴とする、実施態様1に記載のシステム。
ター・ビット信号データを読み取る手段をさらに含み、
各制御装置識別子データがシステム識別子データと一致
し、以前のマスター装置がそのマスター・ビット信号セ
ットを有する複数の制御装置の1つである場合に、以前
のマスター装置がマスター制御装置として選択されるこ
とを特徴とする、実施態様1に記載のシステム。
タがシステム識別子データと一致し、複数の制御装置識
別子データの他方がシステム識別子データと一致しない
場合に、マスター制御装置の選択手段が、第1の制御装
置をマスター装置として選択することを特徴とする、実
施態様1に記載のシステム。
ずれもシステム識別子データと一致しない場合に、マス
ター制御装置の選択手段が、第1の制御装置をマスター
制御装置として任意に選択することを特徴とする、実施
態様1に記載のシステム。
テム識別子データを格納する手段をさらに含む、実施態
様1に記載のシステム。
が、制御装置初期化中に起動されることを特徴とする、
実施態様1に記載のシステム。
互いに比較するために、および、一方の制御装置からも
う一方の制御装置にデータを複写するために、制御装置
間の通信を行う手段をさらに含むことを特徴とする、実
施態様1に記載のシステム。
スク記憶システム(10)における、マスター制御装置
およびスレーブ制御装置の選択方法において、第1およ
び第2のディスク制御装置によって、ディスク記憶シス
テム内の特有のシステム識別子データを読み取るステッ
プ(62)と、前記システム識別子データを、第1およ
び第2のディスク制御装置内の不揮発性メモリに格納さ
れた制御装置データと比較する(64)ことにより、一
致があるかどうかを判定するステップと、前記比較ステ
ップによる比較結果に基づき、マスター制御装置を選択
するステップとを含むことを特徴とする方法。
選択するステップが、以前のマスター制御装置を識別す
るためにマスター制御装置メモリ・ビットを読み取るス
テップと、前記システム識別子データを、システム識別
子データに一致しない格納された制御装置識別子データ
を有する制御装置メモリに書き込むステップとをさらに
含むことを特徴とする、実施態様9に記載の方法。
れば、2重の制御装置を設けたディスク記憶システムに
おいて、その初期化段階にマスター制御装置を好適に選
択できるようになり、ミラーリングされたメモリの完全
な状態を維持することが出来るようになる。つまり、初
期化以前にそのディスク・システム・アセンブリ内で動
作していた制御装置が選択されることになり、正しい有
効メモリ・イメージを有する制御装置がマスター制御装
置として認識されるようになる。
の制御装置対を識別するための、本発明の構成要素を示
すブロック図である。
置対を示すブロック図である。
ーリングされたメモリ制御装置およびディスク・システ
ム識別子番号の間の通信例におけるステップを示す流れ
図である。
Claims (1)
- 【請求項1】複数の制御装置を有するコンピュータ・デ
ィスク記憶システム用の制御装置識別システムにおい
て、 システム識別子データを読み取る手段と、 それぞれのシステム識別子データを、各制御装置と関連
する制御装置識別子データと比較し、各制御装置の比較
結果を生成する手段と、 前記比較結果に基づき、マスター制御装置を選択する手
段とを含むことを特徴とする制御装置識別システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US375.097 | 1995-01-18 | ||
US08/375,097 US5553230A (en) | 1995-01-18 | 1995-01-18 | Identifying controller pairs in a dual controller disk array |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08263222A true JPH08263222A (ja) | 1996-10-11 |
Family
ID=23479485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8023104A Pending JPH08263222A (ja) | 1995-01-18 | 1996-01-16 | 制御装置の識別システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US5553230A (ja) |
EP (1) | EP0723223B1 (ja) |
JP (1) | JPH08263222A (ja) |
DE (1) | DE69535099T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016148902A (ja) * | 2015-02-10 | 2016-08-18 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
JP2017091355A (ja) * | 2015-11-13 | 2017-05-25 | 富士通株式会社 | ストレージシステム、および制御装置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3283724B2 (ja) * | 1995-05-10 | 2002-05-20 | 三菱電機株式会社 | ミラーディスク制御方法およびミラーディスク装置 |
US5768623A (en) * | 1995-09-19 | 1998-06-16 | International Business Machines Corporation | System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers |
FR2760160B1 (fr) * | 1997-02-27 | 1999-03-26 | Alsthom Cge Alcatel | Procede d'election de la station active dans un systeme securise de traitement de l'information |
US6061822A (en) * | 1997-06-23 | 2000-05-09 | Micron Electronics, Inc. | System and method for providing a fast and efficient comparison of cyclic redundancy check (CRC/checks sum) values of two mirrored disks |
US5953352A (en) | 1997-06-23 | 1999-09-14 | Micron Electronics, Inc. | Method of checking data integrity for a raid 1 system |
US6178520B1 (en) * | 1997-07-31 | 2001-01-23 | Lsi Logic Corporation | Software recognition of drive removal or insertion in a storage system |
US6073220A (en) | 1997-09-03 | 2000-06-06 | Duocor, Inc. | Apparatus and method for providing a transparent disk drive back-up |
US6282584B1 (en) * | 1998-08-18 | 2001-08-28 | International Business Machines Corporation | Structure and method for reading/writing signature commands from/to a plurality of controller pairs |
US6578158B1 (en) * | 1999-10-28 | 2003-06-10 | International Business Machines Corporation | Method and apparatus for providing a raid controller having transparent failover and failback |
US6487680B1 (en) * | 1999-12-03 | 2002-11-26 | International Business Machines Corporation | System, apparatus, and method for managing a data storage system in an n-way active controller configuration |
JP2001195818A (ja) * | 2000-01-13 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 二重化ディスク制御装置 |
US6708285B2 (en) | 2001-03-15 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having system and method for handling controller resets |
US6802023B2 (en) | 2001-03-15 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having hot insertion system and method |
US6715101B2 (en) | 2001-03-15 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having an on-line controller removal system and method |
US7346135B1 (en) | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
US6938124B2 (en) * | 2002-07-19 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Hardware assisted communication between processors |
US7263153B2 (en) | 2002-10-09 | 2007-08-28 | Marvell International, Ltd. | Clock offset compensator |
US7319705B1 (en) | 2002-10-22 | 2008-01-15 | Marvell International Ltd. | Programmable pre-emphasis circuit for serial ATA |
US7246192B1 (en) | 2003-01-10 | 2007-07-17 | Marvell International Ltd. | Serial/parallel ATA controller and converter |
US8930583B1 (en) | 2003-09-18 | 2015-01-06 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for controlling data transfer in a serial-ATA system |
US7958292B2 (en) | 2004-06-23 | 2011-06-07 | Marvell World Trade Ltd. | Disk drive system on chip with integrated buffer memory and support for host memory access |
JP4685118B2 (ja) * | 2008-01-30 | 2011-05-18 | 富士通株式会社 | ストレージシステムおよびケーブル誤接続判定方法 |
US10581763B2 (en) | 2012-09-21 | 2020-03-03 | Avago Technologies International Sales Pte. Limited | High availability application messaging layer |
US9967106B2 (en) | 2012-09-24 | 2018-05-08 | Brocade Communications Systems LLC | Role based multicast messaging infrastructure |
US10061667B2 (en) * | 2014-06-30 | 2018-08-28 | Hitachi, Ltd. | Storage system for a memory control method |
US9619349B2 (en) * | 2014-10-14 | 2017-04-11 | Brocade Communications Systems, Inc. | Biasing active-standby determination |
TWI561028B (en) * | 2015-06-12 | 2016-12-01 | Synology Inc | Method for managing a storage system, and associated apparatus |
DE102017100618A1 (de) * | 2017-01-13 | 2018-07-19 | HELLA GmbH & Co. KGaA | Kontrollsystem für ein Kraftfahrzeug, Kraftfahrzeug, Verfahren zur Kontrolle eines Kraftfahrzeugs, Computerprogrammprodukt und computerlesbares Medium |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
JPS6458013A (en) * | 1987-08-20 | 1989-03-06 | Ibm | Method and data processing system for guaranteeing large area identification and management of data memory |
US4958270A (en) * | 1989-01-23 | 1990-09-18 | Honeywell Inc. | Method for control data base updating of a redundant processor in a process control system |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5195100A (en) * | 1990-03-02 | 1993-03-16 | Micro Technology, Inc. | Non-volatile memory storage of write operation identifier in data sotrage device |
US5325497A (en) * | 1990-03-29 | 1994-06-28 | Micro Technology, Inc. | Method and apparatus for assigning signatures to identify members of a set of mass of storage devices |
DE4033464A1 (de) * | 1990-10-20 | 1992-04-23 | Fischer Gmbh Gert | Anordnung zur selektiven kopplung mehrerer module mit einem prozessor |
US5155835A (en) * | 1990-11-19 | 1992-10-13 | Storage Technology Corporation | Multilevel, hierarchical, dynamically mapped data storage subsystem |
US5278838A (en) * | 1991-06-18 | 1994-01-11 | Ibm Corp. | Recovery from errors in a redundant array of disk drives |
US5237658A (en) * | 1991-10-01 | 1993-08-17 | Tandem Computers Incorporated | Linear and orthogonal expansion of array storage in multiprocessor computing systems |
US5297258A (en) * | 1991-11-21 | 1994-03-22 | Ast Research, Inc. | Data logging for hard disk data storage systems |
US5379417A (en) * | 1991-11-25 | 1995-01-03 | Tandem Computers Incorporated | System and method for ensuring write data integrity in a redundant array data storage system |
US5287462A (en) * | 1991-12-20 | 1994-02-15 | Ncr Corporation | Bufferless SCSI to SCSI data transfer scheme for disk array applications |
US5289418A (en) * | 1992-02-14 | 1994-02-22 | Extended Systems, Inc. | Memory apparatus with built-in parity generation |
US5437022A (en) * | 1992-12-17 | 1995-07-25 | International Business Machines Corporation | Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto |
-
1995
- 1995-01-18 US US08/375,097 patent/US5553230A/en not_active Expired - Lifetime
- 1995-09-01 EP EP95113783A patent/EP0723223B1/en not_active Expired - Lifetime
- 1995-09-01 DE DE69535099T patent/DE69535099T2/de not_active Expired - Lifetime
-
1996
- 1996-01-16 JP JP8023104A patent/JPH08263222A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016148902A (ja) * | 2015-02-10 | 2016-08-18 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
JP2017091355A (ja) * | 2015-11-13 | 2017-05-25 | 富士通株式会社 | ストレージシステム、および制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US5553230A (en) | 1996-09-03 |
EP0723223B1 (en) | 2006-07-05 |
DE69535099D1 (de) | 2006-08-17 |
DE69535099T2 (de) | 2006-12-14 |
EP0723223A3 (en) | 2005-09-21 |
EP0723223A2 (en) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08263222A (ja) | 制御装置の識別システム | |
US5845295A (en) | System for providing instantaneous access to a snapshot Op data stored on a storage medium for offline analysis | |
US6732231B1 (en) | System and method for management of mirrored storage devices storing device serial numbers | |
US5574950A (en) | Remote data shadowing using a multimode interface to dynamically reconfigure control link-level and communication link-level | |
JP2994070B2 (ja) | データ処理システムにおけるミラー化された一対のデータ記憶ユニットの状態を決定する方法及び装置 | |
AU622333B2 (en) | Data storage device for a digital data processing system | |
US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
EP0889409B1 (en) | Mirrored write-back cache module warmswap | |
US6195761B1 (en) | Method and apparatus for identifying and repairing mismatched data | |
US6604171B1 (en) | Managing a cache memory | |
US6591335B1 (en) | Fault tolerant dual cache system | |
JP2002358165A (ja) | 分散アクセスのためにミラー・データを用いた多重プロセッサ・データ処理システム | |
US8275959B2 (en) | Failover control of dual controllers in a redundant data storage system | |
US20050246576A1 (en) | Redundant system utilizing remote disk mirroring technique, and initialization method for remote disk mirroring for in the system | |
US5828820A (en) | Mirror disk control method and mirror disk device | |
US6389511B1 (en) | On-line data verification and repair in redundant storage system | |
US20070011402A1 (en) | Disk array apparatus and method for controlling the same | |
JPH0449413A (ja) | アレイディスク装置のドライブ位置確認方式 | |
JP2001134487A (ja) | ディスクアレイ装置 | |
EP0303856B1 (en) | Method and apparatus for maintaining duplex-paired devices by means of a dual copy function | |
JP2000339104A (ja) | ディスクサブシステム及びデータ複写方法。 | |
JPH0616258B2 (ja) | 二重化デイスク制御方法 | |
JPH1124849A (ja) | 障害回復方法および装置 | |
JP3090182B2 (ja) | 代替セクタの登録方式 | |
JP3212947B2 (ja) | ミラーディスク制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051005 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |