JPH08256190A - クロック再生装置 - Google Patents

クロック再生装置

Info

Publication number
JPH08256190A
JPH08256190A JP7059496A JP5949695A JPH08256190A JP H08256190 A JPH08256190 A JP H08256190A JP 7059496 A JP7059496 A JP 7059496A JP 5949695 A JP5949695 A JP 5949695A JP H08256190 A JPH08256190 A JP H08256190A
Authority
JP
Japan
Prior art keywords
signal
sampling
clock
comparing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7059496A
Other languages
English (en)
Inventor
Yasushi Sugita
康 杉田
Masaki Nishikawa
正樹 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7059496A priority Critical patent/JPH08256190A/ja
Publication of JPH08256190A publication Critical patent/JPH08256190A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335Gardner detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】コアリング手法を採用してもクロック再生のた
めの位相誤差取得の情報量が低減しないようし、クロッ
ク再生のための誤差情報を十分に得る。 【構成】直交変調波は、乗算器406、407で直交検
波され、フィルタ411、412でフィルタリング処理
される。フィルタ出力は、クロック再生部の遅延器で2
クロック遅延され、レベル判定器203で遅延前と後の
信号が基準値と比較されアイパターンがゼロクロスして
いるか判定され、ゼロクロスしているときは、その比較
されデータの中間位置のデータが符号反転器204で符
号を整えられて発振器207の制御情報として用いられ
る。この場合コア判定器401と乗算器403は、アイ
パターンがコア範囲に対してコア範囲の外に位置するか
内に位置するかで制御情報に重み付けを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、多値QAMを含むQ
AM変調やVSB−AM変調等によって変調されたデジ
タル変調信号を受信し復調するときに、受信信号のシン
ボルタイミングに同期してデータをサンプリングするた
めのサンプリングクロックを再生するクロック再生装置
に関する。
【0002】
【従来の技術】デジタルデータ送受信システムにおい
て、クロック再生は、復調器のクロック周波数及び位相
を、シンボルタイミングに同期させる技術である。デジ
タル変調信号のクロック再生方法の1つとして、図6に
示す方法がある。図6は、デジタル変調波のアイパター
ンの一部を示しており、曲線103は基準値102を横
切るようなアイパターンの軌跡、101はシンボルタイ
ミング、104は再生クロックタイミングで2倍のオー
バーサンプリングを行ったときのタイミングである。こ
こでいう2倍のオーバーサンプリングとは受信信号のシ
ンボルタイミングに対してほぼ2倍の周波数でサンプリ
ングを行うことであり、シンボルタイミングに同期して
いることは必ずしも意味しない。
【0003】サンプリングについては以下も同様であ
る。サンプリングタイミングがシンボルタイミングに同
期していないとき、例えばサンプリングタイミング10
1と再生クロックタイミング104は、期間106で示
すようなクロックの位相ずれを持つ。この場合、シンボ
ルタイミングの真ん中でサンプリングした値は、基準値
からサンプリング値105で示しただけ離れた値とな
る。
【0004】図6から明らかなように、サンプリング値
105の値を例えば図7に示したクロック再生回路のよ
うにフィードバックして発振器207を駆動することで
アナログデジタル(A/D)変換器201のサンプリン
グタイミングを制御できる。
【0005】このように基準値とサンプリング値とを比
較してクロック位相を検出する方法はゼロクロス法と呼
ばれる。このゼロクロス法を実現している回路の例を図
7に示す。
【0006】図7の回路では、入力IF信号は、A/D
変換器201でサンプリングされ、その出力は、乗算器
208で発振器209が出力する周波数で検波され、ベ
ースバンド信号に変換される。この回路では、1次元の
検波を行っているが復調する変調波によって直交検波の
場合もある。乗算器208の出力は、低域通過フィルタ
であるロールオフフィルタ210によってフィルタリン
グされて、信号内の雑音成分を取り除かれる。この信号
は、遅延器202、202で1タイミングずつ遅らされ
る。2タイミング遅れた信号と、遅延しない信号とは、
レベル判定器203に入力され比較される。
【0007】この比較では、片側が基準値よりも大き
く、片側が基準値よりも小さいときには、遅延器202
で1シンボルタイミング遅らせた信号を、符号反転器2
04を通して出力させる。この場合、制御信号Xにより
そのまま出力するか符号を反転させて出力するかを切り
換える。つまり2タイミング遅らされた信号が基準値よ
り大きく、遅延しない信号が基準値より小さいときと、
2タイミング遅らされた信号が基準値より小さく、遅延
しない信号が基準値より大きいときとで、符号を反転す
るか非反転するかを決める。
【0008】スイッチ208は、1サンプルタイミング
毎に遅延器202で1サンプルタイミング遅らされたサ
ンプル値と、ゼロ入力とを切り換えて符号反転器204
に与えている。符号反転器204の出力は、積算器20
5で積算され、D/A変換器206でアナログ信号に変
換されて発振器207の発振周波数を制御している。こ
れにより、上記したサンプリング値105のようなずれ
があると、その値が発振器207にフィードバックさ
れ、ずれ106が小さくなるように、サンプリングクロ
ックタイミング104が修正される。
【0009】上記した例のように、アイパターンのサン
プリング値を用いる方法によって、クロック再生及びそ
の制御を行うことが可能である。しかしこのアイパター
ンを用いたクロック再生には、パターンジッタと呼ばれ
る妨害を発生させやすいという欠点がある。
【0010】図8は、パターンジッタによるクロック再
生への妨害の例を説明するために示している。例えば伝
送されるデジタル変調信号が、図8(a)のように16
QAMのとき、この信号のアイパターンとしては図8
(b)のような軌跡304や306のようなアイパター
ンが有り得る。このアイパターン304、306はいず
れも同じシンボルタイミングの値305を通過する。し
かし、値305を通過した後、異なったシンボル31
2、313を各々通過する。102はゼロクロス法の基
準値である。この場合の軌跡304、306は、ともに
ゼロクロスの基準値102を横切るので上記ゼロクロス
法によればクロックタイミングの間でのサンプリング値
と、基準値との差は、クロック制御に用いられる。
【0011】しかし図8(b)を見ればわかるようにク
ロックタイミングが全く正しい場合に軌跡304ではほ
とんど誤差が生じないのに対して、軌跡306からは3
07に示すような誤差を検出することになり、クロック
制御への雑音となる。このように通過するシンボルのパ
ターンによってアイパターンの軌跡が違うことにより発
生する雑音をパターンジッタと呼ぶ。
【0012】このパターンジッタを軽減する方法とし
て、従来はコアリングと呼ばれる方法が用いられてき
た。これは図8(c)に示すように、予め設定したシン
ボルの範囲(以下コア範囲と呼ぶ)308の中にあるシ
ンボルから、またコア範囲308の中にあるシンボルへ
のアイパターンである311や310などからのサンプ
ル値は、クロック制御に使用しないものである。軌跡3
09のようにコア範囲308以外のシンボル間の推移は
クロック再生に用いる。このようにシンボルの位置によ
って発生する誤差を、クロック再生に用いるか、または
用いないかを選択することでパターンジッタを軽減でき
る。
【0013】しかしながらコアリングには、パターンジ
ッタをより効果的に除去するためにコアリングの範囲を
広げるとクロック再生制御に用いるサンプル数が減るの
で、かえってクロック再生制御が不安定になりやすいと
いう欠点があった。この不安定さをなくすためにサンプ
ル数を増やそうとするするとコアリングの範囲を狭くせ
ざるをえず、このためパターンジッタが増大してしま
う。
【0014】
【発明が解決しようとする課題】上記したように基準値
とサンプル値との比較によって、クロック位相ずれを検
出するゼロクロス法によるクロックの再生の方法では、
アイパターンが経由するシンボルの配置によって発生す
るクロックジッタを軽減するのにコアリングを使用する
ことがある。しかしコアリングには、パターンジッタを
強力に取り除くためにコアリングの範囲を広くすると再
生クロックの精度がかえって悪くなるという欠点があっ
た。
【0015】そこでこの発明では、コア範囲内にアイパ
ターンが経由するのシンボルの配置があっても、その位
相誤差の重み付けを軽くして扱うようにして、コアリン
グ手法を採用してもクロック再生のための位相誤差取得
の情報量が低減しないようし、クロック再生のための誤
差情報を十分に得るクロック再生装置を提供することを
目的とする。
【0016】
【課題を解決するための手段】この発明では、コアリン
グの範囲を設定したときに、その範囲内のシンボルを通
過するアイパターンのサンプル値は、範囲外のシンボル
のみを通過するシンボル推移のサンプル値に対して重み
付けを軽くしてクロック再生制御に用いるようにしたも
のである。
【0017】即ち具体的には、サンプリングされた入力
信号の第1のサンプリング信号を予め与えた基準値と比
較する第1の比較手段と、前記第1のサンプリング信号
を予め与えた時間だけ遅延させた第2のサンプリング信
号を得る遅延手段と、前記遅延手段の出力である前記第
2のサンプリング信号を予め与えた基準値と比較する第
2の比較手段と、前記第1と第2の比較手段の出力によ
って、再生クロックと前記入力信号のサンプリング位相
との位相誤差を検出する位相誤差検出手段と、前記第1
と第2のサンプリング信号を予め与えたしきい値と比較
することによってアイパターンの分類を行う分離手段
と、前記分離手段の結果に応じて前記位相誤差検出手段
の出力に重み付けを行う重み付け手段とを備える。
【0018】更にまたこの発明は、サンプリングされた
入力信号の第1のサンプリング信号を予め与えた基準値
と比較する比較手段と、前記第1のサンプリング信号を
予め与えた時間だけ遅延させた第2のサンプリング信号
を得る遅延手段と、前記比較手段の出力信号と前記遅延
手段からの前記第2のサンプリング信号とを用いて、再
生クロックと前記入力信号のサンプリング位相との位相
誤差を検出する位相誤差検出手段と、前記第1と第2の
サンプリング信号を予め与えたしきい値と比較すること
によって、アイパターンの分類を行う分離手段と、前記
分離手段の結果に応じて前記位相誤差検出手段の出力に
重み付けを行う重み付け手段とを備えるものである。
【0019】
【作用】上記の手段によると、コアリング範囲内のシン
ボルを通過するアイパターンも軽い重み付けで使用する
ことで、コアリング範囲を拡大してもクロック再生制御
に用いるサンプル数を極力減らさないようにすることが
できる。このためコアリング範囲の拡大によるパターン
ジッタの減少と制御に利用できるサンプル値の数の確保
を両立させることができ、クロック再生回路の性能向上
に役立つものである。
【0020】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図1はこの発明の一実施例である。図7に示し
た従来の回路と同一部分には同一符号を付して説明する
ことにする。点線で囲んだ部分がこの発明の特徴部であ
る。以下、入力信号としては、図8で説明したような1
6QAM信号を仮定して説明することにする。
【0021】入力端子200から入力されたIF信号
は、A/D変換器201でデジタル化され、乗算器40
6、407に供給される。乗算器406、407では、
コサイン変換器(cos)408、サイン変換器(si
n)409から得られるキャリアと各入力を乗算し直交
検波出力を得る。各コサイン、サイン変換器408、4
09は、発振器410からの発振出力をコサイン信号と
サイン信号に変換している。乗算器406、407の出
力はそれぞれロールオフフィルタ411、412に供給
され不要な雑音が除去される。フィルタ411、412
の出力はどちらも破線で囲むクロック再生部413で用
いることができるが、この例ではロールオフフィルタ4
11の出力を用いている。またどちらか、一方のフィル
タの出力を用いるのではなく両方のフィルタ出力を用
い、位相誤差をそれぞれ求め、合成するようにしてもよ
い。ここで言う合成は加算であり、例えば2つのロール
オフフィルタ出力をそれぞれクロック再生部413に入
力し、得られた2つの位相誤差を加算して後で述べる積
算器205へ入力するものである。
【0022】ロールオフフィルタ411の出力信号40
4は、クロック再生部413の直列接続された遅延器2
02、202に入力される。また、ロールオフフィルタ
411の出力信号404は、レベル判定器203とコア
判定器401に入力される。レベル判定器203とコア
判定器401には、また、信号404を2クロック(2
サンプル)分遅延した信号405も入力されている。信
号404を1クロック分遅延した信号は、スイッチ20
8の一方の入力端に供給されている。このスイッチ20
8の他方端にはゼロ入力が与えられている。スイッチ2
08の出力は、符号反転器204に供給される。
【0023】レベル判定器203の動作について、図2
を参照して説明する。図2(a)に示すように、レベル
判定器203は、信号404の値がプロット501のよ
うに基準値102よりも小さく、かつ信号405の値が
プロット502のように基準値102よりも大きいと
き、制御信号Xとして+1を出力する。また、図2
(b)のように、信号404の値がプロット501のよ
うに基準値102よりも大きく、かつ信号405の値が
プロット502のように基準値102よりも小さいと
き、制御信号Xとして−1を出力する。
【0024】また図2(c)に示すように、信号404
の値がプロット505、信号405の値がプロット50
6というふうに、基準値102に対して大小が同じ側と
なる場合には、ゼロを出力する。
【0025】符号反転器204は、制御信号Xの値によ
り、スイッチ208からの信号を変換して出力する。例
えば制御信号Xが+1のときには、スイッチ208から
の入力をそのまま出力し、制御信号Xが−1のときはス
イッチ208からの入力を符号反転させて(つまり、正
の値なら負の値に、負の値なら正の値にして)、さらに
制御信号Xがゼロのときにはスイッチ208からの入力
にかかわらずゼロを出力するようにしている。
【0026】この符号反転器204によって、同じクロ
ック位相でありながらアイパターンの軌跡によって正負
が逆転したクロック位相が出力されることを防ぐ。スイ
ッチ208は、1サンプル毎に遅延器202によって1
サンプルタイミング遅延されたサンプル信号とゼロ入力
とを切り換えて符号反転器204に入力する。
【0027】サンプリング信号404と遅延させられた
サンプリング信号405はコア判定回路401に入力す
る。コア判定回路401の動作について図2(d)を参
照して説明する。
【0028】図2(d)はアイパターンの一部であり、
ゼロクロス法の基準値102を設定したものである。こ
の基準値102に対してコアリングのコア範囲をコア範
囲601のように定める。コア範囲601は、アイパタ
ーンが基準値102の両側に対象に分布しているときに
は、やはり基準値102を中心として対象になるように
定めるのがよい。図2(d)では、受信信号が16QA
Mであってシンボルの値はシンボルタイミング101に
おいてプロット606で示す4レベルをとるものとし、
これらの4レベルのうちコア範囲の堺を基準値102に
おいて近いレベルと遠いレベルの中間に設定している
が、これは場合によって適宜定める。コア判定器401
は、サンプリング点104で得られたサンプル値がコア
範囲601の領域にあるかどうかで出力の大きさを決め
る。
【0029】例えば、以下のようにコア判定器401は
出力の大きさを決めている。信号404のサンプル値と
信号405のサンプル値がアイパターン軌跡602の上
にあるときには、どちらのサンプル値もコア範囲601
の中にない。このように2つのサンプル値のどちらもコ
ア範囲601の外にあるとき、コア判定器401は1を
出力する。これに対して信号404と405のサンプル
値がアイパターン軌跡603や604の上にあるときの
ように、信号404と405のどちらかのサンプル値が
コア範囲601にあり、もう片方の範囲が外にあるとき
にはコア判定器401の出力は0.1である。これらの
設定は一例であり数値の指定を拘束するものではない。
【0030】コア判定器401の出力は乗算器403に
与えられる。乗算器403は符号反転器204の出力と
コア判定器401の出力信号402を乗算して出力す
る。コア判定器401の出力は上記のように入力サンプ
ル値のパターンによって変化しているので、乗算器40
3は符号反転器204からの出力をさらにサンプル値パ
ターンによって重み付けを変更して出力することを意味
する。乗算器403の出力は、乗算器205の出力によ
って累積され、その結果はD/A変換器206でアナロ
グ信号に変換されて発振器207の発振周波数を制御す
るために用いられる。
【0031】上記した実施例は、クロック再生アルゴリ
ズムが2倍のオーバーサンプリングによるサンプリング
データを利用してアナログデジタル変換直後のデータを
利用する構成をとっているが、この発明はシンボルのア
イパターンによって発生する再生クロックジッタを削減
するためのものであるから、1倍オーバーサンプリング
のデータを用いたクロック再生アルゴリズム等でも、ア
ルゴリズムがシンボルのアイパターンを利用する再生ア
ルゴリズムであれば適用できることは明らかである。
【0032】図7は1倍オーバーサンプリングによるク
ロック再生アルゴリズムの例を示している。図7のサン
プリングタイミング703が1倍のオーバーサンプリン
グでサンプリングするときのサンプリングタイミングが
ちょうどシンボルタイミングに同期しているときのサン
プリング値704と705の和がちょうど基準値となる
ような軌跡706が有り得る。しかし同じ軌跡706に
おいて、サンプリングタイミングが703のようにずれ
るとそのときのサンプリング値701と702の和は基
準値102に対して大きくなる。この基準値102に対
するずれは図より明らかなようにサンプリングタイミン
グが図7の右側にずれているときにはサンプリング値7
01と702の和は基準値より大きく、左側にずれてい
るときには701と702の和は小さくなる。よってこ
のように連続した2つのサンプリング値の和と基準値と
の差は再生クロックずれを表現していることになる。
【0033】これを利用して再生クロックの位相制御を
行うことができる。図8は、上記のような原理を利用し
たクロック再生装置に実施例である。IF信号を入力と
してサンプリングし、乗算器406、407によって直
交検波した後にロールオフフィルタによって低域フィル
タリングするのは、先の実施例と同じである。ロールオ
フフィルタ411の出力がクロック再生部801に入力
されているが、これの先の実施例と同様にフィルタ41
2の出力も同様なクロック再生部に入力してもよい。ク
ロック再生部801に入力した信号は、遅延器802に
よって1クロック遅延させられ、遅延した信号と遅延し
ない信号は、加算器803で加算される。加算された信
号は、基準比較器804で基準値との差分をとられ再生
クロックずれに相当する誤差量に変換される。レベル判
定器203とコア判定器402は、それぞれ図2で先に
説明したように入力信号と基準レベルまたはしきい値と
比較を行い、基準比較器804の出力に対して符号反転
器204の出力に対して符号反転器204で符号の制御
を行い、また乗算器403でクロック再生部801への
入力パターンによる重み付けを行う。クロック再生部8
01の出力は積算器205に与えられ、その積算出力が
デジタルアナログ変換され、この変換出力が発振器20
7の発振周波数を制御することになる。
【0034】上記したクロック再生装置は、シンボルタ
イミングでのサンプリング値によってアイパターン軌跡
がコア範囲をどのように通過するかを判定し、その結果
によって変化する係数をサンプリング値から導いた位相
誤差値に乗算して発生する位相誤差量に重み付けを与え
ることによって達成される。よって以上述べたような実
施例以外にもこの発明の趣旨を実現することは可能であ
る。
【0035】例えば、乗算器403はコア判定器401
の出力によってシフト量が制御されるシフタでもよく、
符号反転器204の出力は、図1または図4で説明した
した出力である位相誤差出力のさらに符号部分だけを取
り出したものでもよい。その他に乗算器403と符号反
転器204の処理順序を入れ替えた構成も可能である。
【0036】さらにまた図1、図4で示したクロック再
生部413、801の構成要素は図示したようにそれぞ
れを互いに独立させずに、全体を遅延器と、一つまたは
幾つかのROMで置き換えることも容易に実現可能であ
る。このようにROMを使うことを考えた場合、コア判
定器401への入力値によるパターンに対して重み付け
を細かく指定することも可能である。例えば、図5に示
すように、コア範囲601が存在するときに、異なるア
イパターン軌跡901、902に対して違う重み付を与
えるのみならず、軌跡902と基準値102に対して対
称な関係にある軌跡903に対しても軌跡902とは異
なる重み付けを行うことができる。
【0037】
【発明の効果】以上説明したようにこの発明によれば、
アイパターンがコアリング範囲を通過するパターンに応
じて、生成する位相誤差に重み付けを行うことにより、
位相誤差検出に利用するサンプル数を極力減らさずにパ
ターンジッタを減らすことができる。このため、クロッ
ク再生回路において問題となる再生クロックのジッタを
減少することができ、クロック再生回路の性能向上に有
用である。
【図面の簡単な説明】
【図1】この発明の一実施例を示す回路図。
【図2】図1の回路の動作を説明するために示したアイ
パターン図。
【図3】この発明の他の実施例を説明するために示した
アイパターン図。
【図4】この発明の他の実施例を示す回路図。
【図5】この発明のさらにまた他の実施例を説明するた
めに示したアイパターン図。
【図6】アイパターンを利用したシンボルの位相誤差検
出原理を説明するために示した図。
【図7】従来のクロック再生装置を示す図。
【図8】従来のクロック再生装置の問題点を説明するた
めに示した図。
【符号の説明】
201…A/D変換器、202、203、802…遅延
器、203…レベル判定器、204…符号反転器、20
5…積算器、206…D/A変換器、207…発振器、
401…コア判定器、403、406、407…乗算
器、408…コサイン変換器、409…サイン変換器、
410…発振器、803…加算器、804…基準比較
器。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】サンプリングされた入力信号の第1のサン
    プリング信号を予め与えた基準値と比較する第1の比較
    手段と、 前記第1のサンプリング信号を予め与えた時間だけ遅延
    させた第2のサンプリング信号を得る遅延手段と、 前記遅延手段の出力である前記第2のサンプリング信号
    を予め与えた基準値と比較する第2の比較手段と、 前記第1と第2の比較手段の出力によって、再生クロッ
    クと前記入力信号のサンプリング位相との位相誤差を検
    出する位相誤差検出手段と、 前記第1と第2のサンプリング信号を予め与えたしきい
    値と比較することによってアイパターンの分類を行う分
    離手段と、 前記分離手段の結果に応じて前記位相誤差検出手段の出
    力に重み付けを行う重み付け手段と、 を備えることを特徴とするクロック再生装置。
  2. 【請求項2】サンプリングされた入力信号の第1のサン
    プリング信号を予め与えた基準値と比較する比較手段
    と、 前記第1のサンプリング信号を予め与えた時間だけ遅延
    させた第2のサンプリング信号を得る遅延手段と、 前記比較手段の出力信号と前記遅延手段からの前記第2
    のサンプリング信号とを用いて、再生クロックと前記入
    力信号のサンプリング位相との位相誤差を検出する位相
    誤差検出手段と、 前記第1と第2のサンプリング信号を予め与えたしきい
    値と比較することによって、アイパターンの分類を行う
    分離手段と、 前記分離手段の結果に応じて前記位相誤差検出手段の出
    力に重み付けを行う重み付け手段と、 を備えることを特徴とするクロック再生装置。
  3. 【請求項3】前記遅延手段は、1シンボルタイミングに
    相当する時間差の遅延量を持つことを特徴とする請求項
    1又は2記載のクロック再生装置。
  4. 【請求項4】前記重み付け手段によって行われる重み付
    けは、前記分離手段で分類されるパターンがクロック再
    生に対して大きな妨害を与えると予測される範囲では軽
    く、パターがクロック再生に対して大きな妨害を与えな
    いと予測される範囲では重みを重く制御することを特徴
    とするする請求項1又は2記載のクロック再生装置。
JP7059496A 1995-03-17 1995-03-17 クロック再生装置 Pending JPH08256190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7059496A JPH08256190A (ja) 1995-03-17 1995-03-17 クロック再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7059496A JPH08256190A (ja) 1995-03-17 1995-03-17 クロック再生装置

Publications (1)

Publication Number Publication Date
JPH08256190A true JPH08256190A (ja) 1996-10-01

Family

ID=13114960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7059496A Pending JPH08256190A (ja) 1995-03-17 1995-03-17 クロック再生装置

Country Status (1)

Country Link
JP (1) JPH08256190A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192091B1 (en) 1997-05-22 2001-02-20 Nec Corporation Circuit for reproducing a clock from a multilevel QAM signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192091B1 (en) 1997-05-22 2001-02-20 Nec Corporation Circuit for reproducing a clock from a multilevel QAM signal

Similar Documents

Publication Publication Date Title
JP3041175B2 (ja) Ofdm同期復調回路
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US5982821A (en) Frequency discriminator and method and receiver incorporating same
US6198780B1 (en) Method and apparatus for symbol timing recovery of a vestigial sideband television signal
JP3404228B2 (ja) クロック位相検出回路
KR100505669B1 (ko) 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법
JPH08256190A (ja) クロック再生装置
JP3792904B2 (ja) 受信装置、及び通信装置
JP3147147B2 (ja) 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置
JP3267657B2 (ja) ディジタル通信における復調方式
JP3592489B2 (ja) クロックタイミング再生方法および回路
KR100725486B1 (ko) 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기
EP1039711B1 (en) Digital demodulator
JPH11355372A (ja) 周波数再生回路および周波数再生方法
JPH0998198A (ja) ディジタル信号復調装置
JP2850565B2 (ja) データ受信装置
KR100548234B1 (ko) 디지탈 심볼 타이밍 복원 장치
JP2795761B2 (ja) Msk信号復調回路
JP2000183992A (ja) クロック再生方法および回路
KR100246619B1 (ko) 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치
JP3429620B2 (ja) ワイドクリアビジョン受像機用デコーダ
JPH0697970A (ja) 搬送波再生回路
JPH0211047A (ja) 搬送波再生回路
JP2522045B2 (ja) 自動干渉除去装置
JP2002027005A (ja) 復調装置